CN101471255A - 形成介电膜的方法 - Google Patents

形成介电膜的方法 Download PDF

Info

Publication number
CN101471255A
CN101471255A CNA2008101906925A CN200810190692A CN101471255A CN 101471255 A CN101471255 A CN 101471255A CN A2008101906925 A CNA2008101906925 A CN A2008101906925A CN 200810190692 A CN200810190692 A CN 200810190692A CN 101471255 A CN101471255 A CN 101471255A
Authority
CN
China
Prior art keywords
film
sio
ion
metal
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101906925A
Other languages
English (en)
Other versions
CN101471255B (zh
Inventor
北川英夫
北野尚武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Canon Inc
Original Assignee
Canon Anelva Corp
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp, Canon Inc filed Critical Canon Anelva Corp
Publication of CN101471255A publication Critical patent/CN101471255A/zh
Application granted granted Critical
Publication of CN101471255B publication Critical patent/CN101471255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了形成介电膜的方法。在硅衬底上形成包括金属硅酸盐的介电膜的方法包括：第一步，使硅衬底的表层部分氧化并形成二氧化硅膜；第二步，将离子照射在二氧化硅膜的表面上并将二氧化硅膜的表层部分制成具有Si－O结合切断的反应加速层；第三步，在非氧化气氛中将金属膜层叠在反应加速层上；和第四步，使金属膜氧化并形成将金属从金属膜扩散到二氧化硅膜的金属硅酸盐膜。

Description

形成介电膜的方法
技术领域
本发明涉及一种形成介电膜的方法，具体来说，涉及一种形成适合于用作半导体装置中的高介电常数栅介电膜的包括金属硅酸盐的介电膜的方法。
背景技术
最近几年，栅介电膜的等效氧化物厚度(EOT)的变薄伴随着LSI的设计规则的微型化而发展，例如，根据国际半导体技术发展路线图(ITRS)，认为必须在2008年实现1nm或更小的EOT。然而，当传统上用作半导体装置的栅绝缘膜的材料的SiO2或SiON薄到上述厚度的水平时，膜的绝缘属性迅速下降，漏电流变得极其大。这是由于介电膜厚度变薄到几个分子层部分的程度，直接隧道电流迅速增大。另一方面，在最近几年迅速变得普及的移动电子设备中，为了延长电池驱动小时数，要求尽可能地减小元件的功耗。因此，导入诸如金属氧化物的高介电常数介电膜(所谓的高-K膜)来代替传统使用的SiO2或SiON正在研究中。由于高-K膜具有高介电常数，所以即使当使它的物理膜厚度变厚时，仍可获得等效于SiO2膜的EOT，而且，当物理膜厚度厚时，可将漏电流抑制到较低的水平。
作为高-K膜的材料，据说目前铪氮化物硅酸盐(HfSiON)最接近实际应用。作为HfSiON膜的膜形成方法，使用有机金属材料的CVD法、原子层沉积法(ALD法)、溅射法等正在研究中。然而，鉴于碳杂质的混合物非常少的事实，溅射法是有利的。
这里，将通过使用图6A至图6E来描述使用溅射法的HfSiON膜的形成过程的示例。在图6A至图6E中，标号101表示Si衬底，标号102表示SiO2(二氧化硅)膜，标号105表示金属Hf膜，标号107表示HfSiO(Hf-硅酸盐)膜，标号108表示HfSiON膜。首先，在经过清洁的Si衬底101上，通过热氧化法形成薄的SiO2膜102，以及通过溅射法将Hf原子层叠在SiO2膜102上，形成金属Hf膜105。接下来，执行使用热氧化或氧等离子体等的自由基氧化。从而，金属Hf膜105被氧化而导入氧，同时，金属Hf膜105中的Hf原子分散到SiO2膜102中，而且，SiO2膜102中的Si原子分散到金属Hf膜105中。如此，形成金属硅酸盐膜，即，HfSiO膜107。从而，低电介质常数的SiO2膜102的膜厚度减小。在此之后，通过使用氮等离子体等执行自由基氮化，HfSiO膜107被氮化而导入氮，从而形成HfSiON膜108。由于HfSiON膜108的相对介电常数高，并且SiO2膜102的膜厚度减小，所以形成包括HfSiON膜108和SiO2膜102的EOT的小介电膜。
现在，上述方法涉及下述问题，即，Hf的扩散的控制困难，在高生产率情况下具有要求的膜厚度的介电膜的形成困难。也就是说，如在公开的第2002-314074号日本专利申请(US对应的USP6734069、US专利申请公布2003/0092238)中所公开的，为了加速扩散，当在高温下执行热氧化时，基底的Si衬底被氧化，SiO2膜的厚度急剧增大，这使得难以减小EOT。此外，即使当采用RTA(快速热退火)和闪光灯退火时，扩散的控制也不容易。尽管高真空气氛下的氧化使得可在控制膜厚度的同时分散膜厚度，但是要花费长时间进行处理，并引起产量低的问题。相反，当在低温下执行自由基氧化时，由于扩散极其缓慢，所以在短时间段内执行氧化处理的情况下，即使在氧化之后，厚的SiO2膜余留，这使得难以形成EOT的小膜。此外，由于Hf的扩散很少，所以完成的膜没有变为HfSiON膜，而是变为具有低耐热性的HfON膜，以致结晶在后面的过程的退火处理发生，从而引起漏电流增加的问题。此外，如果氧化时间延长，则虽然扩散进行，但是氧原子更早到达Si衬底，这引起SiO2膜厚度变厚的问题。
同时，第3746968号日本专利(US对应的USP7166185、USP7374635)公开了这样的方法，在该方法中，在硅衬底的表面上形成二氧化硅膜，在这个二氧化硅膜的表面上形成氮化硅膜，在这个氮化硅膜的表面上，形成高介电常数介电膜。这里，在形成氮化硅膜时，二氧化硅膜被暴露到氮化物等离子体。然而，这个氮化物等离子体暴露通过对二氧化硅膜的表面进行氮化而形成作为介电膜而余留的氮化硅膜，这个氮化硅膜使二氧化硅膜和高介电常数介电膜隔离。
如上所述，在高-K膜的膜形成中，存在这样的问题，即，Hf的扩散的控制困难，在高生产率的情况下具有要求的膜厚度的介电膜的形成困难。
发明内容
考虑到上述技术问题，本发明的目的在于提供一种形成介电膜的方法，该方法能够形成介电膜，容易控制金属(诸如Hf等)的扩散，并具有所要求的膜厚度而且有高生产率。
本发明针对一种在硅衬底上形成包括金属硅酸盐的介电膜的方法，包括：
第一步，使硅衬底的表面氧化以形成硅氧化物膜；
第二步，将离子照射(irradiate)在硅氧化物膜的表面上以将硅氧化物膜的表面制成具有Si-O结合(cohesion)切断的加速反应层；
第三步，在非氧化气氛中将金属膜层叠在反应加速层上；和
第四步，使金属膜氧化以形成将金属从金属膜扩散到硅氧化物膜的金属硅酸盐膜。
形成介电膜的方法还可包括：第五步，在第四步之后，使金属硅酸盐膜氮化。
可通过自由基氮化来执行第五步的氮化。
离子的入射能量可以是大于等于2eV且小于等于20eV。
离子可以是稀有气体离子或氮离子或氧离子和氧化物或氮化物的离子。
可通过溅射执行第三步。
可通过第三步将反应加速层制成金属硅酸盐膜。
可通过自由基氧化来执行第四步的氧化。
在本发明所包括的第二步中，在第一步和第三步之间将离子照射在二氧化硅膜的表面上，二氧化硅膜的表层部分为具有Si-O结合切断的反应加速层。从而，金属的扩散的控制变得容易，并且能够以高生产率形成具有所要求的膜厚度的介电膜。
从以下参考附图对示例性实施例的描述中，本发明的进一步的特征将变得清楚。
附图说明
图1A、图1B、图1C、图1D、图1E和图1F为用于描述本发明的第一实施例的步骤截面图。
图2是显示在离子照射过程中护层电压根据压力和气体组成的变化的变化的示例的视图。
图3是显示在离子照射工艺中离子注入深度的护层电压(sheathvoltage)依赖性的测量结果的视图。
图4是显示对于在离子照射过程中使用的各种离子和SiO2膜的反应情况的入射离子能量依赖性的视图。
图5是显示在本发明和传统示例中初始氧化物膜厚度和介电膜的EOT之间的关系的视图。
图6A、图6B、图6C、图6D和图6E是显示使用传统的溅射法的HfSiON膜的形成过程的示例的步骤截面图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
图1A至图1F为描述本发明的第一实施例的步骤截面图。这里，分别地，标号101表示作为硅衬底的Si衬底，标号102表示作为硅氧化物膜的SiO2膜，标号103表示照射的离子，标号104表示通过离子照射形成的反应加速层，标号105表示作为金属膜的金属Hf膜。此外，分别地，标号106表示作为金属硅酸盐膜的HfSiOx膜，标号107表示作为金属硅酸盐膜的HfSiO膜，标号108表示作为氮化金属硅酸盐膜的HfSiON膜。
绝缘膜由HfSiON膜108和HfSiON膜108和Si衬底101之间的残留的二氧化硅膜形成。这里，通过残留的硅氧化物膜的存在，界面特性被改进，介电膜的电绝缘属性增强。然而，由于残留的硅氧化物膜的相对介电常数比氮化金属硅酸盐膜104低，所以优选地使残留的二氧化硅膜的厚度比氮化金属硅酸盐膜104的厚度薄。例如，氮化金属硅酸盐膜104的厚度为1.0-2.0nm，残留的二氧化硅膜105的厚度为0.5-1.0mn。
硅衬底101例如可使用下述衬底等，所述衬底等由具有(100)面取向的单晶硅构成而且还掺杂有磷，以及具有控制在0.1Ω·cm-10Ω·cm范围中的阻抗值。在本发明中，硅衬底101不限于上述示例，但是如果硅原子被暴露在层叠有膜的表面上，则硅衬底可具有与以上不同的面取向、掺杂物和阻抗值。此外，例如，可通过外延(epitaxial)法使硅在由除硅之外的材料构成的衬底上生长。
首先，在经过清洁的Si衬底101上，通过热氧化法形成薄的SiO2膜102。在这个阶段形成的二氧化硅膜(即，SiO2膜102)被称为初始二氧化硅膜(初始氧化物膜)，即，称为初始SiO2膜。SiO2膜102的厚度例如为1.0-2.0nm。接下来，用离子103照射SiO2膜102的表面，通过这个照射，SiO2膜102的表层部分产生有结合缺陷。作为这个SiO2膜102的一部分的表面部分被称为反应加速层104。离子103的入射能量足以通过切断SiO2膜102的表层部分内的Si-O结合而引起结合缺陷，而且，选择反应加速层104以使得不到达Si衬底101。离子103的所述入射能量例如为大于等于2eV且小于等于20eV。接下来，在导入有结合缺陷的反应加速层104上，在非氧化气氛中通过溅射法层叠金属Hf膜105。在层叠金属Hf膜105时，在SiO2膜102的反应加速层104的部分中，即使当没有使衬底温度高时，也容易将Hf原子和SiO2混合，并形成具有非常少的氧含量的HfSiOx膜106。这里，x为0<x<2。接下来，对于金属Hf膜105和HfSiOx膜106，作为氧化处理执行使用氧化物等离子体等的自由基氧化，从而形成接近于化学逻辑组成比的HfSiO膜107。通过使用这种自由基氧化，可在低温下对金属Hf膜105和HfSiOx 106进行氧化。
在本发明中，“非氧化气氛”意味着在其中Si衬底101不被氧化的气氛。非氧化气氛优选由作为稀有气体的He、Ne、Ar、Kr和Xe中的至少一种构成。此外，非氧化气氛的氧分压优选为1×10-5Pa或更小。
在上述步骤之后，通过将氮化物等离子体等用作氮化处理，对HfSiO膜107进行自由基氮化，从而形成HfSiON膜108并将HfSiON膜108用作绝缘膜。通过使用这种自由基氮化，可在低温下对HfSiO膜107进行氮化。
在本实施例中，仅经过氧化处理的HfSiO膜107也可被用作介电膜。在这种情况下，可不执行最后的氮化处理。
在对金属Hf膜进行氧化的过程中，Hf原子进一步被扩散到反应加速层104下方的SiO2膜102中，与不执行照射的情况相比，在很大程度上使最终余留的低介电常数的SiO2膜102的部分(即，残留的SiO2膜的厚度)变薄。残留的SiO2膜的厚度可被设置为例如0.5-1.0nm。结果，不仅HfSiON膜108的相对介电常数低，而且还可形成具有更薄的EOT的介电膜。
形成反应加速层104的离子照射方法如下。在普通的离子注入设备中，以诸如20eV或更小的低入射能量的离子照射是困难的。因此，最简单的高度可靠的方法是将附着有SiO2膜102的Si衬底101插入到用电子温度控制的等离子体中并在衬底和等离子体之间使用通过护层电压加速的离子。可通过等离子体产生方法和外部参数控制电子温度，所述外部参数诸如是输入的高频功率和处理压力。
在图2中显示了使用表面波干涉等离子体的情况下的护层电压的压力依赖性的示例。在100％ N2的电子放电中，压力在0.1Torr和0.5Torr之间变化，由此可控制5-9V的护层电压。此外，在添加有90％的He的电子放电中，压力在0.1Torr和1.0Torr之间变化，由此可控制5-14V的护层电压。即使在添加90％He的N2等离子体中，离子种类也被混合有N+和N2 +，并证实He+离子难以存在。在用于获得图2的数据的设备中，尽管可控制护层电压仅达到14V，但是通过改变等离子体产生方法等，可容易达到诸如20V的护层电压。
接下来，将描述适合于形成反应加速层104的离子种类和入射能量。首先，考虑不将杂质元素注入到膜中，离子种类仅限于稀有气体(He、Ne、Ar、Kr和Xe)离子和氮、氧及其化合物的分子离子。作为氮、氧及其化合物的分子离子，N+、N2 +、O+、O2 +、NO+、N2O+和NO2 +被示出。由于Si和金属(例如，Hf等)为膜组成元素，所以存在可能性。然而，这些元素不易通过简单的物质或氧化物/氮化物形成等离子体，这是不实际的。此外，当使Si或Hf的离子入射时，不仅形成反应加速层，而且还发生膜的层叠。结果，物理膜厚度增加，可能使得难以实现形成具有更薄的EOT的膜的初始目的。
在图3中显示护层电压和离子注入深度之间的关系。该图显示这样的结果，即，通过将附着有SiO2膜102的Si衬底101插入到N2等离子体中，将N+和N2 +的离子注入到SiO2膜102中。采用注入深度并将其定义为其变为通过使用SIMS(二次离子质谱)测量而获得的峰值浓度的1/10的深度。从图3知道，随着护层电压增加，注入深度增加，在N+的情况下，护层电压约为20V时，注入深度达到2nm。此外，结果显示不同于N+的N2 +离子的注入深度变得更深。
在图4中显示相对于各种离子种类整理出通过每个入射离子能量产生的反应的结果。这个结果是除图3中显示的实验结果之外的通过使用根据半经验分子轨道法的分子动态仿真和根据Monte Carlo法的离子注入仿真的反应模式的预测。在图4中，作为离子种类，显示了N+、N2 +、He+、Ne+和Ar+。该图分别显示每种状态，在图中，标号41表示入射离子的回弹(bounce back)，标号42表示结合切断，标号43表示氧元素的跳出(spring-out)，标号44表示当膜厚度为2nm时注入的粒子对衬底的到达。
首先，由于N+的反应性极其高，所以即使在诸如1eV的低能量下，这样的反应也发生，即，通过切断Si-O结合插入N+。此外，通过诸如5eV的低能量，O原子的跳出发生。另一方面，由于N+的反应性高并且注入的离子易于余留在表面附近，所以在示出的离子种类中，其注入深度到达2nm的能量最高。
接下来，由于与N+相比N2 +的反应性低，所以下述阈值能量的值变得比N+高，在所述阈值能量下，诸如Si-O结合的切断和O原子的回弹的反应发生。
在N2 +的情况下，虽然它小，但是它具有一些反应性，而在稀有气体的情况下，它不具有反应性。因此，稀有气体情况下的结合切断和跳出的阈值变得比N2 +的更高。另一方面，在具有接近于形成作为照射对象的SiO2膜102的Si原子和O原子的质量的离子和比这个离子更重或更轻的离子的注入深度深的情况下，离子的到达深度最浅。因此，Ne+的注入深度最浅，深度按Ne<Ar<Kr的顺序变深。此外，由于He+的质量轻并且离子的尺寸小，所以它的注入深度变得极其深。
通过使用整理出这些结果的图4，相对于离子种类和能量的反应加速层104的形成的充足程度显示如下。
首先，N+和N2 +宽并在入射能量的允许范围中(即，在产生Si-O结合的切断和O原子的跳出的入射能量的范围中)是优选的。尽管在入射能量允许宽度中最宽的是N+，但是在N+的情况下，必须注意到反应性高和氮易于余留在SiO2膜102中的事实。另一方面，在N2 +的情况下，虽然就能量允许宽度而言它比N+稍微浅点，但是切断Si-O结合之后的N2 +易于被消除成作为N2分子的气相，因此，当期望抑制SiO2膜102中的氮量时，最好是使用N+。
在图4中，没有提及O+和O2 +。这是因为认为用于产生这些离子的氧等离子体照射不是优选的，理由如下。当为了氧离子照射的目的而产生氧等离子体时，产生大量远大于离子的氧自由基。这些氧自由基易于扩散到SiO2膜102中到达Si衬底101并使它的表层部分氧化，从而增加SiO2膜厚度。结果，在形成反应加速层104之前，SiO2膜厚度增加到很大程度。SiO2膜的厚度的增加量取决于初始SiO2膜102的厚度，并且在这个初始二氧化物膜厚度为2nm或更小的情况下迅速增加。因此，初始二氧化物膜厚度通常为2nm或更小的情况下的实际使用不是优选的。
虽然在图4中也没有提到NO+、N2O+和NO2 +的结果，但是与氧化物离子不同，这些离子是优选地。理由是因为通过O2/N2混合气体的等离子体产生这些离子，并且活动的氧化物自由基的产生量非常少。由于就分子大小而言NO+、N2O+和NO2 +也是大的，所以预期获得接近于N2 +的效果。
就能量允许范围而言，与N+和N2 +相比，稀有气体离子是窄的。具体地讲，在He+的情况下，由于注入深度深，所以将反应加速层仅导入到SiO2膜102的表面部分中比Ne+和Ar+的情况更困难。另一方面，在Ne+和Ar+的情况下，可通过使用近似10-15eV的入射能量形成更优选的反应加速层104。虽然在图4中未显示，但是甚至Kr+和Xe+也可获得相同的效果。
在图5中，当在遵循图1A至图1F的步骤但不执行离子照射直到执行HfSiON膜的形成为止的情况下通过热处理(热氧化1和2)或等离子体氧化形成初始SiO2膜时，获得的EOT对初始二氧化物膜厚度的依赖性用实线显示。虽然根据条件稍微不同，但是当试图通过使初始二氧化物膜厚度薄来实现作为目标的EOT＝1nm时，推测要求近似0.5nm的初始氧化物膜厚度。然而，目前，通过这个膜厚度，不容易获得这样高质量的SiO2膜。
为了研究EOT不以这种方式所预期的那样减小的原因，通过使用TEM执行HfSiON膜的截面观察，并测量HfSiON膜和SiO2膜的厚度。结果，SiO2膜厚度的减小量在热氧化的情况下近似为0.6nm，在等离子体氧化的情况下近似为0.3nm。从这些结果，知道Hf到SiO2的扩散比预期的要小，在HfSiON膜下方，厚的SiO2膜余留，这是增大EOT的原因。然而，不管向着进一步加强氧化的条件的变化如何，EOT的显著减小也没有被证实。这显示氧原子扩散到Si衬底，使Si衬底氧化的反应比Hf的扩散快。
另一方面，当通过遵循图1A至图1F的步骤直到执行HfSiON膜108的形成为止来执行离子照射时，获得的EOT对初始二氧化物膜厚度的依赖性用虚线显示。根据本发明，使得SiO2膜的膜厚度减小量增加1nm或更多。结果，如图5虚线所示，即使当使用相对厚的初始二氧化物膜时，也可获得具有充分小的EOT的膜。此外，可通过近似1nm的初始二氧化物膜厚度来实现EOT＝1nm。
如前所述，图3中显示的离子注入深度显示这样的深度，在该深度，注入的原子的浓度变为峰值的1/10。推测，在加速金属扩散的电平下大量晶体缺陷的导入达到峰值浓度的近似一半的深度，这个深度是浓度变为1/10的深度的近似60％的深度。因此，在护层电压最低的条件下，混合深度(导入大量晶体缺陷的深度)变为约0.9nm。此外，通过诸如热氧化的氧化处理，SiO2膜的厚度进一步降至约0.3nm。结果，当初始二氧化物膜厚度近似为1nm时，可实现EOT＝1nm。
示例
尽管以下将通过引用示例更具体地描述根据本发明的绝缘膜的形成方法，但是将理解，本发明不限于这些示例。
(示例1)
作为本发明的第一示例，将显示这样的示例，在该示例中，通过离子照射过程用氮化物等离子体照射初始膜厚度为1.8nm的SiO2膜102的表面，从而将SiO2膜102的表层部分制成反应加速层104。在该示例中，在离子照射过程中，使用作为已获得图2的数据的设备的表面波干涉等离子体处理设备。
首先，作为第一步，对Si衬底101进行清洁以去除自然氧化物膜，在此之后，通过使用RTA(快速热退火)设备使Si衬底101的表面部分氧化，从而形成厚度为1.8nm的SiO2膜102。
接下来，将附着有SiO2膜102的Si衬底101导入到等离子体处理室中，并将其放置在被设置在100℃温度下的衬底支撑台上。将500sccm的N2气体导入真空容器，将压力调整为60Pa，施加3000W的高频功率，从而产生由N+和N2构成的氮化物等离子体。将SiO2膜102的表面连续暴露到这个氮化物等离子体30秒，由此执行入射能量为10eV的离子照射过程。从而，将SiO2膜102的表层部分(厚度为0.7nm)制成反应加速层104。
接下来，作为第二步，在将附着有SiO2膜102的Si衬底101容纳在真空中时，将它移到金属Hf沉积室，并通过溅射法在非氧化气氛中将金属Hf膜105层叠到0.8nm的厚度。从而，金属Hf扩散到反应加速层104形成HfSiOx膜106。金属Hf膜105的形成过程期间的氧化物分压为1×10-7至10-8Pa。
接下来，作为第三步，在将附着有膜105、106和102的Si衬底101容纳在真空中时，将它移到等离子体氧化处理室，并将其放置在被设置在300℃温度下的衬底支撑台上。将1000sccm的O2气体导入真空容器，将压力调整为100Pa，施加3000W的高频功率，从而产生氧化物等离子体。将金属Hf膜105连续暴露到这个氧化物等离子体5秒。通过作为其结果的自由基氧化，膜105和106转变为HfSiO膜107。
接下来，作为第四步，将附着有膜107和102的Si衬底101导入到等离子体氮化物处理室中，并将其暴露到被设置为300℃温度下的衬底支撑台。将200sccm的N2气体导入真空容器，将压力调整为25Pa，施加3000W的高频功率，从而产生氮化物等离子体。将HfSiO膜107连续暴露到这个氮化物等离子体30秒。通过作为其结果的自由基氮化，HfSiO膜107转变为HfSiON膜108。
在此之后，在1000℃下执行退火5秒，形成栅电极以制作本发明的样本，并测量它的MOS电容器特性。
为了比较，类似地制作比较样本，除了不执行离子照射过程之外，并测量它的MOS电容器特性。
结果，在通过执行离子照射过程而获得的本发明的样本中EOT的值约为1.4nm，而在不执行离子照射过程的比较样本中EOT的值约为1.7nm。如上所述，通过在通过溅射形成金属Hf膜之前执行氮化物等离子体照射，EOT减小约0.3nm，本发明的有效性得到证实。
(示例2)
作为本发明的第二示例，将显示这样的示例，在该示例中，通过离子照射过程用氮化物等离子体照射初始膜厚度为1.4nm的SiO2膜102的表面，从而将SiO2膜102的表层部分制成反应加速层104。在该示例中，在离子照射过程中，使用作为已获得图2的数据的设备的表面波干涉等离子体处理设备。
首先，作为第一步，对Si衬底101进行清洁以去除自然氧化物膜，在此之后，通过使用RTA(快速热退火)设备使Si衬底101的表面部分氧化，从而形成厚度为1.4nm的SiO2膜102。
接下来，将附着有SiO2膜102的Si衬底101导入到等离子体处理室中，并将其放置在被设置在100℃温度下的衬底支撑台上。将200sccm的N2气体导入真空容器，将压力调整为25Pa，施加3000W的高频功率，从而产生由N+和N2 +构成的氮化物等离子体。将SiO2膜102的表面连续暴露到这个氮化物等离子体5秒，由此执行入射能量为10eV的离子照射过程。从而，将SiO2膜102的表层部分(厚度为0.5nm)制成反应加速层104。
接下来，作为第二步，在将附着有SiO2膜102的Si衬底101容纳在真空中时，将它移到金属Hf沉积室，并通过溅射法在非氧化气氛中将金属Hf膜105层叠到0.5nm的厚度。从而，金属Hf扩散到反应加速层104中以形成HfSiOx膜106。金属Hf膜105的形成过程期间的氧化物分压为1×10-7至10-8Pa。
接下来，与示例1类似地执行第三步之后的过程，从而制作本发明的样本，并测量它的MOS电容器特性。
为了比较，类似地制作比较样本，除了不执行离子照射过程之外，并测量它的MOS电容器特性。
结果，在通过执行离子照射过程而获得的本发明的样本中EOT的值约为1.2nm，而在不执行离子照射过程的比较样本中EOT的值约为1.5nm。如上所述，通过在通过溅射形成金属Hf膜之前执行氮化物等离子体照射，EOT减小约0.3nm，并且甚至在初始膜厚度为1.4nm的SiO2膜102的情况下，本发明的有效性也得到证实。
(示例3)
作为本发明的第三示例，将显示这样的示例，在该示例中，通过离子照射过程用Ne等离子体照射初始膜厚度为1.8nm的SiO2膜102的表面，从而将SiO2膜102的表层部分制成反应加速层104。在该示例中，在离子照射过程中，使用作为已获得图2的数据的设备的表面波干涉等离子体处理设备。
首先，作为第一步，对Si衬底101进行清洁以去除自然氧化物膜，在此之后，通过使用RTA(快速热退火)设备使Si衬底101的表面部分氧化，从而形成厚度为1.8nm的SiO2膜102。
接下来，将附着有SiO2膜102的Si衬底101导入到等离子体处理室中，并将其放置在被设置在100℃温度下的衬底支撑台上。将100sccm的Ne气体导入真空容器，将压力调整为10Pa，施加3000W的高频功率，从而产生由Ne等离子体。将SiO2膜102的表面连续暴露到这个Ne等离子体10秒，由此执行入射能量为15eV的离子照射过程。从而，将SiO2膜102的表层部分(厚度为0.8nm)制成反应加速层104。
接下来，作为第二步，在将附着有SiO2膜102的Si衬底101容纳在真空中时，将它移到金属Hf沉积室，并通过溅射法在非氧化气氛中将金属Hf膜105层叠到0.8nm的厚度。从而，金属Hf扩散到反应加速层104中以形成HfSiOx膜106。金属Hf膜105的形成过程期间的氧化物分压为1×10-7至10-8Pa。
接下来，与示例1类似地执行第三步之后的过程，从而制作本发明的样本，并测量它的MOS电容器特性。
为了比较，类似地制作比较样本，除了不执行离子照射过程之外，并测量它的MOS电容器特性。
结果，在通过执行离子照射过程而获得的本发明的样本中EOT的值约为1.5nm，而在不执行离子照射过程的比较样本中EOT的值约为1.7nm。如上所述，通过在通过溅射形成金属Hf膜之前执行氮化物等离子体照射，EOT减小约0.2nm，并且甚至在离子照射过程中使用Ne等离子体的情况下，本发明的有效性也得到证实。
(示例4)
作为本发明的第四示例，将显示这样的示例，在该示例中，通过离子照射过程用Ne等离子体照射初始膜厚度为1.4nm的SiO2膜102的表面，从而将SiO2膜102的表层部分制成反应加速层104。在该示例中，在离子照射过程中，使用作为已获得图2的数据的设备的表面波干涉等离子体处理设备。
首先，作为第一步，对Si衬底101进行清洁以去除自然氧化物膜，在此之后，通过使用RTA(快速热退火)设备使Si衬底101的表面部分氧化，从而形成厚度为1.4nm的SiO2膜102。
接下来，将附着有SiO2膜102的Si衬底101导入到等离子体处理室中，并将其放置在被设置在100℃温度下的衬底支撑台上。将200sccm的Ne气体导入真空容器，将压力调整为25Pa，施加3000W的高频功率，从而产生Ne等离子体。将SiO2膜102的表面连续暴露到这个Ne等离子体15秒，由此执行入射能量为15eV的离子照射过程。从而，将SiO2膜102的表层部分(厚度为0.6nm)制成反应加速层104。
接下来，作为第二步，在将附着有SiO2膜102的Si衬底101容纳在真空中时，将它移到金属Hf沉积室，并通过溅射法在非氧化气氛中将金属Hf膜105层叠到0.5nm的厚度。从而，金属Hf扩散到反应加速层104形成HfSiOx膜106。金属Hf膜105的形成过程期间的氧化物分压为1×10-7至10-8Pa。
接下来，与示例1类似地执行第三步之后的过程，从而制作本发明的样本，并测量它的MOS电容器特性。
为了比较，类似地制作比较样本，除了不执行离子照射过程之外，并测量它的MOS电容器特性。
结果，在通过执行离子照射过程而获得的本发明的样本中EOT的值约为1.3nm，而在不执行离子照射过程的比较样本中EOT的值约为1.5nm。如上所述，通过在通过溅射形成金属Hf膜之前执行氮化物等离子体照射，EOT减小约0.2nm，并且甚至当在离子照射过程中通过初始膜厚度为1.4nm的SiO2膜102使用Ne等离子体时，本发明的有效性也得到证实。
(示例5)
作为本发明的第五示例，将显示这样的示例，在该示例中，通过离子照射过程用Ar等离子体照射初始膜厚度为1.8nm的SiO2膜102的表面，从而将SiO2膜102的表层部分变成反应加速层104。在该示例中，在离子照射过程中，使用作为已获得图2的数据的设备的表面波干涉等离子体处理设备。
首先，作为第一步，对Si衬底101进行清洁以去除自然氧化物膜，在此之后，通过使用RTA(快速热退火)设备使Si衬底101的表面部分氧化，从而形成厚度为1.8nm的SiO2膜102。
接下来，将附着有SiO2膜102的Si衬底101导入到等离子体处理室中，并将其放置在被设置在100℃温度下的衬底支撑台上。将100sccm的Ar气体导入真空容器，将压力调整为10Pa，施加3000W的高频功率，从而产生Ar等离子体。将SiO2膜102的表面连续暴露到这个Ar等离子体20秒，由此执行入射能量为15eV的离子照射过程。从而，将SiO2膜102的表层部分(厚度为0.7nm)制成反应加速层104。
接下来，作为第二步，在将附着有SiO2膜102的Si衬底101容纳在真空中时，将它移到金属Hf沉积室，并通过溅射法在非氧化气氛中将金属Hf膜105层叠到0.5nm的厚度。从而，金属Hf扩散到反应加速层104形成HfSiOx膜106。金属Hf膜105的形成过程期间的氧化物分压为1×10-7至10-8Pa。
接下来，与示例1类似地执行第三步之后的过程，从而制作本发明的样本，并测量它的MOS电容器特性。
为了比较，类似地制作比较样本，除了不执行离子照射过程之外，并测量它的MOS电容器特性。
结果，在通过执行离子照射过程而获得的本发明的样本中EOT的值约为1.6nm，而在不执行离子照射过程的比较样本中EOT的值约为1.7nm。如上所述，通过在通过溅射形成金属Hf膜之前执行氮化物等离子体照射，EOT减小约0.1nm，并且甚至当在离子照射过程中使用Ar等离子体的情况下，本发明的有效性也得到证实。
尽管已参考示例性实施例描述了本发明，但是将理解，本发明不限于所公开的示例性实施例。将给予权利要求的范围最广泛的解释以包括所有这样的修改及等同结构和功能。

Claims (8)

1、一种在硅衬底上形成包括金属硅酸盐的介电膜的方法，包括：
第一步，使硅衬底的表面氧化以形成硅氧化物膜；
第二步，将离子照射在硅氧化物膜的表面上以使硅氧化物膜的表面成为具有Si-O结合切断的反应加速层；
第三步，在非氧化气氛中将金属膜层叠在反应加速层上；和
第四步，使金属膜氧化以形成将金属从金属膜扩散到硅氧化物膜的金属硅酸盐膜。
2、根据权利要求1所述的形成介电膜的方法，还包括：第五步，在第四步之后，使金属硅酸盐膜氮化。
3、根据权利要求2所述的形成介电膜的方法，其中，通过自由基氮化执行第五步的氮化。
4、根据权利要求1所述的形成介电膜的方法，其中，离子的入射能量为大于等于2eV且小于等于20eV。
5、根据权利要求1所述的形成介电膜的方法，其中，所述离子是稀有气体离子或者氮离子或氧离子和氧化物或氮化物的离子。
6、根据权利要求1所述的形成介电膜的方法，其中，通过溅射执行第三步。
7、根据权利要求1所述的形成介电膜的方法，其中，通过第三步使反应加速层成为金属硅酸盐膜。
8、根据权利要求1所述的形成介电膜的方法，其中，通过自由基氧化执行第四步的氧化。
CN2008101906925A 2007-12-27 2008-12-26 形成介电膜的方法 Active CN101471255B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007336730 2007-12-27
JP2007336730A JP5221121B2 (ja) 2007-12-27 2007-12-27 絶縁膜の形成方法
JP2007-336730 2007-12-27

Publications (2)

Publication Number Publication Date
CN101471255A true CN101471255A (zh) 2009-07-01
CN101471255B CN101471255B (zh) 2012-08-29

Family

ID=40799022

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101906925A Active CN101471255B (zh) 2007-12-27 2008-12-26 形成介电膜的方法

Country Status (4)

Country Link
US (1) US7923360B2 (zh)
JP (1) JP5221121B2 (zh)
KR (1) KR101138273B1 (zh)
CN (1) CN101471255B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110199380A (zh) * 2017-01-17 2019-09-03 Zf 腓德烈斯哈芬股份公司 在碳化硅上制造绝缘层的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723205B2 (en) * 2005-09-27 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Semiconductor device, manufacturing method thereof, liquid crystal display device, RFID tag, light emitting device, and electronic device
WO2009031232A1 (ja) * 2007-09-07 2009-03-12 Canon Anelva Corporation スパッタリング方法および装置
US8148275B2 (en) * 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
KR101126650B1 (ko) * 2008-10-31 2012-03-26 캐논 아네르바 가부시키가이샤 유전체막의 제조 방법
WO2010050291A1 (ja) 2008-10-31 2010-05-06 キヤノンアネルバ株式会社 誘電体膜、誘電体膜の製造方法、半導体装置、および、記録媒体
JP5247619B2 (ja) * 2009-07-28 2013-07-24 キヤノンアネルバ株式会社 誘電体膜、誘電体膜を用いた半導体装置の製造方法及び半導体製造装置
JP2011151366A (ja) * 2009-12-26 2011-08-04 Canon Anelva Corp 誘電体膜の製造方法
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
JP5458177B2 (ja) 2010-12-28 2014-04-02 キヤノンアネルバ株式会社 半導体装置の製造方法および装置
WO2014035933A1 (en) * 2012-08-28 2014-03-06 Applied Materials, Inc. Methods and apparatus for forming tantalum silicate layers on germanium or iii-v semiconductor devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2316171T3 (es) * 1997-09-22 2009-04-01 Novartis Vaccines And Diagnostics, Inc. Tampones para estabilizar antigenos hcv.
WO2001082346A1 (fr) 2000-04-24 2001-11-01 Beijing Normal University Procede de fabrication d'un materiau en silicium sur isolant (soi)
JP3944367B2 (ja) 2001-02-06 2007-07-11 松下電器産業株式会社 絶縁膜の形成方法及び半導体装置の製造方法
US6720241B2 (en) 2001-06-18 2004-04-13 Matsushita Electric Industrial Co., Ltd. Method for manufacturing semiconductor device
JP3746968B2 (ja) 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
JP4239015B2 (ja) * 2002-07-16 2009-03-18 日本電気株式会社 半導体装置の製造方法
US7144825B2 (en) * 2003-10-16 2006-12-05 Freescale Semiconductor, Inc. Multi-layer dielectric containing diffusion barrier material
JP2005222977A (ja) * 2004-02-03 2005-08-18 Hitachi Ltd 半導体装置の製造方法
JP2005311061A (ja) * 2004-04-21 2005-11-04 Nippon Telegr & Teleph Corp <Ntt> 絶縁層及びその製造方法
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
WO2007106660A2 (en) * 2006-03-09 2007-09-20 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110199380A (zh) * 2017-01-17 2019-09-03 Zf 腓德烈斯哈芬股份公司 在碳化硅上制造绝缘层的方法
CN110199380B (zh) * 2017-01-17 2023-03-28 Zf 腓德烈斯哈芬股份公司 在碳化硅上制造绝缘层的方法

Also Published As

Publication number Publication date
KR101138273B1 (ko) 2012-04-24
KR20090071505A (ko) 2009-07-01
US7923360B2 (en) 2011-04-12
CN101471255B (zh) 2012-08-29
JP2009158782A (ja) 2009-07-16
JP5221121B2 (ja) 2013-06-26
US20090170340A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
CN101471255B (zh) 形成介电膜的方法
US6632747B2 (en) Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6303518B1 (en) Methods to improve chemical vapor deposited fluorosilicate glass (FSG) film adhesion to metal barrier or etch stop/diffusion barrier layers
US6610614B2 (en) Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US20020197882A1 (en) Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates
US6303481B2 (en) Method for forming a gate insulating film for semiconductor devices
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US20020197884A1 (en) Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
JP4647311B2 (ja) 誘電体スタックの形成方法
US6930060B2 (en) Method for forming a uniform distribution of nitrogen in silicon oxynitride gate dielectric
US7820558B2 (en) Semiconductor device and method of producing the semiconductor device
JP2009545895A (ja) 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善
JP2003059926A (ja) 半導体装置
JP3746478B2 (ja) 半導体装置の製造方法
KR20050033831A (ko) 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치
JP2004507071A (ja) 急速熱Ｎ２処理による、Ｓｉ（１００）上の超薄窒化物の成長
CN101120437B (zh) 电介质膜及其形成方法
US6780719B2 (en) Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures
US20050130438A1 (en) Method of fabricating a dielectric layer for a semiconductor structure
JP2004266263A (ja) 半導体装置の製造方法
JP2004119899A (ja) 半導体装置の製造方法および半導体装置
Garcia et al. Formation and characterization of tin layers for metal gate electrodes of CMOS capacitors
CN112864007B (zh) 半导体结构的形成方法
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
Lucovsky Spatially-selective incorporation of bonded-nitrogen into ultra-thin gate dielectrics by low-temperature plasma-assisted processing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant