JPH07135208A - 絶縁膜の形成方法 - Google Patents
絶縁膜の形成方法Info
- Publication number
- JPH07135208A JPH07135208A JP28102993A JP28102993A JPH07135208A JP H07135208 A JPH07135208 A JP H07135208A JP 28102993 A JP28102993 A JP 28102993A JP 28102993 A JP28102993 A JP 28102993A JP H07135208 A JPH07135208 A JP H07135208A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- substrate
- gate insulating
- sion
- cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 基板上に絶縁膜を成膜後、急速熱処理（ＲＴ
Ａ）を行っても、発生する応力を緩和できる絶縁膜とし
て形成する。 【構成】 Ｓｉ，Ｏ，Ｎを含むガス雰囲気中でＣＶＤを
行うことによって、Ｓｉ基板１上にゲート絶縁膜３をＳ
ｉＯＮ系絶縁膜として成膜する。なお、上記ＣＶＤで
は、上記ゲート絶縁膜３が、Ｓｉ基板１と同程度の熱膨
張係数を有するように、Ｓｉ，Ｏ，Ｎの組成比が制御さ
れる。そして、上記ＣＶＤによる成膜後、Ｏ，Ｎを含む
ガス雰囲気中で熱処理をして、上記ゲート絶縁膜３中に
含有されるＨやＨ2 Ｏを除去する。 【効果】 上述のようにしてゲート絶縁膜３を成膜した
後、ＲＴＡを行っても、界面準位が発生することがな
く、ホットエレクトロン耐性の劣化が防がれた。
Ａ）を行っても、発生する応力を緩和できる絶縁膜とし
て形成する。 【構成】 Ｓｉ，Ｏ，Ｎを含むガス雰囲気中でＣＶＤを
行うことによって、Ｓｉ基板１上にゲート絶縁膜３をＳ
ｉＯＮ系絶縁膜として成膜する。なお、上記ＣＶＤで
は、上記ゲート絶縁膜３が、Ｓｉ基板１と同程度の熱膨
張係数を有するように、Ｓｉ，Ｏ，Ｎの組成比が制御さ
れる。そして、上記ＣＶＤによる成膜後、Ｏ，Ｎを含む
ガス雰囲気中で熱処理をして、上記ゲート絶縁膜３中に
含有されるＨやＨ2 Ｏを除去する。 【効果】 上述のようにしてゲート絶縁膜３を成膜した
後、ＲＴＡを行っても、界面準位が発生することがな
く、ホットエレクトロン耐性の劣化が防がれた。
Description
【０００１】
【産業上の利用分野】本発明は、例えば半導体装置に用
いられる絶縁膜の形成方法に関し、特にＳｉ基板上に成
膜されるゲート絶縁膜あるいは層間絶縁膜について、後
工程の急速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）時に発生する応力を緩和する方法に
関する。
いられる絶縁膜の形成方法に関し、特にＳｉ基板上に成
膜されるゲート絶縁膜あるいは層間絶縁膜について、後
工程の急速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａ
ｌ Ａｎｎｅａｌ）時に発生する応力を緩和する方法に
関する。
【０００２】
【従来の技術】従来より、半導体装置においては、Ｓｉ
Ｏ2 が絶縁膜材料として一般に用いられており、例え
ば、ＭＯＳ−ＦＥＴにおいては、ゲート絶縁膜や層間絶
縁膜がＳｉＯ2 よりなる。
Ｏ2 が絶縁膜材料として一般に用いられており、例え
ば、ＭＯＳ−ＦＥＴにおいては、ゲート絶縁膜や層間絶
縁膜がＳｉＯ2 よりなる。
【０００３】このＭＯＳ−ＦＥＴの製造工程を図１〜図
８を用いて簡単に説明する。先ず、素子分離領域２が形
成されたＳｉ基板１（図１参照）を酸素雰囲気中にて熱
処理し、このＳｉ基板１を酸化させることによって、Ｓ
ｉＯ2 よりなるゲート絶縁膜９を形成する（図２参
照）。その後、ポリサイドよりなるゲート電極４を形成
し（図３参照）、例えばＳｉ基板１がＰ型であれば、Ｎ
型の不純物をイオン注入して、ソース／ドレイン領域５
を形成する（図４参照）。そして、さらに熱処理を行う
ことによって、イオン注入された不純物を活性化する。
８を用いて簡単に説明する。先ず、素子分離領域２が形
成されたＳｉ基板１（図１参照）を酸素雰囲気中にて熱
処理し、このＳｉ基板１を酸化させることによって、Ｓ
ｉＯ2 よりなるゲート絶縁膜９を形成する（図２参
照）。その後、ポリサイドよりなるゲート電極４を形成
し（図３参照）、例えばＳｉ基板１がＰ型であれば、Ｎ
型の不純物をイオン注入して、ソース／ドレイン領域５
を形成する（図４参照）。そして、さらに熱処理を行う
ことによって、イオン注入された不純物を活性化する。
【０００４】次に、例えばＣＶＤによってＳｉＯ2 を全
面に亘って成膜することによって層間絶縁膜１０を形成
する（図５参照）。その後、コンタクト・ホール７を開
け（図６参照）、コンタクト形成用イオン注入を行い、
ここで注入された不純物を熱処理によって活性化させ
る。そして、Ａｌ系配線層８を形成し（図７参照）、所
望の配線形状にパターニングすることにより、図８に示
すようなＭＯＳ−ＦＥＴが得られる。
面に亘って成膜することによって層間絶縁膜１０を形成
する（図５参照）。その後、コンタクト・ホール７を開
け（図６参照）、コンタクト形成用イオン注入を行い、
ここで注入された不純物を熱処理によって活性化させ
る。そして、Ａｌ系配線層８を形成し（図７参照）、所
望の配線形状にパターニングすることにより、図８に示
すようなＭＯＳ−ＦＥＴが得られる。
【０００５】上述のＭＯＳ−ＦＥＴにおけるソース／ド
レイン領域５においては、半導体装置の高集積化にとも
なう微細化のため、浅い接合が必要とされるようになっ
てきている。例えば、０．３５μｍのデザイン・ルール
の下では、接合深さは０．１μｍ程度に浅くなる。した
がって、不純物の活性化のために行われる熱処理には、
従来用いられてきた電気炉アニールに代わって、インコ
ヒーレント光を用いたＲＴＡが用いられるようになって
きている。
レイン領域５においては、半導体装置の高集積化にとも
なう微細化のため、浅い接合が必要とされるようになっ
てきている。例えば、０．３５μｍのデザイン・ルール
の下では、接合深さは０．１μｍ程度に浅くなる。した
がって、不純物の活性化のために行われる熱処理には、
従来用いられてきた電気炉アニールに代わって、インコ
ヒーレント光を用いたＲＴＡが用いられるようになって
きている。
【０００６】上記ＲＴＡは、光をウェハに照射してウェ
ハを直接加熱し、高温短時間に熱処理を行うことができ
るため、不純物拡散層を浅く保つことができる熱処理方
法である。例えば、Ｎ型の不純物拡散層の形成には、ド
ース量５×１０15個／ｃｍ2，イオン加速エネルギー６
０ｋｅＶにてＡｓ+ を注入した後、１０００℃以上でＲ
ＴＡを行うことによって、シート抵抗５０〜７０Ω／
□、深さ０．１５μｍ程度の接合を得ることが可能であ
る。
ハを直接加熱し、高温短時間に熱処理を行うことができ
るため、不純物拡散層を浅く保つことができる熱処理方
法である。例えば、Ｎ型の不純物拡散層の形成には、ド
ース量５×１０15個／ｃｍ2，イオン加速エネルギー６
０ｋｅＶにてＡｓ+ を注入した後、１０００℃以上でＲ
ＴＡを行うことによって、シート抵抗５０〜７０Ω／
□、深さ０．１５μｍ程度の接合を得ることが可能であ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記Ｒ
ＴＡは高温短時間に熱処理を行うことができ、半導体装
置の高集積化を図るためには有効である反面、急速な昇
降温がなされるがゆえの問題も有している。熱膨張係数
の大きく異なる材料同士が接している界面では、急速な
応力変化が起こるからである。
ＴＡは高温短時間に熱処理を行うことができ、半導体装
置の高集積化を図るためには有効である反面、急速な昇
降温がなされるがゆえの問題も有している。熱膨張係数
の大きく異なる材料同士が接している界面では、急速な
応力変化が起こるからである。
【０００８】例えば、上述したＭＯＳ−ＦＥＴにおい
て、ＳｉＯ2 よりなるゲート絶縁膜９と、Ｓｉ基板１と
は、熱膨張係数が大きく異なる。したがって、例えば不
純物の活性化のために、ゲート絶縁膜９を介してＲＴＡ
を行ったとき、急速な昇降温によって、Ｓｉ基板１とゲ
ート絶縁膜９との界面に急激な応力変化が起こる。そし
て、これにより、Ｓｉ基板１とゲート絶縁膜９との界面
に、界面準位が発生してしまい、ホットエレクトロン耐
性の低下を招くこととなる。
て、ＳｉＯ2 よりなるゲート絶縁膜９と、Ｓｉ基板１と
は、熱膨張係数が大きく異なる。したがって、例えば不
純物の活性化のために、ゲート絶縁膜９を介してＲＴＡ
を行ったとき、急速な昇降温によって、Ｓｉ基板１とゲ
ート絶縁膜９との界面に急激な応力変化が起こる。そし
て、これにより、Ｓｉ基板１とゲート絶縁膜９との界面
に、界面準位が発生してしまい、ホットエレクトロン耐
性の低下を招くこととなる。
【０００９】そこで、Ｓｉ基板１を酸素雰囲気中で熱処
理してＳｉＯ2 とした後、Ｎ2 Ｏ雰囲気中で熱処理して
窒化を行うか、或いは、Ｓｉ基板１の表面に対してその
ままＮ2 Ｏによる熱酸窒化を行うことによって、ゲート
絶縁膜９をＳｉの酸窒化物とし、ゲート絶縁膜９とＳｉ
基板１との熱膨張係数の違いを緩和することが行われて
いる。これは、ＳｉＯ2 とＳｉ3 Ｎ4 の中間的な組成を
有するＳｉＯx Ｎy は、そのｘ，ｙを最適化することに
よって、Ｓｉに近い熱膨張係数を持ち得るものと考えら
れるからである。
理してＳｉＯ2 とした後、Ｎ2 Ｏ雰囲気中で熱処理して
窒化を行うか、或いは、Ｓｉ基板１の表面に対してその
ままＮ2 Ｏによる熱酸窒化を行うことによって、ゲート
絶縁膜９をＳｉの酸窒化物とし、ゲート絶縁膜９とＳｉ
基板１との熱膨張係数の違いを緩和することが行われて
いる。これは、ＳｉＯ2 とＳｉ3 Ｎ4 の中間的な組成を
有するＳｉＯx Ｎy は、そのｘ，ｙを最適化することに
よって、Ｓｉに近い熱膨張係数を持ち得るものと考えら
れるからである。
【００１０】しかし、このような方法では、ＮとＯの比
を任意に変えることが困難である。また、ＳｉＯ2 を窒
化する方法では、酸窒化膜の膜厚方向にＮ濃度の分布が
生ずるため、ウェハ間で特性がばらつきやすい。さら
に、直接Ｓｉ基板１を酸窒化する方法では、Ｓｉ基板１
の表層部のＳｉ原子に対してＯ原子やＮ原子が共有結合
を生成しながら成膜が進むため、Ｓｉ基板１との界面が
荒れてしまうといった問題も残されている。
を任意に変えることが困難である。また、ＳｉＯ2 を窒
化する方法では、酸窒化膜の膜厚方向にＮ濃度の分布が
生ずるため、ウェハ間で特性がばらつきやすい。さら
に、直接Ｓｉ基板１を酸窒化する方法では、Ｓｉ基板１
の表層部のＳｉ原子に対してＯ原子やＮ原子が共有結合
を生成しながら成膜が進むため、Ｓｉ基板１との界面が
荒れてしまうといった問題も残されている。
【００１１】同様の応力の問題は層間絶縁膜１０につい
ても起こる。即ち、層間絶縁膜１０も通常、ＳｉＯ2 よ
りなるので、例えば、不純物拡散領域に対してコンタク
ト形成用イオン注入を行った後、この不純物の活性化の
ためにＲＴＡを行うに際して、Ｓｉ基板１との熱膨張係
数の違いが問題となる。この層間絶縁膜１０は、通常、
ゲート絶縁膜９に比して数十倍の厚みを有しているた
め、Ｓｉ基板１との熱膨張係数の違いが、ウェハ自体に
反りを生じさせることにもなり、種々のデバイス特性を
劣化させるからである。
ても起こる。即ち、層間絶縁膜１０も通常、ＳｉＯ2 よ
りなるので、例えば、不純物拡散領域に対してコンタク
ト形成用イオン注入を行った後、この不純物の活性化の
ためにＲＴＡを行うに際して、Ｓｉ基板１との熱膨張係
数の違いが問題となる。この層間絶縁膜１０は、通常、
ゲート絶縁膜９に比して数十倍の厚みを有しているた
め、Ｓｉ基板１との熱膨張係数の違いが、ウェハ自体に
反りを生じさせることにもなり、種々のデバイス特性を
劣化させるからである。
【００１２】そこで本発明はかかる従来の実情に鑑みて
提案されたものであり、ゲート絶縁膜あるいは層間絶縁
膜といった絶縁膜について、後工程の急速熱処理（ＲＴ
Ａ）時、基板との間に発生する応力が緩和される絶縁膜
の形成方法を提供することを目的とする。
提案されたものであり、ゲート絶縁膜あるいは層間絶縁
膜といった絶縁膜について、後工程の急速熱処理（ＲＴ
Ａ）時、基板との間に発生する応力が緩和される絶縁膜
の形成方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】Ｓｉ、ＳｉＯ2 、Ｓｉ3
Ｎ4 の熱膨張係数はそれぞれ下記のような値であるた
め、ＳｉＯ2 とＳｉ3 Ｎ4 の中間的な組成を有するＳｉ
Ｏx Ｎy において、ｘ，ｙを最適化することによって、
Ｓｉに近い熱膨張係数を有するＳｉＯＮ系絶縁膜となり
得る。
Ｎ4 の熱膨張係数はそれぞれ下記のような値であるた
め、ＳｉＯ2 とＳｉ3 Ｎ4 の中間的な組成を有するＳｉ
Ｏx Ｎy において、ｘ，ｙを最適化することによって、
Ｓｉに近い熱膨張係数を有するＳｉＯＮ系絶縁膜となり
得る。
【００１４】ＳｉＯ2 ： ０．５２×１０-6／Ｋ Ｓｉ ： ３．３３×１０-6／Ｋ Ｓｉ3 Ｎ4 ： ５．３８×１０-6／Ｋ
【００１５】本発明者等は、上述の考えと従来の実情を
鑑みて鋭意検討を行った結果、ＣＶＤにてＳｉ、Ｏ、Ｎ
の比率を制御しながら成膜を行えば、Ｓｉに近い熱膨張
係数を有するＳｉＯＮ系絶縁膜が成膜できることを見い
出し、本発明を完成するに至った。
鑑みて鋭意検討を行った結果、ＣＶＤにてＳｉ、Ｏ、Ｎ
の比率を制御しながら成膜を行えば、Ｓｉに近い熱膨張
係数を有するＳｉＯＮ系絶縁膜が成膜できることを見い
出し、本発明を完成するに至った。
【００１６】即ち、本発明に係る絶縁膜の形成方法は、
少なくともＳｉ、Ｏ、及びＮを含むガス雰囲気中でＣＶ
Ｄを行うことにより基板上にＳｉＯＮ系絶縁膜を成膜す
るものである。
少なくともＳｉ、Ｏ、及びＮを含むガス雰囲気中でＣＶ
Ｄを行うことにより基板上にＳｉＯＮ系絶縁膜を成膜す
るものである。
【００１７】そして、前記ＳｉＯＮ系絶縁膜を成膜後、
この成膜時よりも高い温度にて該ＳｉＯＮ系絶縁膜の熱
処理を行うことが好ましく、この熱処理は、Ｏ及び／又
はＮを含むガス雰囲気中で行うことが好ましい。
この成膜時よりも高い温度にて該ＳｉＯＮ系絶縁膜の熱
処理を行うことが好ましく、この熱処理は、Ｏ及び／又
はＮを含むガス雰囲気中で行うことが好ましい。
【００１８】なお、本発明によって形成されるＳｉＯＮ
系絶縁膜は、ゲート絶縁膜であっても、層間絶縁膜であ
ってもよいが、Ｓｉ基板との熱膨張係数の差が小さくな
るように、その絶縁膜を構成するＳｉ、Ｏ、Ｎの比率が
制御されたものであることが好ましい。
系絶縁膜は、ゲート絶縁膜であっても、層間絶縁膜であ
ってもよいが、Ｓｉ基板との熱膨張係数の差が小さくな
るように、その絶縁膜を構成するＳｉ、Ｏ、Ｎの比率が
制御されたものであることが好ましい。
【００１９】
【作用】本発明のように、ＣＶＤを用いてＳｉＯＮ系絶
縁膜を成膜すれば、成膜時に原料ガス（Ｓｉ、Ｏ、Ｎを
それぞれ含むガス）の流量比を調整することによって、
ＳｉＯＮ系絶縁膜の組成を制御することができる。した
がって、所望の熱膨張係数を有するような組成のＳｉＯ
Ｎ系絶縁膜を成膜することができる。
縁膜を成膜すれば、成膜時に原料ガス（Ｓｉ、Ｏ、Ｎを
それぞれ含むガス）の流量比を調整することによって、
ＳｉＯＮ系絶縁膜の組成を制御することができる。した
がって、所望の熱膨張係数を有するような組成のＳｉＯ
Ｎ系絶縁膜を成膜することができる。
【００２０】また、ＣＶＤによるＳｉＯＮ系絶縁膜の成
膜は、Ｓｉ基板の表層部のＳｉ原子をＯ原子やＮ原子と
共有結合させてＳｉＯＮ系絶縁膜とする方法とは異な
り、Ｓｉ基板上に原料ガスからＳｉ、Ｏ、Ｎを供給して
ＳｉＯＮ系絶縁膜を堆積させるため、Ｓｉ基板との界面
を荒らすことがない。
膜は、Ｓｉ基板の表層部のＳｉ原子をＯ原子やＮ原子と
共有結合させてＳｉＯＮ系絶縁膜とする方法とは異な
り、Ｓｉ基板上に原料ガスからＳｉ、Ｏ、Ｎを供給して
ＳｉＯＮ系絶縁膜を堆積させるため、Ｓｉ基板との界面
を荒らすことがない。
【００２１】上述したように、ＣＶＤによりＳｉＯＮ系
絶縁膜を成膜し、熱膨張係数を調整すれば、特定の材料
層の熱膨張係数に近づけることができる。したがって、
例えば、Ｓｉ基板上に、Ｓｉ基板に近い熱膨張係数を有
するＳｉＯＮ系絶縁膜をゲート絶縁膜として形成した場
合、ＲＴＡで急速昇降温しても、温度変化による体積変
化が両材料間で同程度であるため、Ｓｉ基板とゲート絶
縁膜との間に応力は発生しない。このため、この応力に
起因するホットエレクトロン耐性の劣化が防止できる。
また、同様に、Ｓｉ基板に近い熱膨張係数を有するＳｉ
ＯＮ系絶縁膜を層間絶縁膜として形成した場合にも、Ｓ
ｉ基板との熱膨張係数の差が殆どないため、ウェハに反
りを生じさせることがなく、デバイス特性の劣化を防止
できる。
絶縁膜を成膜し、熱膨張係数を調整すれば、特定の材料
層の熱膨張係数に近づけることができる。したがって、
例えば、Ｓｉ基板上に、Ｓｉ基板に近い熱膨張係数を有
するＳｉＯＮ系絶縁膜をゲート絶縁膜として形成した場
合、ＲＴＡで急速昇降温しても、温度変化による体積変
化が両材料間で同程度であるため、Ｓｉ基板とゲート絶
縁膜との間に応力は発生しない。このため、この応力に
起因するホットエレクトロン耐性の劣化が防止できる。
また、同様に、Ｓｉ基板に近い熱膨張係数を有するＳｉ
ＯＮ系絶縁膜を層間絶縁膜として形成した場合にも、Ｓ
ｉ基板との熱膨張係数の差が殆どないため、ウェハに反
りを生じさせることがなく、デバイス特性の劣化を防止
できる。
【００２２】なお、上記ＳｉＯＮ系絶縁膜をＣＶＤによ
って成膜した後、成膜時よりも高い温度にて熱処理を行
うのは、ＣＶＤによって成膜されたＳｉＯＮ系絶縁膜に
は、原料ガスに含有されるＨがＨやＨ2 Ｏとして取り込
まれているため、これを除去して、絶縁膜としての信頼
性に優れたものとするためである。
って成膜した後、成膜時よりも高い温度にて熱処理を行
うのは、ＣＶＤによって成膜されたＳｉＯＮ系絶縁膜に
は、原料ガスに含有されるＨがＨやＨ2 Ｏとして取り込
まれているため、これを除去して、絶縁膜としての信頼
性に優れたものとするためである。
【００２３】また、このとき上記熱処理を、少なくとも
Ｏ及び／又はＮを含むガス雰囲気にて行うと、膜中を拡
散していったＯ及び／又はＮが、ＨやＨ2 Ｏが抜けたこ
とによって発生した膜中の欠陥及び歪を終端し、応力の
緩和を図ることができる。例えば、上記ＳｉＯＮ系絶縁
膜がゲート絶縁膜である場合、Ｓｉ基板との界面の欠陥
及び歪をも終端し、これにより、Ｓｉ基板からスムーズ
な連続性を持ち、欠陥の少ないゲート絶縁膜とすること
ができる。
Ｏ及び／又はＮを含むガス雰囲気にて行うと、膜中を拡
散していったＯ及び／又はＮが、ＨやＨ2 Ｏが抜けたこ
とによって発生した膜中の欠陥及び歪を終端し、応力の
緩和を図ることができる。例えば、上記ＳｉＯＮ系絶縁
膜がゲート絶縁膜である場合、Ｓｉ基板との界面の欠陥
及び歪をも終端し、これにより、Ｓｉ基板からスムーズ
な連続性を持ち、欠陥の少ないゲート絶縁膜とすること
ができる。
【００２４】
【実施例】以下、本発明に係る絶縁膜の形成方法を適用
した具体的な実施例について説明する。
した具体的な実施例について説明する。
【００２５】実施例１ 本実施例では、ＳｉＯＮ系絶縁膜を、Ｎチャネル型ＭＯ
Ｓ−ＦＥＴにおけるゲート絶縁膜として形成した。
Ｓ−ＦＥＴにおけるゲート絶縁膜として形成した。
【００２６】具体的には、図１に示されるような素子分
離領域２が形成されたＰ型のＳｉ基板１に対して、下記
の条件（Ａ）のＣＶＤを行って、図２に示すように、ゲ
ート絶縁膜３を形成した。
離領域２が形成されたＰ型のＳｉ基板１に対して、下記
の条件（Ａ）のＣＶＤを行って、図２に示すように、ゲ
ート絶縁膜３を形成した。
【００２７】ＣＶＤ条件（Ａ） 方式 ： ＬＰ ＣＶＤ（熱ＣＶＤ） 導入ガス ： ＳｉＨ2 Ｃｌ2 ５ｓｃｃｍ ＮＨ3 １００ｓｃｃｍ Ｎ2 Ｏ １００ｓｃｃｍ ガス圧 ： ２０Ｐａ 温度 ： ７６０℃
【００２８】上述のＣＶＤによって、ゲート絶縁膜３
は、Ｓｉ基板１に近い熱膨張係数を有するものとして成
膜された。
は、Ｓｉ基板１に近い熱膨張係数を有するものとして成
膜された。
【００２９】次いで、上述のようにして成膜されたゲー
ト絶縁膜３から、ＨやＨ2 Ｏを除去するために、Ｎ2 Ｏ
雰囲気中、ゲート絶縁膜３の成膜時より高温にてＲＴＮ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａｔｉｏ
ｎ）を行った。以下にこのＲＴＮの条件を示す。
ト絶縁膜３から、ＨやＨ2 Ｏを除去するために、Ｎ2 Ｏ
雰囲気中、ゲート絶縁膜３の成膜時より高温にてＲＴＮ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａｔｉｏ
ｎ）を行った。以下にこのＲＴＮの条件を示す。
【００３０】ＲＴＮ条件 導入ガス ： Ｎ2 Ｏ ２５ｓｌｍ 温度 ： １１００℃ 時間 ： ６０秒
【００３１】このようにゲート絶縁膜３の成膜時より高
温にてＲＴＮを行ったことによって、ゲート絶縁膜３内
に含有されたＨやＨ2 Ｏが除去された。また、このＲＴ
ＮはＮ2 Ｏ雰囲気中にて行われたため、ＮやＯが膜中に
入り込み、ＨやＨ2 Ｏが抜けたことによる欠陥、Ｓｉ基
板１との界面の欠陥及び歪を終端し、Ｓｉ基板１からス
ムーズな連続性を持ち、欠陥の少ないゲート絶縁膜とす
ることができた。
温にてＲＴＮを行ったことによって、ゲート絶縁膜３内
に含有されたＨやＨ2 Ｏが除去された。また、このＲＴ
ＮはＮ2 Ｏ雰囲気中にて行われたため、ＮやＯが膜中に
入り込み、ＨやＨ2 Ｏが抜けたことによる欠陥、Ｓｉ基
板１との界面の欠陥及び歪を終端し、Ｓｉ基板１からス
ムーズな連続性を持ち、欠陥の少ないゲート絶縁膜とす
ることができた。
【００３２】そして、図３に示すように、下層がポリシ
リコン、上層が高融点金属シリサイドであるポリサイド
ゲート電極４を形成した後、Ｎ型不純物としてＡ+ ｓの
イオン注入を行って、図４に示すように、ソース／ドレ
イン領域５を形成した。さらに、上記不純物の活性化を
行うために、１０００℃以上にてＲＴＡによる高温短時
間熱処理を行った。
リコン、上層が高融点金属シリサイドであるポリサイド
ゲート電極４を形成した後、Ｎ型不純物としてＡ+ ｓの
イオン注入を行って、図４に示すように、ソース／ドレ
イン領域５を形成した。さらに、上記不純物の活性化を
行うために、１０００℃以上にてＲＴＡによる高温短時
間熱処理を行った。
【００３３】その後、ＳｉＯ2 よりなる層間絶縁膜１０
の成膜、コンタクト・ホール７の開口、コンタクト形成
用のイオン注入、不純物活性化のためのＲＴＡ、アルミ
ニウム配線の成膜及びパターニングといったＭＯＳ−Ｆ
ＥＴプロセスを常法に従って行い、トランジスタを製造
した。
の成膜、コンタクト・ホール７の開口、コンタクト形成
用のイオン注入、不純物活性化のためのＲＴＡ、アルミ
ニウム配線の成膜及びパターニングといったＭＯＳ−Ｆ
ＥＴプロセスを常法に従って行い、トランジスタを製造
した。
【００３４】以上ようにして製造されたトランジスタ
は、いずれも、しきい値電圧Ｖthが安定しており、チャ
ネルコンダクタンスｇD 、相互コンダクタンスｇm も低
下せず、良好な特性を有していた。
は、いずれも、しきい値電圧Ｖthが安定しており、チャ
ネルコンダクタンスｇD 、相互コンダクタンスｇm も低
下せず、良好な特性を有していた。
【００３５】これは、ＣＶＤにより、Ｓｉ基板１に近い
熱膨張係数を有するゲート絶縁膜３が形成されたため
に、ＲＴＡによる急速な昇降温が行われても、ゲート絶
縁膜３とＳｉ基板１との界面に応力が発生することがな
く、したがって、界面準位が発生しなかったためである
と考えられる。また、ゲート絶縁膜３の形成時にＳｉ基
板１との界面が荒れることがなかったこと、ゲート絶縁
膜３が信頼性の高い絶縁膜となっていたこと等も、上述
のようなデバイス特性の安定化に寄与していたと考えら
れる。
熱膨張係数を有するゲート絶縁膜３が形成されたため
に、ＲＴＡによる急速な昇降温が行われても、ゲート絶
縁膜３とＳｉ基板１との界面に応力が発生することがな
く、したがって、界面準位が発生しなかったためである
と考えられる。また、ゲート絶縁膜３の形成時にＳｉ基
板１との界面が荒れることがなかったこと、ゲート絶縁
膜３が信頼性の高い絶縁膜となっていたこと等も、上述
のようなデバイス特性の安定化に寄与していたと考えら
れる。
【００３６】なお、ゲート絶縁膜３成膜時のＣＶＤ条件
は、上述のＣＶＤ条件（Ａ）の代わりに下記の（Ｂ）〜
（Ｄ）に示すものであってもよい。
は、上述のＣＶＤ条件（Ａ）の代わりに下記の（Ｂ）〜
（Ｄ）に示すものであってもよい。
【００３７】ＣＶＤ条件（Ｂ） 方式 ： ＬＰ ＣＶＤ（熱ＣＶＤ） 導入ガス ： ＳｉＨ2 Ｃｌ2 ５ｓｃｃｍ ＮＨ3 １００ｓｃｃｍ Ｎ2 Ｏ １００ｓｃｃｍ ガス圧 ： ６６．５Ｐａ 温度 ： ８５０℃
【００３８】ＣＶＤ条件（Ｃ） 方式 ： ＬＰ ＣＶＤ（熱ＣＶＤ） 導入ガス ： ＳｉＨ4 ５ｓｃｃｍ ＮＨ3 １００ｓｃｃｍ Ｏ2 １００ｓｃｃｍ ガス圧 ： ６６．５Ｐａ 温度 ： ８５０℃
【００３９】ＣＶＤ条件（Ｄ） 方式 ： ＬＰ ＣＶＤ（熱ＣＶＤ） 導入ガス ： Ｓｉ（ＯＣ2 Ｈ5 ）4 ５ｓｃｃｍ ＮＨ3 １００ｓｃｃｍ ガス圧 ： ６６．５Ｐａ 温度 ： ７００℃
【００４０】また、ＣＶＤによるゲート絶縁膜成膜後、
ＲＴＮに代わりに、下記の酸窒化を拡散炉にて行うこと
によって、熱処理してもよい。
ＲＴＮに代わりに、下記の酸窒化を拡散炉にて行うこと
によって、熱処理してもよい。
【００４１】酸窒化条件 導入ガス ： Ｎ2 Ｏ １５ｓｌｍ 温度 ： ９５０℃ 時間 ： １０分
【００４２】実施例２ 本実施例においては、ＳｉＯＮ系絶縁膜を、Ｎチャネル
型ＭＯＳ−ＦＥＴにおける層間絶縁膜として形成した。
型ＭＯＳ−ＦＥＴにおける層間絶縁膜として形成した。
【００４３】具体的には、Ｐ型のＳｉ基板１に素子分離
領域２、ＳｉＯ2 からなるゲート絶縁膜９、ポリサイド
ゲート電極４、ソース／ドレイン領域５を形成し、この
ソース／ドレイン領域５へ注入された不純物の活性化ま
でが従来法にて行われたウェハに対し、前述のＣＶＤ条
件（Ａ）にて、層間絶縁膜６の成膜を行った。
領域２、ＳｉＯ2 からなるゲート絶縁膜９、ポリサイド
ゲート電極４、ソース／ドレイン領域５を形成し、この
ソース／ドレイン領域５へ注入された不純物の活性化ま
でが従来法にて行われたウェハに対し、前述のＣＶＤ条
件（Ａ）にて、層間絶縁膜６の成膜を行った。
【００４４】これにより、図５に示すように、ＳｉＯＮ
系の層間絶縁膜６が形成された。この後、コンタクト・
ホール７を開口し、コンタクト形成用イオン注入を行っ
た後、この不純物を活性化させるためにＲＴＡにて熱処
理を行った。そして、図７に示すように、Ａｌ系配線層
８をスパッタによって堆積させた後、図８に示すよう
に、ドライエッチングにて所望の配線パターンに形成
し、Ｎチャネル型ＭＯＳ−ＦＥＴを完成した。
系の層間絶縁膜６が形成された。この後、コンタクト・
ホール７を開口し、コンタクト形成用イオン注入を行っ
た後、この不純物を活性化させるためにＲＴＡにて熱処
理を行った。そして、図７に示すように、Ａｌ系配線層
８をスパッタによって堆積させた後、図８に示すよう
に、ドライエッチングにて所望の配線パターンに形成
し、Ｎチャネル型ＭＯＳ−ＦＥＴを完成した。
【００４５】上述のようにして製造されたトランジスタ
は、いずれもウェハに反りが生じていなかった。また、
デバイス特性を調べたところ、しきい値電圧Ｖthが安定
しており、チャネルコンダクタンスｇD 、相互コンダク
タンスｇm も低下せず、良好な特性を有していた。
は、いずれもウェハに反りが生じていなかった。また、
デバイス特性を調べたところ、しきい値電圧Ｖthが安定
しており、チャネルコンダクタンスｇD 、相互コンダク
タンスｇm も低下せず、良好な特性を有していた。
【００４６】これは、Ｓｉ基板１に近い熱膨張係数を有
する層間絶縁膜６が形成されたために、ＲＴＡによる急
速な昇降温が行われても、ウェハの反りが防止され、ま
た、これによって、ゲート絶縁膜９とＳｉ基板１との界
面に外力を与えなかったためであると考えられる。
する層間絶縁膜６が形成されたために、ＲＴＡによる急
速な昇降温が行われても、ウェハの反りが防止され、ま
た、これによって、ゲート絶縁膜９とＳｉ基板１との界
面に外力を与えなかったためであると考えられる。
【００４７】なお、層間絶縁膜６成膜時のＣＶＤ条件を
上述の（Ａ）に代わって下記の（Ｅ）又は（Ｆ）に示す
ものとしてもよい。
上述の（Ａ）に代わって下記の（Ｅ）又は（Ｆ）に示す
ものとしてもよい。
【００４８】ＣＶＤ条件（Ｅ） 方式 ： プラズマＣＶＤ 導入ガス ： ＳｉＨ4 ５０ｓｃｃｍ Ｎ2 Ｏ ３００ｓｃｃｍ Ｎ2 ３００ｓｃｃｍ ガス圧 ： ３３２．５Ｐａ 温度 ： ３６０℃ ＲＦ電力 ： １９０Ｗ
【００４９】ＣＶＤ条件（Ｆ） 方式 ： プラズマＣＶＤ 導入ガス ： ＳｉＨ4 ５０ｓｃｃｍ Ｏ2 １００ｓｃｃｍ Ｎ2 ３０００ｓｃｃｍ ガス圧 ： ３３２．５Ｐａ 温度 ： ３６０℃ ＲＦ電力 ： １９０Ｗ
【００５０】なお、上記ＣＶＤ条件（Ｅ），（Ｆ）のよ
うな、５００℃以下といった比較的低温においてプラズ
マＣＶＤにて形成された膜は、その後の熱処理によって
熱膨張係数が変化するという特性を有しているため、成
膜後、次工程に先立って熱処理を施しておくことが必要
である。このため、この条件にて層間絶縁膜６を成膜し
た場合には、１秒間に数℃という緩やかな昇降温レート
によって７００〜８００℃程度の熱処理を施し、この熱
処理後の熱膨張係数がＳｉ基板の熱膨張係数と同程度と
なるようにした。
うな、５００℃以下といった比較的低温においてプラズ
マＣＶＤにて形成された膜は、その後の熱処理によって
熱膨張係数が変化するという特性を有しているため、成
膜後、次工程に先立って熱処理を施しておくことが必要
である。このため、この条件にて層間絶縁膜６を成膜し
た場合には、１秒間に数℃という緩やかな昇降温レート
によって７００〜８００℃程度の熱処理を施し、この熱
処理後の熱膨張係数がＳｉ基板の熱膨張係数と同程度と
なるようにした。
【００５１】本発明に係る絶縁膜の形成方法は、上述の
実施例に限定されるものではなく、例えば、実施例２に
おいて、ＣＶＤ条件（Ａ）にて層間絶縁膜６を形成した
後にも次工程に先立って熱処理を施してもよい。また、
ＣＶＤによって成膜されるＳｉＯＮ系絶縁膜を、実施例
１ではゲート絶縁膜３として、実施例２では層間絶縁膜
６として形成したが、ゲート絶縁膜３及び層間絶縁膜６
の両方をＳｉＯＮ系絶縁膜としてもよい。
実施例に限定されるものではなく、例えば、実施例２に
おいて、ＣＶＤ条件（Ａ）にて層間絶縁膜６を形成した
後にも次工程に先立って熱処理を施してもよい。また、
ＣＶＤによって成膜されるＳｉＯＮ系絶縁膜を、実施例
１ではゲート絶縁膜３として、実施例２では層間絶縁膜
６として形成したが、ゲート絶縁膜３及び層間絶縁膜６
の両方をＳｉＯＮ系絶縁膜としてもよい。
【００５２】
【発明の効果】以上の説明から明かなように、本発明に
係る絶縁膜の形成方法を適用して、ゲート絶縁膜或いは
層間絶縁膜を形成すれば、Ｓｉ基板と同程度の熱膨張係
数を有するものとすることができる。このため、本発明
を適用してゲート絶縁膜を形成した場合、その後のＲＴ
Ａによる熱処理によっても、Ｓｉ基板との界面に界面準
位が発生することがなく、ホットエレクトロン耐性の劣
化が防止される。また、本発明を適用して層間絶縁膜を
形成した場合、ウェハの反りが防止される。
係る絶縁膜の形成方法を適用して、ゲート絶縁膜或いは
層間絶縁膜を形成すれば、Ｓｉ基板と同程度の熱膨張係
数を有するものとすることができる。このため、本発明
を適用してゲート絶縁膜を形成した場合、その後のＲＴ
Ａによる熱処理によっても、Ｓｉ基板との界面に界面準
位が発生することがなく、ホットエレクトロン耐性の劣
化が防止される。また、本発明を適用して層間絶縁膜を
形成した場合、ウェハの反りが防止される。
【００５３】したがって、本発明を適用して成膜された
絶縁膜を用いた半導体装置は、デバイス特性の劣化が防
止され、信頼性及び歩留まりの高いものとなる。
絶縁膜を用いた半導体装置は、デバイス特性の劣化が防
止され、信頼性及び歩留まりの高いものとなる。
【図１】ＭＯＳ−ＦＥＴの製造工程を示すものであり、
Ｓｉ基板に素子分離領域が形成された状態を示す模式的
断面図である。
Ｓｉ基板に素子分離領域が形成された状態を示す模式的
断面図である。
【図２】図１のＳｉ基板にゲート絶縁膜が形成された状
態を示す模式的断面図である。
態を示す模式的断面図である。
【図３】図２のゲート絶縁膜上にゲート電極が形成され
た状態を示す模式的断面図である。
た状態を示す模式的断面図である。
【図４】図３のＳｉ基板に不純物の注入がなされ、ソー
ス／ドレイン領域が形成された状態を示す模式的断面図
である。
ス／ドレイン領域が形成された状態を示す模式的断面図
である。
【図５】図４のウェハに層間絶縁膜が形成された状態を
示す模式的断面図である。
示す模式的断面図である。
【図６】図５の層間絶縁膜にコンタクト・ホールが形成
された状態を示す模式的断面図である。
された状態を示す模式的断面図である。
【図７】図６の層間絶縁膜上にＡｌ系配線層が形成され
た状態を示す模式的断面図である。
た状態を示す模式的断面図である。
【図８】図７のＡｌ系配線層が所望の配線パターンに形
成された状態を示す模式的断面図である。
成された状態を示す模式的断面図である。
１・・・Ｓｉ基板 ２・・・素子分離領域 ３・・・ゲート絶縁膜（ＳｉＯＮ） ４・・・ポリサイドゲート電極 ５・・・ソース／ドレイン領域 ６・・・層間絶縁膜（ＳｉＯＮ） ７・・・コンタクト・ホール ８・・・Ａｌ系配線層 ９・・・ゲート絶縁膜（ＳｉＯ2 ） １０・・・層間絶縁膜（ＳｉＯ2 ）
Claims (6)
- 【請求項１】 少なくともＳｉ、Ｏ、及びＮを含むガス
雰囲気中でＣＶＤを行うことにより基板上にＳｉＯＮ系
絶縁膜を成膜することを特徴とする絶縁膜の形成方法。 - 【請求項２】 前記ＳｉＯＮ系絶縁膜を成膜後、この成
膜時よりも高い温度にて該ＳｉＯＮ系絶縁膜の熱処理を
行うことを特徴とする請求項１記載の絶縁膜の形成方
法。 - 【請求項３】 前記熱処理は、Ｏ及び／又はＮを含むガ
ス雰囲気中で行うことを特徴とする請求項２記載の絶縁
膜の形成方法。 - 【請求項４】 前記ＳｉＯＮ系絶縁膜はゲート絶縁膜で
あることを特徴とする請求項１ないし請求項３のいずれ
か１項に記載の絶縁膜の形成方法。 - 【請求項５】 前記ＳｉＯＮ系絶縁膜は層間絶縁膜であ
ることを特徴とする請求項１ないし請求項３のいずれか
１項に記載の絶縁膜の形成方法。 - 【請求項６】 前記基板がＳｉ基板であることを特徴と
する請求項１ないし請求項５のいずれか１項に記載の絶
縁膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28102993A JPH07135208A (ja) | 1993-11-10 | 1993-11-10 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28102993A JPH07135208A (ja) | 1993-11-10 | 1993-11-10 | 絶縁膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07135208A true JPH07135208A (ja) | 1995-05-23 |
Family
ID=17633303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28102993A Withdrawn JPH07135208A (ja) | 1993-11-10 | 1993-11-10 | 絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07135208A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| KR100349363B1 (ko) * | 2000-10-10 | 2002-08-21 | 주식회사 하이닉스반도체 | 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법 |
| KR100380275B1 (ko) * | 1999-06-28 | 2003-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 절연막 형성방법 |
| US6638803B2 (en) | 2000-01-18 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| JPWO2002043151A1 (ja) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US6878594B2 (en) * | 1997-07-16 | 2005-04-12 | Fujitsu Limited | Semiconductor device having an insulation film with reduced water content |
| JP2007503117A (ja) * | 2003-08-18 | 2007-02-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | キャリア移動度を増加させた電界効果トランジスタ |
| JP2007067086A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置 |
| US7199030B2 (en) | 2002-10-07 | 2007-04-03 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| JP2007088422A (ja) * | 2005-08-22 | 2007-04-05 | Toshiba Corp | 半導体装置の製造方法 |
| WO2010038888A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| US7989273B2 (en) | 2007-06-01 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and manufacturing method of semiconductor device |
-
1993
- 1993-11-10 JP JP28102993A patent/JPH07135208A/ja not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7232720B2 (en) | 1997-07-16 | 2007-06-19 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| US7422942B2 (en) | 1997-07-16 | 2008-09-09 | Fujitsu Limited | Method for fabricating a semiconductor device having an insulation film with reduced water content |
| US6878594B2 (en) * | 1997-07-16 | 2005-04-12 | Fujitsu Limited | Semiconductor device having an insulation film with reduced water content |
| KR100380275B1 (ko) * | 1999-06-28 | 2003-04-14 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 절연막 형성방법 |
| US6638803B2 (en) | 2000-01-18 | 2003-10-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| JP2002009282A (ja) * | 2000-04-19 | 2002-01-11 | Seiko Instruments Inc | 半導体装置の製造方法 |
| KR100349363B1 (ko) * | 2000-10-10 | 2002-08-21 | 주식회사 하이닉스반도체 | 고유전 게이트 절연막을 갖는 피모스 소자의 제조방법 |
| US7414293B2 (en) | 2000-11-22 | 2008-08-19 | Renesas Technology Corp. | Structure and method of applying localized stresses to the channels of PFET and NFET transistors for improved performance |
| US9412669B2 (en) | 2000-11-22 | 2016-08-09 | Renesas Electronics Corporation | Semiconductor device and a method of manufacturing the same |
| US9978869B2 (en) | 2000-11-22 | 2018-05-22 | Renesas Electronics Corporation | P-channel transistor having an increased channel mobility due to a compressive stress-inducing gate electrode |
| US7411253B2 (en) | 2000-11-22 | 2008-08-12 | Renesas Technology Corp. | CMOS transistors using gate electrodes to increase channel mobilities by inducing localized channel stress |
| JP2012124507A (ja) * | 2000-11-22 | 2012-06-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JPWO2002043151A1 (ja) * | 2000-11-22 | 2004-04-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP2008288606A (ja) * | 2000-11-22 | 2008-11-27 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US8963250B2 (en) | 2000-11-22 | 2015-02-24 | Renesas Electronics Corporation | Semiconductor device including a film for applying stress to a channel formation region to increase current flow |
| US7705402B2 (en) | 2000-11-22 | 2010-04-27 | Renesas Technology Corp. | Semiconductor device including a nitride containing film to generate stress for improving current driving capacity of a field effect transistor |
| JP4597479B2 (ja) * | 2000-11-22 | 2010-12-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US7199030B2 (en) | 2002-10-07 | 2007-04-03 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
| JP2007503117A (ja) * | 2003-08-18 | 2007-02-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | キャリア移動度を増加させた電界効果トランジスタ |
| JP2007088422A (ja) * | 2005-08-22 | 2007-04-05 | Toshiba Corp | 半導体装置の製造方法 |
| US8045379B2 (en) | 2005-08-30 | 2011-10-25 | Kabushiki Kaisha Toshiba | Semiconductor device that is advantageous in operational environment at high temperatures |
| JP4703324B2 (ja) * | 2005-08-30 | 2011-06-15 | 株式会社東芝 | 半導体装置 |
| JP2007067086A (ja) * | 2005-08-30 | 2007-03-15 | Toshiba Corp | 半導体装置 |
| US7989273B2 (en) | 2007-06-01 | 2011-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and manufacturing method of semiconductor device |
| US8592908B2 (en) | 2007-06-01 | 2013-11-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and manufacturing method of semiconductor device |
| WO2010038888A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291344B1 (en) | Integrated circuit with improved contact barrier | |
| KR100530401B1 (ko) | 저저항 게이트 전극을 구비하는 반도체 장치 | |
| US5915197A (en) | Fabrication process for semiconductor device | |
| JP2001156291A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2877104B2 (ja) | 半導体装置の製造方法 | |
| JPH07135208A (ja) | 絶縁膜の形成方法 | |
| US4774201A (en) | Tungsten-silicide reoxidation technique using a CVD oxide cap | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| US6261976B1 (en) | Method of forming low pressure silicon oxynitride dielectrics having high reliability | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| US6599820B1 (en) | Method of producing a semiconductor device | |
| JP4730993B2 (ja) | 半導体素子の電導性ライン形成方法 | |
| JP3044849B2 (ja) | 半導体装置の製造方法 | |
| JPH0831931A (ja) | 半導体装置およびその製造方法 | |
| JPH07254704A (ja) | 半導体装置 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| JPH09102469A (ja) | 半導体装置の製造方法 | |
| KR100528446B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP2001119021A (ja) | 半導体装置の製造方法 | |
| KR930007440B1 (ko) | 고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법 | |
| JP2819918B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4048179B2 (ja) | 半導体装置の製造方法 | |
| KR920004777B1 (ko) | 콘택부위의 불순물 확산방지방법 | |
| JPH0770725B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |