KR930007440B1 - 고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법 - Google Patents
고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR930007440B1 KR930007440B1 KR1019900001192A KR900001192A KR930007440B1 KR 930007440 B1 KR930007440 B1 KR 930007440B1 KR 1019900001192 A KR1019900001192 A KR 1019900001192A KR 900001192 A KR900001192 A KR 900001192A KR 930007440 B1 KR930007440 B1 KR 930007440B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- manufacturing
- metal silicide
- thin film
- film
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims description 17
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000003870 refractory metal Substances 0.000 title 1
- 239000010408 film Substances 0.000 claims description 28
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 19
- 239000012298 atmosphere Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000002844 melting Methods 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 238000002156 mixing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 12
- 239000012299 nitrogen atmosphere Substances 0.000 description 12
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 8
- 230000000877 morphologic effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910019974 CrSi Inorganic materials 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910005881 NiSi 2 Inorganic materials 0.000 description 1
- 229910021140 PdSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/003—Anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1a도 및 제1b도는 각각 규소화 티탄막 위에 절연막을 형성하기 전과 후에 질소 분위기에서 열처리된 구소화 티탄막의 현미경 사진.
제1c도 및 제1d도는 각각 제1a도의 선 a1-a2와 제1b도의 선 b1-b2를 따라 취한 단면도.
제2a도 내지 제2e도는 각각 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법의 단계들을 나타낸 개략도.
제3a도 및 제3b도는 각각 질소 분위기 및 8 : 9 비율의 수소와 산소의 혼합 가스의 고열 분위기에서 어니일링 또는 열처리된 규소화 티탄막의 현미경 사진.
제4a도 및 제4b도는 각각 질소 분위기 및 고열 분위기에서 어니일링된 규소화 티탄 배선 표면의 개략도.
제5도는 배선폭의 역수의 변화에 대한 배선의 저항을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : LOCOS 산화막
3 : 게이트 산화막 4 : 폴리실리콘층
5 : 규소화 티탄층 6 : 폴리사이드 배선
7 : 소오스 8 : 드레인
9 : 층간 절연막 9' : 관총구멍
10 : 금속 배선
본 발명은 반도체 장치에 관한 것으로서, 특히 고속 및 고밀도 집적 회로에 유하게 적용되는 반도체 장치의 제조 방법에 관한 것이다.
게이트(gate) 구조, 예컨대 폴리사이드(polycide) 게이트 구조의 일부로서 규소화 티탄을 사용하는 MIS(metal-insulator semiconuctor) 형 장치에 있어서, 규소화물을 형성한 후에 질소 분위기에서 장치를 열처리하여 낮은 저항의 배선을 만드는 것이 일반적이다. 이렇게 하는 주목적은 규소화 티탄 결정을 성장시켜 저항을 작게 하고, 트랜지스터의 소소스(source) 및 드레인(drain) 영역들을 활성화시키며, 층의 리플로우(re-flow)에 의해서 평면형의 층간 절연층을 만들기 위한 것이다.
그런, 종래 기술에서는 열처리를 질소 분위기에서 900℃이상의 온도에서 하게 되면 열적 안정성이 없고, 열수축성인 규소화 티탄은 그 모폴로지(morphology), 즉 형태가 크게 열화(劣化)하여, 결과적으로 배선의 저항이 증가된다. 이러한 형태적 열화(morphological degradation)는, 예를 들어 문헌[Applied Physics Letter 48(23), p. 1591(1986)]에 기술되어 있다. 더욱이, 형태적 열화에 수반하여 큰 응력이 발생되어 MIS 반도체의 계면에서 다량의 계면 준위(準位)가 발생하고, 이로 인하여 트랜지스터 특성을 저하 시킨다.
규소화 티탄의 열처리중에 형태적 열화를 방지하기 위해서 2가지 방법이 알려져 있는데, 즉 ①이온 주입법 등의 방법으로 규소화 티탄에 불순물을 첨가하여 규소화물의 열적 안정성을 개선하는 방법과, ②규소화 티탄막에 절연막을 형성하는 방법이 그것이다.
방법 ①에 대해서 규소화물에 질소를 주입하는 것은 상기 문헌(Applied Physics Letter)에 기재되어 있는데, 이 문헌에는 규소화물의 안정성이 향상된다고 되어 있다.
규소화 티탄막에 절연막을 형성하는 것은 제1a도 내지 제1d도를 참조하면서 설명한다.
제1a도에는 폴리사이드 배선을 형성하기 위한 패턴 가공(patterning)전에 NSG(non-doped sillcide glass : 도핑 안된 규소화 유리) 막으로 피복하지 않고, 질소 분위기에서 900℃에서 120분간 열처리를 한 규소화 티탄막 표면의 형태적 열화를 나타내는 현미경 사진이 나타나 있다. 제b도는 위에서와 같은 조건하에 막 표면에 150nm 두께의 NSG막을 피목한 체로 질소 분위기에서 열처리를 한 규소화 티탄막 표면의 형태적 열화를 나타내는 현미경 사진이다. 제1c도와 제1d도에는 제1a도와 제1b도의 선 a1-a2및 선 b1-b2를 따라 취한 단면도가 각각 나타나 있다. 제1c도에서 명백히 알 수 있듯이 NSG막으로 피복할 경우 제1d도에 상세히 나타낸 것과 같이 불균일함을 어느 정도 완화시키기는 하지만, 질소 분위기에서의 열처리는 규소화물 티탄의 표면을 불균일하게 만든다.
그러나, 그 표면 형태는 이들 공지 기술에 의해서는 만족스러울 정도로 개선되지 않는다.
본 발명의 목적은 수소를 함유하지 않는 분위기중에서 규소화 티탄막을 열처리하여 고융점 금속 규소화물의 형태적 열화를 현저하게 억제할 수 있고, 규소화믈 패턴의 저항의 증가를 방지할 수 있는 규소화물 티탄막을 가진 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 수소 함유 가스 분위기에서의 열처리 효과로 MIS형 장치에서의 계면 준위를 만족스러울 만큼 억제할 수 있는 MIS형 장치의 제조 방법을 제공하는 것이다.
열수축성 및 고융점 금속 규소화물 박막을 가진 반도체 기판을 제조하고, 이 금속 규소화물 박막위에 절연막을 형성하여 수소를 함유하는 분위기중에서 금속 규소화물 박막을 열처리하는 본 발명의 반도체 장치 제조 방법에 따라 본 발명의 목적을 달성할 수 있다. 열처리는 바람직하게는 100∼1000토르(Torr)의 감압하에서 800∼1000℃의 온도에서 실시한다. 더욱이, 열처리는 규소화물 막의 패턴 가공(pattering)전에 실시하는 것이 바람직하다.
첨부된 도면, 특히 제2a도 내지 제2e도를 참조하여 본 발명을 설명한다. 도면에서 동일한 참조 부호는 동일한 부분 또는 부재를 나타낸다. 이들 도면에 있어서 MOS형 트랜지스터를 제조하는 각 단계들이 나타나 있다.
제2a도에는 LOCOS(local oxidation of silicon)법에 따라 제위치에 형성되어 있는 LOCOS산화막 (2)을 가진 실리콘 기판(1)이 나와 있다. 기판(1)위에는 도시된 바와 같이 열산화법에 따라 게이트 산화막(3)을 형성한다.
이어서, 제2b도에서 폴리실리콘을 감압 CVD법(수 Torr의 압력하에서 온도 600℃정도에서 SiH4의 열분해에 의하여 실리콘을 다결정 상태로 퇴적시키는 공지의 공정임)에 따라 막(2, 3)위에 소정 두께로 퇴적(堆積)하고, 이 폴리실리콘을, 예를 들어 POCL3의 분위기에서 열처리함으로써 도시된 바와 같이 도전성 폴리실리콘층(4)을 형성한다. 이 열처리는 공지되어 있는데, 예를 들어 800∼1000℃의 온도에서 실시한다. 이어서, 폴리실리콘층을 가진 기판을 규소화 티탄을 타아게트(target)로 하여 스퍼터링(sputtering)해서 폴리실리콘층(4)위에 규소화 티탄층(5)을 형성한다.
제2c도에 있는 바와 같이 폴리실리콘층(4)과 규소화 티탄층(5)을 리토그래피(lithography)나 드라이 에칭(dry etching)등의 방법으로 패턴 가공하여 폴리실리콘층(4)과 규소화 티탄층(5)의 복합구조를 가진 소요의 형태의 폴리사이드 배선(polycide wiring)(6)을 형성한다. 이어서, 트랜지스터의 소오스(7)와 드레인(8)을 이온 주입법으로 제2d도에 나타낸 것과 같이 형성한 다음, 제2c도에 나타낸 것과 같이 층간 절연막(9)을 퇴적하여 형성한다. 제2c도는 제2d도의 선 X1-X2를 따라 취한 단면도이다.
다음 단계는 본 발명의 실시에 있어서 중요한데, 즉 여기에서는 퇴적된 기판을 구성 가스로서 수소를 함유하는 혼합 가스의 분위기 또는 고열 분위기에서 열처리한다. 이 혼합 기체는 대개 수소 가스와 산소 가스의 혼합물로서 그 혼합 비율은 체적으로 0.1∼2 : 1이다. 열처리는 바람직하게 800∼1000℃의 온도에서∼200시간 동안 실시한다. 이 처리에 의해 게이트 배선은 저항이 작아지고 소오스(7)와 드레인(8)은 활성화된다. 수소를 함유하는 분위기에서 열처리를 하기 때문에 규소화물 표면의 형태적 열화는 일어나지 않는다.
제2e도에 있는 바와 같이 절연막(9)에는 공지의 방법으로 폴리사이드 배선(6)까지 도달하는 관총구멍(9')을 형성한다. 알루미늄 같은 금속을 이 관통구멍(9')에 채워 금속 배선(10)을 형성한다. 이러한 방법에 의해 MOS형 트랜지스터는 사실상 완료된다.
제3a도와 제3b도에는 제2b도와 같이 패턴 가공에 의한 폴리사이드 배선(6)의 형성에 앞서 질소 분위기와 8 : 9의 체적 비율로 혼합된 수소와 산소의 고열 분위기에서 900℃의 온도에서 60분 동안 열처리된 규소화 티탄의 표면 현미경 사진들이 각각 나타나 있다.
분위기가 질소 분위기인 제3a도에서 알 수 있듯이 규소화 티탄은 열적으로 수축되어 상당한 표면 열화가 생기고 있다. 한편, 고열 분위기에 대해서는 제3b도에 나타낸 것과 같이 형태적 열화가 전혀 관찰되지 않는다.
제4a도 및 제4b도는 제3a도와 제3b도의 것들에 관련하여 이용된 것과 같은 900℃와 60분의 동일한 조건하에 질소 분위기 및 고열 분위기에서 열처리한 후 있을 수 있는 규소화 티탄 배선 표면들을 각각 도식적으로 나타낸 것이다. 규소화 티탄이 열적으로 수축되므로 그에 따라 제4a도에 나타나 있듯이 공극(void) (11)이 발생되어 저항이 증가된다. 고열 분위기에서 900℃ 및 60분의 조건하에 열처리를 하는 본 발명의 경우에서는 제4b도에 도식적으로 나타낸 바와 같이 저항의 증가없이 공극이 거의 또는 전혀 발생되지 않는다.
패턴 가공후에 열처리를 하면 패턴 가공의 방향을 따라 인장 변형력이 발생되어 공극이 배선에 형성될 가능성이 증가하게 된다. 따라서, 열처리는 패턴 가공에 의한 폴리사이드 배선(6)의 형성에 앞서 실시하는 것이 바람직한데, 이렇게 함으로써 공극 형성을 상당히 감소시킬 수 있다.
제5도는 배선폭의 역수에 대한 규소화 티탄 배선의 저항을 정성적으로 나타낸 것이다. 도면에서 점선은 열처리를 공지된 종래의 방법에 따라 질소 분위기에서 실시할 경우를 나타내는데, 이로 부터 배선 저항과 배선폭의 역수사이의 관계가 도시된 바와 같이 직선에서 벗어난 것을 알 수 있다. 한편, 직선에 본 발명에 패턴 가공에 의한 배선의 형성전에 수소 가스를 함유하는 분위기에서 열처리를 하는 경우를 나타낸다. 제4b도에 나타낸 것과 같이 공극히 전혀 형성되지 않으므로 배선 저항과 역수 사이의 관계는 직선으로 된다.
따라서, 본 발명의 방법은 특징적인 관점에서 매우 유리하다.
위의 예에서는 규소화 티탄(TiSi2)을 사용하였으나 CoSi2, NiSi2, CrSi2, PdSi2등과 같은 기타 열적으로 수축 가능한 금속 규소화물도 마찬가지로 이용할 수 있는데, 이들중에서 규소화 티탄이 바람직하다.
Claims (7)
- 열수축성 및 고융점 금속 규소화물 박막을 가진 반도체 기판을 제조하고, 이 금속 규소화물 박막에 절연막을 형성하여 수소를 함유하는 분위기중에서 금속 규소화물 박막을 열처리함을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 열처리를 바람직하게 100∼1000 토르의 감압하에서 900∼1000℃의 온도에서 실시함을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 열처리 후에 상기 절연막과 규소화물 박막을 원하는 형태로 패턴 가공하는 단계를 더 포함함을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 분위기가 수소와 산소를 함유하는 혼합 가스인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제4항에 있어서, 수소와 산소의 혼합 비율이 체적으로 0.1∼2 : 1의 범위내에 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제5항에 있어서, 상기 금속 규소화물 박막이 규소화 티탄 박막인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 반도체 장치가 그 게이트 구조의 일부로서 고융점 금속 규소화물을 가진 MIS형 장치이고, 금속 규소화물을 수소를 함유하는 분위기중에서 열처리함을 특징으로 하는 반도체 장치의 제조 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1-24190 | 1989-02-02 | ||
| JP2419089 | 1989-02-02 | ||
| JP89-24190 | 1989-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900013587A KR900013587A (ko) | 1990-09-06 |
| KR930007440B1 true KR930007440B1 (ko) | 1993-08-10 |
Family
ID=12131408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900001192A KR930007440B1 (ko) | 1989-02-02 | 1990-02-01 | 고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5108953A (ko) |
| KR (1) | KR930007440B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153616A (ja) * | 1995-09-28 | 1997-06-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3770954B2 (ja) * | 1995-11-13 | 2006-04-26 | エイ・ティ・アンド・ティ・コーポレーション | 装置の製造方法 |
| US6319804B1 (en) * | 1996-03-27 | 2001-11-20 | Advanced Micro Devices, Inc. | Process to separate the doping of polygate and source drain regions in dual gate field effect transistors |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57113289A (en) * | 1980-12-30 | 1982-07-14 | Fujitsu Ltd | Semiconductor device and its manufacture |
| US4551908A (en) * | 1981-06-15 | 1985-11-12 | Nippon Electric Co., Ltd. | Process of forming electrodes and interconnections on silicon semiconductor devices |
| US4860086A (en) * | 1983-08-30 | 1989-08-22 | Hitachi, Ltd. | Semiconductor device |
| FR2578272B1 (fr) * | 1985-03-01 | 1987-05-22 | Centre Nat Rech Scient | Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres. |
| JPS63300566A (ja) * | 1987-05-29 | 1988-12-07 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
1990
- 1990-02-01 US US07/473,526 patent/US5108953A/en not_active Expired - Lifetime
- 1990-02-01 KR KR1019900001192A patent/KR930007440B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5108953A (en) | 1992-04-28 |
| KR900013587A (ko) | 1990-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5665646A (en) | Method for manufacturing semiconductor device with low electric resistance silicide layer on silicon surface | |
| EP0501561A1 (en) | Method of manufacturing a semiconductor device whereby a self-aligned cobalt or nickel silicide is formed | |
| JPH0367334B2 (ko) | ||
| JP3688734B2 (ja) | 集積回路の一部を製造する方法及びその構成体 | |
| US5940725A (en) | Semiconductor device with non-deposited barrier layer | |
| KR960005801A (ko) | 반도체 장치 제조방법 | |
| JPH0794731A (ja) | 半導体装置及びその製造方法 | |
| EP0769808A2 (en) | Wet etching process with high selectivity between Cu and Cu3Ge | |
| KR930007440B1 (ko) | 고융점 금속 규소화물 박막을 가진 반도체 장치의 제조 방법 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| JPH08250451A (ja) | 半導体装置の製造方法 | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03227516A (ja) | 半導体装置の製造方法 | |
| JPH0329189B2 (ko) | ||
| KR20000042407A (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성방법 | |
| KR0161880B1 (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 | |
| KR100282436B1 (ko) | 반도체 소자의 제조방법 | |
| JP2746100B2 (ja) | 半導体装置の製造方法 | |
| JP3095452B2 (ja) | 半導体素子の製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| KR100447992B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100273225B1 (ko) | 반도체소자의금속확산방지막형성방법 | |
| KR100365436B1 (ko) | 반도체장치의배리어층형성방법 | |
| JPH0878358A (ja) | 半導体装置の製造方法 | |
| KR920004777B1 (ko) | 콘택부위의 불순물 확산방지방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 19960716 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |