JPH08111411A - 強誘電体薄膜の製造方法 - Google Patents

強誘電体薄膜の製造方法

Info

Publication number
JPH08111411A
JPH08111411A JP7051618A JP5161895A JPH08111411A JP H08111411 A JPH08111411 A JP H08111411A JP 7051618 A JP7051618 A JP 7051618A JP 5161895 A JP5161895 A JP 5161895A JP H08111411 A JPH08111411 A JP H08111411A
Authority
JP
Japan
Prior art keywords
ferroelectric
thin film
substrate
film
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7051618A
Other languages
English (en)
Inventor
Bii Desuu Seshiyu
ビー． デスー セシュ
Kei Ri Teinkai
ケイ． リ ティンカイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH08111411A publication Critical patent/JPH08111411A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8561—Bismuth-based oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 質の高い層状構造酸化物からなる強誘電体薄
膜を製造する方法を提供する。 【構成】 目的の層状構造酸化物の各元素の金属アルコ
キシド、金属カルボキシレート、あるいは金属アセチル
アセトネートの混合物を含有する前駆体溶液を適切な溶
媒中で合成する工程と、スピンコート法、ディッピング
法、スプレー法、あるいは塗布法といった技術を用い
て、これらの溶液を導電体、半導体、絶縁体、あるいは
複雑な集積回路の基板物質上に付与する工程と、この基
板を焼成し上記有機物を前駆体から除去する工程と、熱
分解を行い目的の結晶性層状構造酸化物を得る工程とを
包含する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は薄膜形態の強誘電体層状
構造酸化物に関連し、有機金属分解およびゾルゲルなど
のプロセスに基づいた化学溶液処理を用いて同酸化物を
製造する方法に関連する。このような素子は、キャパシ
タ、不揮発メモリ、センサ、ディスプレイ、およびトラ
ンスデューサなどの強誘電体装置に適用される。
【０００２】
【従来の技術】強誘電体物質は、自発分極を有すること
を第一の特徴とし、その分極方向は、電界によって反転
することができる。それに加えて、これらの物質は、キ
ャパシタ、誘電体共振器、熱センサ、トランスデュー
サ、アクチュエータ、不揮発メモリ、光導波路、および
ディスプレイなどの多種多様な装置に適用される独特の
誘電特性、焦電特性、圧電特性、および電気光学特性を
呈する。しかしながら、このようなさまざまな装置に適
用するためには、強誘電体物質を薄膜形態で製造し、そ
れによって上記多様な特性を活用して、そのような薄膜
構造の設計の自由度を増すことが有効である。
【０００３】さまざまな装置に適用するためには、強誘
電体のバルク特性を薄膜形態において達成することが求
められるので、化学量論比、結晶化度、密度、ミクロ構
造、および結晶配向などの薄膜が呈する各種特性を最適
化することができる堆積技術を用いることが必要とな
る。現在までにさまざまな堆積技術が用いられてきては
いるが、比較的低温の条件下で各種特性を制御した上で
膜を成長させる技術は今なお研究途上の段階にあり、そ
のため、この目的を達成するためにいくつかの技術が目
下開発されつつある。一般に、薄膜堆積技術は大きく以
下の二つのカテゴリーに分類することができる。即ち、
（１）物理気相成長（ＰＶＤ）および（２）化学的プロ
セス（"The Materials Science of Thin Films"、 Milto
n Ohring、Academic Press、 1992; S.L. Swartz、 IEEE T
ransactions on Electrical Insulation、 25(5)、 1990、
935; S.B. Krupanidhi、 J. Vac. Sci. Technol. A、 10
(4)、1992、 1569を参照）。この化学的プロセスはさらに
二つのサブグループに分類される。即ち化学気相成長
（ＣＶＤ）、ならびにゾルゲルおよび有機金属分解（Me
talorganic Decomposition: MOD）を包含するウェット
化学プロセスである。ＰＶＤ技術の中で、最も一般に用
いられている強誘電体薄膜堆積方法は、 電子線蒸着、
ｒｆダイオードスパッタリング、ｒｆマグネトロンスパ
ッタリング、ｄｃマグネトロンスパッタリング、イオン
ビームスパッタリング、分子線エピタキシ、およびレー
ザーアブレーションである。ＰＶＤ技術を用いれば、ド
ライプロセスで、純度が高く、かつ半導体集積回路プロ
セスと互換性があるというさまざまな利点が得られる
が、その反面これらのプロセスは、スループットが低
く、堆積速度が遅く、化学量論的制御が困難であり、堆
積後のアニールプロセスを高温で行う必要があり、かつ
装置の費用が高いという欠点を有する。また、ＣＶＤ技
術によれば、均一性に優れた膜が得られ、組成制御が容
易であり、膜の密度および堆積速度が共に高く、段差被
覆性に優れており、しかも大規模なプロセスが可能であ
るというさまざまな利点が得られる。しかしながら、適
切な前駆体の選択は、非常に重要な問題である。しか
も、特に強誘電体物質独特の複雑な組成を伴う場合に
は、このプロセス（例えば、有機金属ＣＶＤ）に含まれ
る化学的作用は極めて複雑なことがある。
【０００４】近年、有機金属分解（ＭＯＤ）プロセスお
よびゾルゲルプロセスを包含する化学溶液堆積法は、複
数の異なる基板上への薄膜または塗膜の製造方法として
大いに注目を浴びている。薄膜堆積技術としてゾルゲル
プロセスおよびＭＯＤプロセスが普及しているのは、そ
れらのプロセスが簡略であるからである。それらのプロ
セスによれば、多成分系システム中に原子規模で分子レ
ベルが均一な膜が得られ、スループットが高く、それぞ
れ異なる有機金属化合物が通常の適切な有機溶媒中に溶
解する限り組成制御に優れており、しかも真空が必要と
しない常温・常圧の下で膜を製造できるので主要な費用
も安いという利点が得られる。
【０００５】現在、化学溶液に基づく技術によって、そ
の効果を実証すべく製造・開発が進められている強誘電
体装置としては、焦電性検出器、超音波センサ、表面弾
性波素子、およびいくつかの電気光学素子が挙げられる
が、近年の強誘電体薄膜の研究活動への最大の刺激とな
っているものは、 不揮発メモリの商品化への大きな需
要である。前述したように、強誘電体物質は、印加電界
を反転することによって反転することができる自発分極
を有することを特徴とする。この物質における分極は、
印加された電界によってヒステリシスを示す。即ち、ゼ
ロ電界においては、図１に示すように、安定な二つの等
価な分極状態、＋Ｐrまたは−Ｐrが存在する。このよう
な特徴を有するので、電気的に反転可能な、強誘電体キ
ャパシタ（金属−強誘電体−金属）構造を有する双安定
素子が実現される。これら二つの状態のいずれかをコン
ピュータメモリ中に「１」または「０」として符号化す
ることが可能であり、また素子のこの状態を維持するた
めの外部からの電界（電力）の印加を必要としないの
で、この素子を不揮発メモリ素子と見なすことができ
る。素子のこの状態を切り替えるためには、＋Ｅcまた
は−Ｅcを越える閾値電界（抗電界）が必要である。必
要な印加電圧を低減するためには、強誘電体物質を薄膜
化しなければならない。強誘電体薄膜キャパシタを現行
のＶＬＳＩ中に集積することによってはじめて、不揮発
性ランダムアクセスメモリ素子が得られる（J.F. Scot
tおよびC.A. Paz de AraujoによるScience、246、(198
9)、1400-1405を参照）。不揮発性に加えて、強誘電体
ランダムアクセスメモリ（ＦＲＡＭ）は、スイッチング
速度が早く、動作電圧が低く（５Ｖ未満）、動作温度範
囲が広くて、しかも耐放射線性に優れているというさま
ざまな利点を有する。さらにまた、強誘電体薄膜、電
極、およびパッシベーション層を別に配置された小型の
装置内で堆積することができるので、現行のオンライン
方式によるＳｉまたはＧａＡｓのＶＬＳＩ製造に何らの
変更も加える必要もない。原理的にはＦＲＡＭは、キャ
ッシュメモリ中のスタティックＲＡＭ（ＳＲＡＭ）、メ
インシステムメモリ中のダイナミックＲＡＭ（ＤＲＡ
Ｍ）、およびルックアップ表中のＥＥＰＲＯＭ（electr
icalerasable programmable read only memories）の代
わりに最終的には用いることができることになる。
【０００６】
【発明が解決しようとする課題】強誘電体薄膜を用いる
ことによって不揮発性ＲＡＭには大きな潜在的可能性が
あるものの、商品化を妨げているものは、強誘電体装置
の寿命に悪影響を及ぼす疲労、漏れ電流、エージングな
どの劣化問題が深刻であることである。強誘電性酸化物
の特性を劣化させる共通の原因は、物質中に酸素空孔な
どの欠陥が存在することである。疲労の問題について
は、強誘電体の分極状態が繰り返し反転されるにつれ
て、その分極率が低下することに留意すべきである。疲
労が発生する原因（I.K. YooおよびS.B. Desu、 Mat. S
ci. and Eng.、B13、(1992)、319; I.K.YooおよびS.B.
Desu、Phys. Stat. Sol.、a133、(1992)、565; I.K. Yo
oおよびS.B. Desu、J. Int. Mat. Sys.、4、 (1993)、49
0；S.B. DesuおよびI.K. Yoo、J.Electrochem. Soc.、1
40、(1993)、L133を参照）は、酸素空孔の相対的移動、
およびそれらが電極／強誘電体界面（および／または結
晶粒界とドメイン境界）にトラップされることの両方に
ある。これらの欠陥は、（所望の強誘電体相を備えた）
強誘電体膜の加工中に発生し、内因性欠陥および外因性
欠陥の二つに分類することができる。外因性欠陥とは、
加工中に膜の中に混入される不純物であって、プロセス
環境を制御することによって制御可能な不純物である。
内因性欠陥は、以下の二つのタイプに分類することがで
きる。即ち、（ａ）ショットキー欠陥などの化学量論比
を維持している欠陥、および、（ｂ）物質中の化学量論
比を変化させる欠陥の二つである。このような欠陥が形
成される例としては、不揮発メモリに適用すべく最も広
範に研究の進められている強誘電体薄膜材料であるＰｂ
ＺｒxＴｉ1-xＯ3（ＰＺＴ）を用いる場合が挙げられ
る。ＰＺＴなどのペロブスカイト（ＡＢＯ3）強誘電体
中のショットキー欠陥は、以下の準化学的反応式により
表される（Kroger-Vink表記法による）。
【０００７】 ＡA＋ＢB＋３ＯO→ＶA”＋ＶB'''’＋３ＶO∞＋ＡS＋ＢS＋３ＯS （１） ここで、ＡA、ＢB、およびＯOは、それぞれＡ、Ｂおよ
びＯが占めているサイトを表し、ＶA”、ＶB'''’およ
びＶO∞は、Ａ、Ｂ、およびＯ原子の空孔を表し、かつ
ＡS、ＢS、およびＯSはそれぞれのショットキー欠陥を
表す。化学量論比を変化させる欠陥の典型的な例として
は、多成分系酸化物質中で一つ以上の揮発性構成元素が
気化するために形成される空孔が挙げられる。ＰＺＴの
場合は、例えば、最低でも６００℃を越える温度での処
理が強誘電体ペロブスカイト相を形成するためには必要
である。しかしながら、ＰｂＯ成分は５５０℃という低
温で早くも気化し始めるために、結果として以下の式に
示すように酸素空孔および鉛空孔が形成される。
【０００８】 ＰｂPb＋ＴｉTi＋ＺｒZr＋３ＯO→ｘＰｂＯ＋ｘＶPb”＋ｘＶO∞ ＋（１−ｘ）ＰｂPb＋ＴｉTi＋ＺｒZr＋（１−ｘ）ＯO （２） 内因性欠陥はまた、強誘電体ドメインのスイッチング中
に膜内で発生する応力によっても生成される。これらの
酸素空孔の相対的な移動、および電極／強誘電体界面
（および／または結晶粒界とドメイン境界）へのそれら
空孔のトラップが、強誘電性酸化物の劣化をもたらす重
要な要因であることは定量的に示されている（S.B. Des
uおよびI.K. YooによるJ. Electrochem. Soc.、140、(1
993)、L133を参照）。この点を説明するために、疲労が
発生する場合を参考にすることができる。前述したよう
に、強誘電体薄膜中の疲労は、分極が反転する回数が増
すにつれて生じる分極の低下のことである。外部から印
加されるａ.ｃ.電界（分極の反転を発生させるために必
要である）下では、電極／強誘電体界面の不安定性の結
果、酸素空孔はその界面に向かって移動する傾向があ
る。最終的に、これらの欠陥は界面にトラップされて、
構造的ダメージが与えられる。このため、物質中の分極
が低下する結果となる。
【０００９】疲労やその他の劣化の問題を克服するため
に、可能な解決策が二つ考えられる。第一の解決策は、
電極／強誘電体の界面の性質を変化させることにより、
トラップする傾向を低下させることである。酸素空孔の
トラップを最小限にとどめることができるＲｕＯ2など
のセラミック電極を備えた多層電極構造は、強誘電性酸
化物中の疲労の問題を最小限度にとどめるために用いら
れている（米国特許出願第08/104,861号 (Multilayer E
lectrodes for Ferroelectric Devices、1993年8月10日
出願)を参照）。第二の解決策は、欠陥密度の制御を包
含する。外因性の点欠陥濃度は不純物濃度を低下させる
か、不純物の補償を行うことにより最小限にとどめるこ
とができる。ＬａおよびＮｂのドーピングは、空孔を補
償することによりＰｔ電極の上のＰＺＴ薄膜の疲労速度
を低減する技術として知られている（S.B. Desu、D.P.
VijayおよびI.K. YooによるMat. Res. Soc. Symp.、335
(1994)、53を参照）。内因性欠陥濃度を最小限にとど
めるための方策としては、例えば、本質的に欠陥形成エ
ネルギーが高い化合物の選択、および強誘電性を呈する
副格子中に揮発性成分を有さない化合物の選択が挙げら
れる。したがって、疲労やその他の劣化の問題を克服す
るためのまた別の方策として、強誘電性を呈する副格子
中に揮発性成分を含有しない強誘電体化合物の使用を挙
げることができる。このような採用基準を満たしている
層状構造強誘電性酸化物は、数多く知られている。
【００１０】かつては、層状構造酸化物は、強誘電体素
子に適用しうる候補として真剣に見なされてはいなかっ
た。しかしながら、層状構造材料であるＢｉ4Ｔｉ3Ｏ12
をスイッチングメモリに適用されるトランジスタ上のゲ
ート材料として用いる試みがなされた（S.Y.WuによるIE
EE Transactions on Electron Devices、1974年8月、49
9-504頁を参照）。しかしながら、その素子は劣化が早
いので、メモリに適用するには適さないものであった
（S.Y. WuによるFerroelectrics、1976、Vol.11、379-3
83頁を参照）。層状構造酸化物を用いた実用的素子を開
発しようとしても、そのような材料からなる質の高い薄
膜を堆積することが不可能であるため、その成功が阻ま
れてきたのだと信じられている。
【００１１】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、層状構造酸化物によ
る強誘電体薄膜を製造する信頼性の高い堆積プロセスを
提供することにある。
【００１２】
【課題を解決するための手段】本発明による強誘電体薄
膜の製造方法は、化学溶液堆積により基板上に強誘電体
層状構造酸化物からなる薄膜を堆積する方法であって、
アルコキシド、カルボキシレート、あるいはアセチルア
セトネート、またはこれらの組み合わせの形状である層
状構造酸化物の金属元素の混合物と、溶媒とを含有する
前駆体溶液を調製する工程と、該前駆体溶液を該基板上
に付与し、薄膜を形成する工程と、該膜を有する該基板
を一定の時間焼成し、該溶媒を該膜から除去する工程
と、該膜を有する該基板を加熱し、結晶性薄膜層状構造
酸化物を形成する工程と、を包含し、そのことによっ
て、上記目的が達成される。
【００１３】前記強誘電体層状構造酸化物は、好ましく
は、以下に示す化合物の少なくとも一つであり、 ＡnＢｉ3Ｔｉn+1ＲＯ3n+9 ＡＢｉ2Ｒ2Ｏ9 Ｂｉ2n+2Ｔｉ4-nＯ12-n Ａn+1Ｂｉ4Ｔｉn+4Ｏ15+3n ここで、ＡはＣａ、Ｐｂ、Ｓｒ、またはＢａであり、Ｒ
はＮｂまたはＴａであり、かつｎ＝０または１である。
【００１４】ある実施例では、ＴａのＮｂに対する比が
およそ０．４であ。
【００１５】また、ある実施例において、前記基板は、
Ｓｉ、ＳｉＯ2被覆のＳｉ、あるいはＧａＡｓの少なく
とも一つから構成される半導体、サファイア、Ｚｒ
Ｏ2、ＭｇＯ、ＳｒＴｉＯ3、ＢａＴｉＯ3、あるいはＰ
ｂＴｉＯ3の少なくとも一つから構成される単結晶絶縁
体、および複雑な集積回路の少なくとも一つである。
【００１６】前記基板は、Ｐｔ、Ａｌ、Ａｕ、あるいは
Ｐｄを含有する金属電極、ＭＯx（０＜ｘ＜２）（ここ
で、ＭはＲｕ、Ｒｈ、Ｉｒ、Ｏｓ、ＲｅあるいはＬＳＣ
Ｏ（ランタン−ストロンチウム−コバルト塩）である）
を含有する導電性酸化物電極、ＴｉＮあるいはＺｒＮを
含有する導電性窒化物電極、およびＹＢａ2Ｃｕ2Ｏ7- x
あるいはＢｉ2Ｓｒ2Ｃａ2Ｃｕ3Ｏ10を含有する超電導性
酸化物の少なくとも一つを含有する導電性物質により前
記基板が被覆されていてもよい。
【００１７】前記基板と前記被覆膜とが接着層により隔
てられていてもよい。
【００１８】ある実施例において、前記前駆体の調製
は、加水分解プロセスおよび縮合プロセスを包含する。
【００１９】また、ある実施例において、前記溶媒は、
アルコール、芳香族炭化水素およびエステルの少なくと
も一つである。
【００２０】また、ある実施例において、前記前駆体
は、前記層状構造酸化物の一つ以上の金属元素を１％か
ら８０％だけ過剰な量含有する。
【００２１】また、ある実施例において、スピンコート
プロセス、ディッピングプロセス、スプレープロセス、
あるいは塗布プロセスの少なくとも一つを用いて前記前
駆体を前記基板に付与する。
【００２２】また、ある実施例において、前記焼成は、
５０℃から２５０℃の間の温度で行われる。
【００２３】また、ある実施例において、前記加熱は、
５００℃から８５０℃の間の温度で行われる。また、あ
る実施例において、空気中、または、酸素、窒素、アル
ゴン、あるいはその他の不活性ガスの少なくとも一つか
らなる制御された雰囲気中で前記加熱が行われる。
【００２４】また、ある実施例において、前記一定の時
間が１秒から２０時間までの間である。
【００２５】また、ある実施例において、前記層状構造
物質はＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9（０＜ｘ＜２）の
固溶体に属しており、前記前駆体は、ストロンチウム−
２−エチルヘキサノエート（Ｓｒ（Ｃ7Ｈ15ＣＯＯ）2、
およそ99.8％）、50％過剰なビスマス−２−エチルヘキ
サノエート（Ｂｉ（Ｃ7Ｈ15ＣＯＯ）3、およそ99％）、
タンタルエトキシド（Ｔａ（ＯＣ2Ｈ5）5、およそ99.95
％）、ニオブエトキシド（Ｎｂ（ＯＣ2Ｈ5）5、およそ9
9.95％）および２−エチルヘキサン酸（Ｃ7Ｈ15ＣＯＯ
Ｈ、およそ99％）であり、前記溶媒はキシレンであり、
前記基板はＳｉ／ＳｉＯ2／Ｔｉ／Ｐｔであり、該前駆
体を該基板に付与する前記工程はスピンコート法であ
り、かつ前記焼成温度は２５０℃であり、かつ前記焼成
時間は３分であり、かつ前記加熱温度は７５０℃であ
り、かつ前記加熱時間は１時間である。
【００２６】また、ある実施例において、前記強誘電体
薄膜の疲労速度が遅く、漏れ電流の量が少ない。
【００２７】また、ある実施例は、前記堆積された膜を
用いて強誘電体素子、圧電体素子、焦電体素子、または
電気光学素子のいずれかを製造する工程をさらに包含す
る。
【００２８】また、ある実施例は、前記堆積された膜を
用いて不揮発メモリ素子を製造する工程をさらに包含す
る。
【００２９】また、ある実施例は、前記堆積された膜を
用いてキャパシタ素子を製造する工程をさらに包含す
る。
【００３０】
【作用】上述の本発明による強誘電体薄膜の製造方法
は、低温で気化する成分を含まない強誘電体薄膜を製造
することを可能にする。本発明の製造方法によって得ら
れる強誘電体は層状構造を有する酸化物である。好まし
くは、上記層状構造酸化物の材料は、ＡnＢｉ3Ｔｉn+1
ＲＯ3n+9、ＡＢｉ2Ｒ2Ｏ9、Ｂｉ2n+2Ｔｉ4-nＯ12-n、Ａ
n+1Ｂｉ4Ｔｉn+4Ｏ15+3nであり、ここでＡ＝Ｃａ、Ｐ
ｂ、ＳｒあるいはＢａであり、Ｒ＝ＮｂあるいはＴａで
あり、かつｎ＝０または１である（E.C.SubbaRaoによる
J. Phys. Chem. Solids、23(1962) 665; B. Aurivilliu
sによるArkiv Kemi、1 (1949) 463; E.C. SabbaRaoによ
るJ. Chem. Phys.、 34 (1961) 695; G.A. Smolenski、
V.A. IsupovおよびA.I. AgranovskayaによるFiz Tverdo
go Tela、3 (1961) 895を参照）。これらの化合物は擬
似正方対称性を有し、擬似正方ｃ軸に沿って（Ｂｉ
2Ｏ2）2+層の間にペロブスカイトに類似した単位が積層
した構造を有する。これらの化合物の多数は、自発分極
を呈するその副格子中に揮発性成分を全く含有しない。
酸素空孔などの欠陥の形成、およびそれによる疲労など
の劣化の問題は、このようにして最小限にとどめること
ができる。
【００３１】本発明の強誘電体薄膜の製造方法は化学溶
液に基づくプロセスであり、目的の層状構造酸化物の各
元素の金属アルコキシド、金属カルボキシレート、ある
いは金属アセチルアセトネートの混合物および適切な溶
媒を含有する前駆体溶液を合成する工程と、スピンコー
ト法、ディッピング法、スプレー法、あるいは塗布法な
どの技術によりこれらの溶液を基板物質へ付与する工程
と、基板を焼成し、これらの有機物質を前駆体から除去
する工程と、アニールを行い、目的の結晶性層状構造酸
化物を得る工程を包含し、そのことによって膜質の優れ
た強誘電体薄膜が得られる。
【００３２】本発明に用いられる基板材料は、好ましく
は、Ｐｔ被覆シリコンウエハ（Ｐｔ／Ｔｉ／ＳｉＯ2／
Ｓｉ）、ＲｕＯx被覆シリコンウエハ（ＲｕＯx／ＳｉＯ
2／Ｓｉ）、サファイア、またはＭｇＯである。好まし
くは、素子における金属被覆は、Ｐｔ、ＭＯx（ここで
Ｍ＝Ｒｕ、Ｉｒ、Ｒｈ、Ｏｓなど）、ＹＢＣＯ（イット
リウム−バリウム−銅酸化物）、ＬＳＣＯ（ランタン−
ストロンチウム−コバルト塩）、Ａｕ、Ｐｄ、Ａｌまた
はＮｉである。好ましくは、ＴａのＮｂに対する比率は
０．４程度である。これらの材料を用いることによっ
て、強誘電体素子の特性及び信頼性が向上する。
【００３３】
【実施例】ゾルゲル法およびＭＯＤ法を含む化学溶液に
よる製造方法は、粉体、球体、および繊維の製造方法と
して大いに注目を浴びている。近年、この技術は異なる
基板への薄膜もしくは塗膜の製造にも拡張して用いられ
るようになってきている。この方法は、強誘電体薄膜、
高温超電導体、導電性膜、光学膜、および保護膜などを
含む薄膜に適用される。化学溶液による堆積プロセス
は、本質的に前駆体溶液の調製、加水分解、基板への堆
積、溶媒の除去、熱分解、および膜の結晶化という各工
程から成る。一般に、溶液による薄膜堆積用のプロセス
はゾルゲルプロセスおよびＭＯＤプロセスの２つに分類
される。ＭＯＤプロセスについては、熱分解以前に加水
分解が行われない。このプロセスは膜の熱分解とアニー
ルとを含むだけなのに対して、ゾルゲルプロセスは加水
分解、脱水反応、およびゲルまたは膜への最終的な重合
から構成される。通常、ＭＯＤ法に用いられる有機金属
化合物は、金属と有機リガンドとの間のブリッジとして
酸素を有する。したがって、ＭＯＤ法の場合は基板上で
の有機金属化合物の熱分解中にＭ−Ｏ−Ｍ（金属−酸素
−金属）結合が形成される一方で、ゾルゲルプロセスで
はゲル中にＭ−Ｏ−Ｍ結合が生成される。ゾルゲルプロ
セスでは、溶液は前駆体の加水分解および縮合にゲル化
する。加水分解の工程後、脱水反応によってさらに重合
が進行し、こうしてＭ−Ｏ−Ｍネットワークが形成され
る。ＭＯＤプロセスでは、前駆体溶液からの基板上への
膜の堆積に続いて、溶媒の除去および熱分解が行われ
る。
【００３４】堆積プロセスは、前駆体溶液を基板上にス
ピンコートするか、浸漬させるか、吹き付けるか、また
は塗布することにより達成できる。堆積されたままの湿
った膜は、熱分解され相当量の収縮を伴い、乾燥した硬
い膜へと変換される。この熱分解中には、厚さ、クラッ
キング、表面粗さ、残留応力および不均一な核生成など
の物理的モルフォロジー上の変動が重要となる。分解反
応または重縮合反応によって残留有機物を除去した後
で、湿った膜を複合酸化物（アモルファス状態）から構
成される乾燥した膜に変換する。膜の中の細孔がつぶれ
る焼結メカニズムによりさらに結晶化が達成され、こう
して密度の高い膜が得られる。
【００３５】以上のプロセスを行うに当たっては、適切
な前駆体を考慮し選択することが最も重要な点の一つで
ある。前駆体および溶媒の性質、それらの濃度、ｐＨ
値、および粘度は、すべて堆積する膜の質に影響を与え
る重要な要因である。化学溶液堆積プロセスに用いられ
る理想的な前駆体は以下の特性を有するべきである。即
ち、（１）金属含有度が高く、（２）通常の有機溶媒中
の溶解度が高く、（３）常温・常圧で安定であり、
（４）蒸発または融解することなく熱分解することが可
能であり、（５）得られた膜が前駆体の有機物により汚
染されてず、（６）多成分系酸化物の場合も各前駆体間
に相溶性があり、かつ（７）毒性を有さないべきであ
る。しかしながら、これらすべての基準を同時に満たす
ことはできない。例えば、有機リガンドの鎖長が増すに
つれて溶解度は通常増大するが、金属含有度は低下す
る。したがって、前駆体を選択する際には、これらの要
件に妥協点を見いださねばならない。基本的に、化学溶
液プロセスに用いられる前駆体は３つのそれぞれ異なる
クラスに分類される。即ち、（１）金属アルコキシドＭ
（ＯＲ）x、（２）金属カルボキシレートＭ（ＯＯＣ
Ｒ）xおよび（３）金属アセチルアセトネートＭ（Ｃ5Ｈ
7Ｏ2）xである。ここで、Ｍは金属であり、Ｒはアルキ
ル基であり、かつｘは金属の原子値である。 金属アル
コキシドは通常ゾルゲルプロセスに用いられ、一方ＭＯ
Ｄプロセスはカルボキシレートを用いる。
【００３６】強誘電体薄膜の製造用に溶液に基づく方法
を用いるプロセスは、つい最近開発されたものである
（Swartz, S.L.、 IEEE Transactions on Electrical In
sulation、 25、 5、 1990を参照）。強誘電体の溶液処理
についての研究の多くは、ＰｂＴｉＯ3、（Ｐｂ，Ｌ
ａ）ＴｉＯ3、Ｐｂ（Ｚｒ,Ｔｉ）Ｏ3などのペロブスカ
イト強誘電体に対してなされてきた（K.D. Budd、 S.K.
DeyおよびD.A. Payne、 Br. Ceram. Proc.、 36、 1985、 1
07; R.A. Lipeles、 D.J. Colemen、 およびM.S. Leung、
Mat. Res. Soc. Symp. Proc.、 73、 1986、 665; G. Yi、
Z. Wu、 およびM. Sayer、 J. Appl. Phys.、 64(5)、 198
8、 2717; S.L. Swartz、 P.J. Melling、 およびC.S.Gran
t、 Mat. Res. Soc. Symp. Proc.、 152、 1989、 227-232;
ならびにG.H. Haertling、 J. Vac. Sci. Technol.、 A9
(3)、 1991、 414を参照）。しかしながら、この方法によ
る層状構造強誘電体薄膜の製造は成功していない。本発
明は、強誘電体層状構造酸化物薄膜の製造方法を提供す
るものである。強誘電体層状構造酸化物薄膜を製造する
本発明のプロセスの有効性を、特定のクラスの強誘電体
層状構造物質（即ち、ＳｒＢｉ2Ｔａ2Ｏ9−ＳｒＢｉ2Ｎ
ｂ2Ｏ9の固溶体）を用いた特定の強誘電体素子（即ち、
不揮発メモリに適用される強誘電体キャパシタ）の製造
に関連して述べる本発明の特定の実施態様（即ち、ＭＯ
Ｄおよびスピンコート）により実証する。添付の図面な
らびに本明細書中に示す本発明の特定の実施態様はあく
までも実施例に過ぎず、特許請求の範囲に述べた発明を
限定するものと解釈されるべきではないことは強調して
おきたい。
【００３７】図２は、強誘電体物質が層状構造酸化物で
ある強誘電体キャパシタを示す模式図である。強誘電体
キャパシタは、シリコン、シリコンチップ上に積層され
た二酸化シリコン層、ガリウム砒素、ＭｇＯ、サファイ
アなどを用いることができる基板材料１０の頂面上に形
成される。もちろん、基板１０は、二酸化シリコン層、
ポリシリコン層、イオン注入されたシリコン層などを有
するシリコンチップ上に形成された各種回路素子を有す
る多層構造とすることができ、それによって複雑な集積
回路を形成できる。基板１０の頂面上には、標準的なＰ
ＶＤプロセスまたは前述した薄膜堆積用の化学的プロセ
スのいずれかを用いて薄い下部電極層１２を堆積する。
下部電極の材料は、Ｐｔ、Ａｕ、ＡｌまたはＰｄなどの
金属、ＭＯx（０＜ｘ＜２）などの導電性酸化物（ここ
で、Ｍ＝Ｒｕ、Ｒｈ、Ｉｒ、ＯｓあるいはＲｅ）、Ｔｉ
ＮおよびＺｒＮなどの導電性窒化物、またはＹＢａ2Ｃ
ｕ3Ｏ7- x、Ｂｉ2Ｓｒ2Ｃａ2Ｃｕ3Ｏ10などの超電導性酸
化物を用いることができる。必要な場合は、中間接着層
１１を設けて下部電極１２と基板材料１０との間の接着
度を改善することができる。例えば、Ｓｉ／ＳｉＯ2基
板の上にＰｔを堆積する場合には、ＰｔとＳｉＯ2との
接着度を高めるために薄いＴｉ中間層を設ける。その
後、層状構造酸化物である強誘電体物質１３を、後述す
る本発明のプロセスに従って下部電極１２上に堆積す
る。上部電極１４の材料は、その後、シャドウマスクを
介して堆積することによって必要な領域上に直接電極を
形成するか、あるいは、この材料をいったん強誘電体膜
全面上に堆積し、適切にマスキングを施した後に、反応
性イオンエッチング、ウエットエッチング、イオンミリ
ング、プラズマエッチングなどの標準的ＶＬＳＩエッチ
ングプロセスのいずれかを用いてエッチングすることに
よって、ウエハ上にキャパシタをいくつか形成する。上
部電極１４の材料は、ここでも下部電極１２に用いたも
のと同一でもよいし、あるいはそれらを組み合わせたも
のでもよい。必要な場合には、図３に示すように、バッ
ファ層１５および１６を、強誘電体層１３と下部電極１
２との間、および強誘電体層１３と上部電極１４との間
にそれぞれ追加して積層することもできる。
【００３８】本発明の特定の実施態様においては、有機
金属分解（ＭＯＤ）プロセスを用いて出発物質を調製
し、スピンコートプロセスを用いてＳｉ／ＳｉＯ2／Ｔ
ｉ／Ｐｔ基板上に溶液を塗布した。この基板を選んだの
は、不揮発ランダムアクセスメモリ用に普及しているた
めである。この目的のためにｘ＝０〜２の組成を有する
ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9固溶体を層状構造酸化物
として選択した。これらの化合物からなる薄膜を製造す
るための前駆体として、ストロンチウム−２−エチルヘ
キサノエート（Ｓｒ（Ｃ7Ｈ15ＣＯＯ）2、99.8％）、ビ
スマス−２−エチルヘキサノエート（Ｂｉ（Ｃ7Ｈ15Ｃ
ＯＯ）3、99％）、タンタルエトキシド（Ｔａ（ＯＣ2Ｈ
5）5、99.95％）、ニオブエトキシド（Ｎｂ（ＯＣ
2Ｈ5）5、99.95％）および２−エチルヘキサン酸（Ｃ7
Ｈ15ＣＯＯＨ、99％）を用い、キシレンを溶媒として用
いた。これらの出発物質を調製するためのフローチャー
トを図４に示す。
【００３９】最終的化合物中の金属のモルパーセントに
基づき、各金属について前駆体の必要な重さを測定する
ことによりこのプロセスを開始した。ある場合、例えば
ビスマス前駆体を用いる場合には、熱分解中のビスマス
酸化物の気化を補償するために過剰な重量の前駆体を加
えた。２−エチルヘキサン酸を加えてＴａエトキシドお
よびＮｂエトキシドをエチルヘキサノエートに変換し、
これらの前駆体のストロンチウムエチルヘキサノエート
およびビスマスエチルヘキサノエートに対する溶解度を
高めた。この酸をタンタルエトキシドおよびニオブエト
キシド中に十分な量だけ加えて、この変換を完成させ
た。加える溶媒（キシレン）の重量／体積は最終段階の
前駆体の必要な濃度に従って定めた。溶媒としては、キ
シレンなどの芳香族炭化水素やアルコール及びエステル
を用いることができる。第１の工程（図４を参照）で
は、所定量のタンタルエトキシドおよびニオブエトキシ
ドを予め測定した量の２−エチルヘキサン酸に加えた。
この溶液を100〜120℃で30分間攪拌し、金属エトキシド
から金属ヘキサノエートへの変換を達成した。冷却後、
化学量論量のストロンチウム−２−エチルヘキサノエー
トを加え、この溶液を125〜140℃で30分間攪拌した。こ
の後、ビスマス−２−エチルヘキサノエート前駆体を加
えた。このセクションで後に述べるように、５０％過剰
の前駆体を加えると膜に良好な強誘電特性が与えられる
ことが判明した。得られた溶液を130〜150℃で10〜20時
間の間攪拌し、上記前駆体の完全な混和性を確認した。
その後、0.45μｍのフィルターを用いてこの混合物を濾
過し、溶液中に不純物として存在している可能性のある
すべての種類の粒子を除去した。この濃縮された前駆体
溶液中に溶媒であるキシレンを加え、この溶液の濃度を
0.1モル／リットルにした。
【００４０】その後、0.1モル／リットル溶液を３イン
チのＳｉ／ＳｉＯ2／Ｔｉ／Ｐｔウエハ上へスピンコー
トすることによって、これらの固溶体からなる薄膜を調
製した。このプロセスでは、コート毎に形成される膜厚
を、前駆体の濃度、回転速度および回転時間により制御
する。また、スピンコート・焼成プロセスを数回繰り返
して行い、所望の膜厚を得ることもできる。この特定の
実施態様においては、１分につき1500〜2000回転（ｒｐ
ｍ）の速度で回転させた基板に前駆体溶液の小滴を滴下
した。ウエハは常温・常圧で合計２０〜４０秒の間回転
させた。その後、このウエハを220〜250℃で１〜３分間
焼成し、これらの膜から有機物を確実に除去した。この
スピンコート・焼成プロセスを数回繰り返して行い、異
なる厚さを有する膜を得た。これらの膜厚は、走査型電
子顕微鏡法（ＳＥＭ）および角度可変分光エリプソメト
リー法（ＶＡＳＥ）により別々に決定した。一例とし
て、各種スピンコート・焼成サイクルを行って得られた
ＳｒＢｉ2Ｔａ2Ｏ9（ＳＢＴ）膜およびＳｒＢｉ2Ｎｂ2
Ｏ9（ＳＢＮ）膜の厚さを表１および表２に示す。その
後、酸素雰囲気下、温度750℃で３時間の間、従来のチ
ューブ型炉を用いてこれらの薄膜を含有するウエハをア
ニールした。この熱処理により膜中のすべての種類の溶
媒および構成元素を除去し、密度の高い膜を生成した。
このアニール工程は膜の結晶化のために行った。このプ
ロセスにおける結晶化は、膜中の細孔がつぶれる焼結メ
カニズムにより達成され、このようにして密度の高い膜
が得られる。この熱処理工程は、空気中、または、窒
素、アルゴンや他の不活性ガス中で行ってもよい。
【００４１】
【表１】
【００４２】
【表２】
【００４３】強誘電体膜のミクロ構造、組成、および結
晶相は、素子の特性を制御する決定的要素である。した
がって、Ｓｉ／ＳｉＯ2／Ｔｉ／Ｐｔ基板上に堆積した
ＳｒＢｉ2（ＴａxＮｂ2-x）Ｏ9（ＳＢＴＮ）膜の特性
を、まずその光学的特性、ミクロ構造、組成および結晶
相のそれぞれについて、分光エリプソメトリー法、走査
型電子顕微鏡（ＳＥＭ）法、ｘ線光電子分光（ＸＰＳ）
法、エネルギー分散型分光（ＥＤＳ）法、およびｘ線回
折（ＸＲＤ）法といった方法を用いることによって決定
した。角度可変分光エリプソメトリー法を用いて、堆積
した膜の厚さおよび光学定数を決定した。エリプソメト
リー角デルタおよびプサイを、入射角７０°、７５°お
よび８０°における波長（250nm〜1000nm）の関数とし
て測定した。コーシーの分散関係を推定し、膜厚および
膜の屈折率を計算するのに用いた。７５０℃で３時間ア
ニールしたＳＢＴ膜およびＳＢＮ膜に対する波長の関数
としての屈折率および消光係数のプロットを図５および
図６に示す。これらの膜の厚さをおよそ２００ｎｍに決
定した。得られた屈折率は、対応するバルク化合物の観
察した屈折率に近接していたので、非常に良好な膜充填
密度を表示している。このことを、走査型電子顕微鏡法
を用い、膜の表面モルフォロジーを観察することによっ
てさらに確認した。図７および図８はそれぞれ、７５０
℃で３時間アニールしたＳＢＴ膜およびＳＢＮ膜から得
られたＳＥＭ顕微鏡写真の典型例を示している。これら
の膜には亀裂がなく、高密度で分子レベルが均一なミク
ロ構造を示した。以上のような条件の下にアニールした
ＳＢＴ膜およびＳＢＮ膜の平均粒子サイズは、約０．２
μｍであった。これらの膜の組成は、ＥＤＳ法（膜のバ
ルク）およびＸＰＳ法（膜の表面）を用いて決定した。
５０％過剰なビスマスを加え、温度７５０℃で３時間ア
ニールしたＳＢＴ膜上に得られた結果を表３に示す。こ
れらの結果から明らかなように、得られた結果と予想し
た組成の間には十分な一致が見られる。これは、多成分
系膜の堆積にＭＯＤプロセスを用いる主要な利点の一つ
である。これらの膜の最終的組成は、前駆体の化学量論
量および化学量論特性に密接に関わっている。この特定
の実施態様において用いた出発物質は、組成制御上の要
件を十分に満たしているものである。
【００４４】
【表３】
【００４５】Ｘ線回折分析を行い、このような堆積条件
下で形成された相を決定した。図９は、400℃、600℃、
650℃および750℃で３時間アニールしたＳＢＴ膜から得
られた回折パターンを示している。このＸＲＤデータか
らわかるように、400℃でアニールしたこれらの膜は非
晶質であった。結晶相の形成は、600℃に近い温度で開
始し、750℃に近い温度で完了した。このデータから観
察できるように、750℃でアニールした膜は、（115）、
（200）、（00・10）、（220）、（20・10）および（31
5）面の強い回折ピークを示している。アニール温度が7
50℃の場合、１時間アニールすることによって、３時間
アニールすることによって得られた膜と同様の膜が得ら
れる。
【００４６】最終的には、膜の強誘電特性および劣化特
性が膜の実用的適用性を決定する。この特定の実施態様
においては、強誘電体キャパシタの不揮発メモリへの適
用性を試験した。Ｐｔ電極を備えた膜のヒステリシス特
性を標準的ＲＴ６６Ａ強誘電体試験装置（ラジアンテク
ノロジー製）を用いて測定した。上部電極は、シャドウ
マスクを用い、ＲＦスパッタリングによって面積２．１
×１０-4ｃｍ2に堆積した。図１０は、ＳＢＮ膜の、電
圧５Ｖ印加時のヒステリシス特性を示している。ヒステ
リシスループはこの電圧で十分に飽和されており、９μ
Ｃ／ｃｍ2の２Ｐr値を得た。これらの膜に対する疲労試
験は、パルスジェネレータから入力した周波数１ＭＨｚ
の５Ｖ方形波ａ.ｃ.信号を用いて行った。図１１は、１
０9サイクルまで行われた疲労試験の結果を示してい
る。これらの膜は、このサイクルを行うまで疲労を全く
示しておらず、１０9サイクルを行った後も分極の損失
はわずか４％にすぎず無視できる値である。図１２に示
すように、疲労試験を行った後の膜のヒステリシス特性
を測定することによりこのことを確認した。これらの膜
のヒステリシス特性は、疲労試験を行う前と行った後と
で類似している。これらの膜に対する漏れ電流密度の値
を、印加電圧の関数として測定した。５Ｖの電圧を印加
した時に、これらの膜は２×１０-8Ａ／ｃｍ2の漏れ電
流密度を示した。
【００４７】本発明による層状構造酸化物が、先行技術
により製造した物質よりもはるかに優れていることをこ
れらの結果は明確に示している。本発明のプロセスによ
り、素子に適用できるほど質の高い強誘電性を有する層
状構造酸化物薄膜を製造できる新規な方法が提供でき
る。以上、図面を参照しながら記載した特定の実施態様
は、あくまでも例示を目的としたものであり、添付の請
求の範囲に記載する発明を限定するものと解釈されるべ
きものではない。例えば、本発明のプロセスは、強誘電
体不揮発性ランダムアクセスメモリに適用するための、
質の高い層状構造酸化物による薄膜の製造にも用いるこ
とができる。このプロセスを、圧電性、焦電性、電気光
学的装置などのための他の用途で、これらの物質を製造
するためにも適用しうる。このプロセスは、本発明で特
定的に記載した（キャパシタ）以外の構造（異なる大き
さのものでありうる）にこれらの物質を堆積させるため
にも適用しうる。また、このプロセスを修正してさらに
追加的工程を行うこともできる。しかしながら、本発明
の基本概念はその場合も同じである。
【００４８】
【発明の効果】本発明の強誘電体薄膜の製造方法は、低
温で気化しやすい成分を含まない層状構造酸化物からな
る強誘電体薄膜を製造する信頼性の高い化学溶液に基づ
くプロセスを提供する。従って、本発明の製造方法によ
って得られる強誘電体薄膜を用いることによって、不揮
発メモリにおける疲労、時間依存性の誘電破壊およびエ
ージングなどの劣化の問題を克服することが可能とな
る。
【００４９】本発明の製造方法によって得られる強誘電
体薄膜は優れた特性と信頼性を有しており、キャパシ
タ、不揮発メモリ素子、焦電赤外線センサ、光学表示素
子、光学スイッチ、圧電トランスデューサ、および表面
弾性波素子などの各種素子に適用することができる。
【図面の簡単な説明】
【図１】強誘電体物質の典型的なヒステリシスループを
示す図である。
【図２】典型的な強誘電体キャパシタを示す模式図であ
る。
【図３】バッファ層を備えた強誘電体キャパシタを示す
模式図である。
【図４】本発明の特定の実施態様を用いてＳｒＢｉ
2（ＴａxＮｂ2-x）Ｏ9（０＜ｘ＜２）膜を調製するため
のフローチャートを示す模式図である。
【図５】ＳＢＴ膜の屈折率および消光係数を波長の関数
として示す図である。
【図６】ＳＢＮ膜の屈折率および消光係数を波長の関数
として示す図である。
【図７】Ｐｔ電極上に７５０℃で３時間アニールしたＳ
ＢＴ膜のミクロ構造を示す図である。
【図８】Ｐｔ電極上に７５０℃で３時間アニールしたＳ
ＢＮ膜のミクロ構造を示す図である。
【図９】アニール温度の関数としてＳＢＴ膜上に得られ
たＸＲＤパターンを示す図である。
【図１０】疲労サイクルを行う前のＰｔ／ＳＢＮ／Ｐｔ
キャパシタのヒステリシス特性を示す図である。
【図１１】印加電圧５Ｖ、周波数１ＭＨｚ（バイポーラ
方形波）でのＰｔ／ＳＢＮ／Ｐｔキャパシタの疲労のふ
るまいを示す図である。
【図１２】疲労サイクルを行った後のＰｔ／ＳＢＮ／Ｐ
ｔキャパシタのヒステリシス特性を示す図である。
【符号の説明】
１０ 基板 １１ 中間接着層 １２ 下部電極層 １３ 強誘電体層 １４ 上部電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年６月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】Ｐｔ電極上に７５０℃で３時間アニールしたＳ
ＢＴ膜のミクロ構造を示すＳＥＭ顕微鏡写真である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】Ｐｔ電極上に７５０℃で３時間アニールしたＳ
ＢＮ膜のミクロ構造を示すＳＥＭ顕微鏡写真である。

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 化学溶液堆積により基板上に強誘電体層
    状構造酸化物からなる薄膜を堆積する方法であって、 アルコキシド、カルボキシレート、あるいはアセチルア
    セトネート、またはこれらの組み合わせの形状である層
    状構造酸化物の金属元素の混合物と、溶媒とを含有する
    前駆体溶液を調製する工程と、 該前駆体溶液を該基板上に付与し、薄膜を形成する工程
    と、 該膜を有する該基板を一定の時間焼成し、該溶媒を該膜
    から除去する工程と、 該膜を有する該基板を加熱し、結晶性薄膜層状構造酸化
    物を形成する工程と、を包含する方法。
  2. 【請求項２】 前記強誘電体層状構造酸化物が以下に示
    す化合物の少なくとも一つであり、 ＡnＢｉ3Ｔｉn+1ＲＯ3n+9 ＡＢｉ2Ｒ2Ｏ9 Ｂｉ2n+2Ｔｉ4-nＯ12-n Ａn+1Ｂｉ4Ｔｉn+4Ｏ15+3n ここで、ＡはＣａ、Ｐｂ、Ｓｒ、またはＢａであり、Ｒ
    はＮｂまたはＴａであり、かつｎ＝０または１である請
    求項１に記載の方法。
  3. 【請求項３】 ＴａのＮｂに対する比がおよそ０．４で
    ある請求項２に記載の方法。
  4. 【請求項４】 前記基板が、Ｓｉ、ＳｉＯ2被覆のＳ
    ｉ、あるいはＧａＡｓの少なくとも一つから構成される
    半導体、サファイア、ＺｒＯ2、ＭｇＯ、ＳｒＴｉＯ3、
    ＢａＴｉＯ3、あるいはＰｂＴｉＯ3の少なくとも一つか
    ら構成される単結晶絶縁体、および複雑な集積回路の少
    なくとも一つである請求項１に記載の方法。
  5. 【請求項５】 前記前駆体の調製は、加水分解プロセス
    および縮合プロセスを包含する請求項１に記載の方法。
  6. 【請求項６】 前記溶媒は、アルコール、芳香族炭化水
    素およびエステルの少なくとも一つである請求項１に記
    載の方法。
  7. 【請求項７】 前記前駆体は、前記層状構造酸化物の一
    つ以上の金属元素を１％から８０％だけ過剰な量含有す
    る請求項１に記載の方法。
  8. 【請求項８】 スピンコートプロセス、ディッピングプ
    ロセス、スプレープロセス、あるいは塗布プロセスの少
    なくとも一つを用いて前記前駆体を前記基板に付与する
    請求項４に記載の方法。
  9. 【請求項９】 前記焼成は、５０℃から２５０℃の間の
    温度で行われる請求項１に記載の方法。
  10. 【請求項１０】 前記加熱は、５００℃から８５０℃の
    間の温度で行われる請求項１に記載の方法。
  11. 【請求項１１】 空気中、または、酸素、窒素、アルゴ
    ン、あるいはその他の不活性ガスの少なくとも一つから
    なる制御された雰囲気中で前記加熱が行われる請求項１
    に記載の方法。
  12. 【請求項１２】 前記一定の時間が１秒から２０時間ま
    での間である請求項１に記載の方法。
  13. 【請求項１３】 前記層状構造物質はＳｒＢｉ2（Ｔａx
    Ｎｂ2-x）Ｏ9（０＜ｘ＜２）の固溶体に属しており、前
    記前駆体は、ストロンチウム−２−エチルヘキサノエー
    ト（Ｓｒ（Ｃ7Ｈ15ＣＯＯ）2、およそ99.8％）、50％過
    剰なビスマス−２−エチルヘキサノエート（Ｂｉ（Ｃ7
    Ｈ15ＣＯＯ）3、およそ99％）、タンタルエトキシド
    （Ｔａ（ＯＣ2Ｈ5）5、およそ99.95％）、ニオブエトキ
    シド（Ｎｂ（ＯＣ2Ｈ5）5、およそ99.95％）および２−
    エチルヘキサン酸（Ｃ7Ｈ15ＣＯＯＨ、およそ99％）で
    あり、前記溶媒はキシレンであり、前記基板はＳｉ／Ｓ
    ｉＯ2／Ｔｉ／Ｐｔであり、該前駆体を該基板に付与す
    る前記工程はスピンコート法であり、かつ前記焼成温度
    は２５０℃であり、かつ前記焼成時間は３分であり、か
    つ前記加熱温度は７５０℃であり、かつ前記加熱時間は
    １時間である請求項１に記載の方法。
  14. 【請求項１４】 前記強誘電体薄膜の疲労速度が遅く、
    漏れ電流の量が少ない請求項１３に記載の方法。
JP7051618A 1994-09-02 1995-03-10 強誘電体薄膜の製造方法 Pending JPH08111411A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30017794A 1994-09-02 1994-09-02
US08/300,177 1995-02-22

Publications (1)

Publication Number Publication Date
JPH08111411A true JPH08111411A (ja) 1996-04-30

Family

ID=23158027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7051618A Pending JPH08111411A (ja) 1994-09-02 1995-03-10 強誘電体薄膜の製造方法

Country Status (2)

Country Link
JP (1) JPH08111411A (ja)
KR (1) KR0156044B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031774A (ja) * 2001-07-18 2003-01-31 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
KR100399606B1 (ko) * 2001-08-29 2003-09-29 학교법인 포항공과대학교 유기금속 화학증착법에 의한 피젯티 박막의 제조방법
US6730522B1 (en) 1998-11-27 2004-05-04 Rohm Co., Ltd. Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
JP2009107923A (ja) * 2000-06-21 2009-05-21 Seiko Epson Corp セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
EP2520692A2 (en) 2011-05-06 2012-11-07 Seiko Epson Corporation Precursor Solution for Piezoelectric Films, Method for Manufacturing the same, and Method for Manufacturing Piezoelectric Film
US10943733B2 (en) 2018-03-09 2021-03-09 Samsung Electronics Co., Ltd. Ceramic dielectric and method of manufacturing the same and ceramic electronic component and electronic device
CN115206680A (zh) * 2022-07-14 2022-10-18 江苏箬竹智能科技有限公司 一种高效无疲劳固态储能薄膜电容器及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594061B2 (ja) * 1996-07-24 2004-11-24 ソニー株式会社 層状結晶構造酸化物およびその製造方法
KR100665263B1 (ko) * 2005-07-22 2007-01-09 삼성전기주식회사 복합금속산화물 유전체막 제조방법 및 복합금속산화물유전체막
KR100932705B1 (ko) * 2007-10-23 2009-12-21 한밭대학교 산학협력단 유전체 도파관 필터 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730522B1 (en) 1998-11-27 2004-05-04 Rohm Co., Ltd. Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
JP2009107923A (ja) * 2000-06-21 2009-05-21 Seiko Epson Corp セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
JP2009117852A (ja) * 2000-06-21 2009-05-28 Seiko Epson Corp セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
JP2009117851A (ja) * 2000-06-21 2009-05-28 Seiko Epson Corp セラミックス膜およびその製造方法ならびに半導体装置、圧電素子およびアクチュエータ
JP2003031774A (ja) * 2001-07-18 2003-01-31 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
KR100399606B1 (ko) * 2001-08-29 2003-09-29 학교법인 포항공과대학교 유기금속 화학증착법에 의한 피젯티 박막의 제조방법
EP2520692A2 (en) 2011-05-06 2012-11-07 Seiko Epson Corporation Precursor Solution for Piezoelectric Films, Method for Manufacturing the same, and Method for Manufacturing Piezoelectric Film
US10943733B2 (en) 2018-03-09 2021-03-09 Samsung Electronics Co., Ltd. Ceramic dielectric and method of manufacturing the same and ceramic electronic component and electronic device
CN115206680A (zh) * 2022-07-14 2022-10-18 江苏箬竹智能科技有限公司 一种高效无疲劳固态储能薄膜电容器及其制备方法

Also Published As

Publication number Publication date
KR0156044B1 (ko) 1999-02-18
KR960010912A (ko) 1996-04-20

Similar Documents

Publication Publication Date Title
JP3436617B2 (ja) 強誘電体薄膜の製造方法
US5614018A (en) Integrated circuit capacitors and process for making the same
US5817170A (en) Low temperature seeding process for ferroelectric memory device
US5434102A (en) Process for fabricating layered superlattice materials and making electronic devices including same
KR100442543B1 (ko) 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
KR0156044B1 (ko) 층상구조 산화물의 화학용액 처리방법
Pontes et al. Preparation of Pb (Zr, Ti) O3 thin films by soft chemical route
US7009231B2 (en) Single-phase c-axis doped PGO ferroelectric thin films
US6528863B1 (en) Perovskite-containing composite material, method of manufacturing said material, electronic component and module
KR19990006318A (ko) 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
US5620739A (en) Thin film capacitors on gallium arsenide substrate and process for making the same
Maki et al. Low-temperature crystallization of sol-gel derived Pb (Zr0. 4, Ti0. 6) O3 thin films
Vijayaraghavan et al. Structural and electrical properties of sol-gel synthesized PLZT thin films
JPH0585704A (ja) 強誘電体薄膜の製造方法
Shoyama et al. Dielectric properties of alkoxy-derived Sr 2 Nb 2 O 7 thin films crystallized via rapid thermal annealing
EP0699343B1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
JPH10223847A (ja) 強誘電体薄膜素子の製造方法、強誘電体薄膜素子及び強誘電体メモリ装置
KR100346900B1 (ko) 옥탄용매내에분산되어있는금속폴리옥시알킬화전구물질용액,전구물질용액의제조방법및이전구물질용액을이용한집적회로용박막의제조방법
Hosokura et al. Fabrication and electrical characterization of epitaxially grown (Ba, Sr) TiO3 thin films prepared by sol-gel method
KR20020077132A (ko) 양호한 표면 매끄러움 및 균일성을 가지는 단일 ｃ-축ＰＧＯ박막 전극 및 그 제조방법
Hoffmann et al. Preparation and Aging Behavior of Chemical‐Solution‐Deposited (Pb (Mg1/3Nb2/3) O3) 1‐x–(PbTiO3) x Thin Films without Seeding Layers
Klee et al. Sol-gel, modified sol-gel, and metallo-organic decomposition techniques for complex oxide films: Materials processing and applications
Bukowski et al. Preparation and characterization of sol-gel derived Bi/sub 4/Ti/sub 3/O/sub 12/thin films
JPH0874049A (ja) 強誘電体薄膜の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010725