JPH08111411A - Manufacturing for ferroelectric thin film - Google Patents

Manufacturing for ferroelectric thin film

Info

Publication number
JPH08111411A
JPH08111411A JP7051618A JP5161895A JPH08111411A JP H08111411 A JPH08111411 A JP H08111411A JP 7051618 A JP7051618 A JP 7051618A JP 5161895 A JP5161895 A JP 5161895A JP H08111411 A JPH08111411 A JP H08111411A
Authority
JP
Japan
Prior art keywords
ferroelectric
thin film
substrate
film
precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7051618A
Other languages
Japanese (ja)
Inventor
Bii Desuu Seshiyu
ビー. デスー セシュ
Kei Ri Teinkai
ケイ. リ ティンカイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH08111411A publication Critical patent/JPH08111411A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions
    • H10N30/8561Bismuth-based oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: To provide a ferroelectric thin film without including a material vaporized at a low temperature, by using a mixed material of alkoxide, carboxylate, acetyleacetonate or a combination of these materials in a layered oxide structure. CONSTITUTION: A mixture of alkoxide, carboxylate, acetyleacetonate or a combination of these materials in a layered oxide structure is used with a solvent to prepare a precursor solution. The precursor is applied to a face of a substrate 10 to form a thin film, and the substrate 10 is baked in a given time to remove the solvent from the thin film. The substrate 10 with the thin film is heated to form a crystalized thin-film oxide material 13 with a layered structure. Then, a ferroelectric thin film made of oxide material with a layer structure that doesn't include a material vaporized at low temperatures can be obtained. In a non-volatile memory, a fatigue problem, and a deterioration problem depended on time, such as dielectric breakdown or aging, can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜形態の強誘電体層状
構造酸化物に関連し、有機金属分解およびゾルゲルなど
のプロセスに基づいた化学溶液処理を用いて同酸化物を
製造する方法に関連する。このような素子は、キャパシ
タ、不揮発メモリ、センサ、ディスプレイ、およびトラ
ンスデューサなどの強誘電体装置に適用される。
FIELD OF THE INVENTION The present invention relates to a ferroelectric layered structure oxide in the form of a thin film, and to a method for producing the same using chemical solution processing based on processes such as organometallic decomposition and sol-gel. To do. Such devices find application in ferroelectric devices such as capacitors, non-volatile memories, sensors, displays, and transducers.

【0002】[0002]

【従来の技術】強誘電体物質は、自発分極を有すること
を第一の特徴とし、その分極方向は、電界によって反転
することができる。それに加えて、これらの物質は、キ
ャパシタ、誘電体共振器、熱センサ、トランスデュー
サ、アクチュエータ、不揮発メモリ、光導波路、および
ディスプレイなどの多種多様な装置に適用される独特の
誘電特性、焦電特性、圧電特性、および電気光学特性を
呈する。しかしながら、このようなさまざまな装置に適
用するためには、強誘電体物質を薄膜形態で製造し、そ
れによって上記多様な特性を活用して、そのような薄膜
構造の設計の自由度を増すことが有効である。
2. Description of the Related Art Ferroelectric substances are characterized by having spontaneous polarization, and the polarization direction can be reversed by an electric field. In addition, these materials have unique dielectric, pyroelectric properties, applied to a wide variety of devices such as capacitors, dielectric resonators, thermal sensors, transducers, actuators, non-volatile memory, optical waveguides, and displays. It exhibits piezoelectric and electro-optical properties. However, in order to apply to such various devices, it is necessary to manufacture a ferroelectric material in a thin film form, thereby utilizing the above various characteristics to increase the degree of freedom in designing such a thin film structure. Is effective.

【0003】さまざまな装置に適用するためには、強誘
電体のバルク特性を薄膜形態において達成することが求
められるので、化学量論比、結晶化度、密度、ミクロ構
造、および結晶配向などの薄膜が呈する各種特性を最適
化することができる堆積技術を用いることが必要とな
る。現在までにさまざまな堆積技術が用いられてきては
いるが、比較的低温の条件下で各種特性を制御した上で
膜を成長させる技術は今なお研究途上の段階にあり、そ
のため、この目的を達成するためにいくつかの技術が目
下開発されつつある。一般に、薄膜堆積技術は大きく以
下の二つのカテゴリーに分類することができる。即ち、
(1)物理気相成長(PVD)および(2)化学的プロ
セス("The Materials Science of Thin Films"、 Milto
n Ohring、Academic Press、 1992; S.L. Swartz、 IEEE T
ransactions on Electrical Insulation、 25(5)、 1990、
935; S.B. Krupanidhi、 J. Vac. Sci. Technol. A、 10
(4)、1992、 1569を参照)。この化学的プロセスはさらに
二つのサブグループに分類される。即ち化学気相成長
(CVD)、ならびにゾルゲルおよび有機金属分解(Me
talorganic Decomposition: MOD)を包含するウェット
化学プロセスである。PVD技術の中で、最も一般に用
いられている強誘電体薄膜堆積方法は、 電子線蒸着、
rfダイオードスパッタリング、rfマグネトロンスパ
ッタリング、dcマグネトロンスパッタリング、イオン
ビームスパッタリング、分子線エピタキシ、およびレー
ザーアブレーションである。PVD技術を用いれば、ド
ライプロセスで、純度が高く、かつ半導体集積回路プロ
セスと互換性があるというさまざまな利点が得られる
が、その反面これらのプロセスは、スループットが低
く、堆積速度が遅く、化学量論的制御が困難であり、堆
積後のアニールプロセスを高温で行う必要があり、かつ
装置の費用が高いという欠点を有する。また、CVD技
術によれば、均一性に優れた膜が得られ、組成制御が容
易であり、膜の密度および堆積速度が共に高く、段差被
覆性に優れており、しかも大規模なプロセスが可能であ
るというさまざまな利点が得られる。しかしながら、適
切な前駆体の選択は、非常に重要な問題である。しか
も、特に強誘電体物質独特の複雑な組成を伴う場合に
は、このプロセス(例えば、有機金属CVD)に含まれ
る化学的作用は極めて複雑なことがある。
Since it is required to achieve bulk properties of a ferroelectric material in a thin film form for application to various devices, stoichiometry, crystallinity, density, microstructure, crystal orientation, etc. It is necessary to use deposition techniques that can optimize the various properties exhibited by the thin film. Although various deposition techniques have been used to date, techniques for growing films with controlled various properties under relatively low temperature conditions are still in the research stage. Several techniques are currently being developed to achieve this. In general, thin film deposition techniques can be broadly classified into the following two categories. That is,
(1) Physical Vapor Deposition (PVD) and (2) Chemical Process ("The Materials Science of Thin Films", Milto
n Ohring, Academic Press, 1992; SL Swartz, IEEE T
ransactions on Electrical Insulation, 25 (5), 1990,
935; SB Krupanidhi, J. Vac. Sci. Technol. A, 10
(4), 1992, 1569). This chemical process is further divided into two subgroups. That is, chemical vapor deposition (CVD), and sol-gel and organometallic decomposition (Me
talorganic Decomposition: MOD) is a wet chemical process. The most commonly used ferroelectric thin film deposition method in PVD technology is electron beam evaporation,
rf diode sputtering, rf magnetron sputtering, dc magnetron sputtering, ion beam sputtering, molecular beam epitaxy, and laser ablation. While PVD technology offers a number of advantages in dry processes, including high purity and compatibility with semiconductor integrated circuit processes, these processes have the disadvantages of low throughput, slow deposition rate, and chemical It has the drawbacks that it is difficult to control stoichiometrically, the post-deposition annealing process must be carried out at high temperature, and the cost of the device is high. Further, according to the CVD technique, a film with excellent uniformity can be obtained, composition control is easy, both film density and deposition rate are high, step coverage is excellent, and a large-scale process is possible. There are various advantages of being. However, the selection of a suitable precursor is a very important issue. Moreover, the chemistries involved in this process (eg, organometallic CVD) can be quite complex, especially when accompanied by complex compositions unique to ferroelectric materials.

【0004】近年、有機金属分解(MOD)プロセスお
よびゾルゲルプロセスを包含する化学溶液堆積法は、複
数の異なる基板上への薄膜または塗膜の製造方法として
大いに注目を浴びている。薄膜堆積技術としてゾルゲル
プロセスおよびMODプロセスが普及しているのは、そ
れらのプロセスが簡略であるからである。それらのプロ
セスによれば、多成分系システム中に原子規模で分子レ
ベルが均一な膜が得られ、スループットが高く、それぞ
れ異なる有機金属化合物が通常の適切な有機溶媒中に溶
解する限り組成制御に優れており、しかも真空が必要と
しない常温・常圧の下で膜を製造できるので主要な費用
も安いという利点が得られる。
In recent years, chemical solution deposition methods including metalorganic decomposition (MOD) processes and sol-gel processes have received a great deal of attention as a method for producing thin films or coating films on a plurality of different substrates. The sol-gel process and the MOD process have become popular as thin film deposition techniques because of their simplicity. According to these processes, a film with a uniform molecular level on an atomic scale can be obtained in a multi-component system, high throughput can be achieved, and composition control can be performed as long as each different organometallic compound is dissolved in an ordinary appropriate organic solvent. It has the advantage that it is excellent, and the cost is low because the membrane can be manufactured at room temperature and pressure without the need for vacuum.

【0005】現在、化学溶液に基づく技術によって、そ
の効果を実証すべく製造・開発が進められている強誘電
体装置としては、焦電性検出器、超音波センサ、表面弾
性波素子、およびいくつかの電気光学素子が挙げられる
が、近年の強誘電体薄膜の研究活動への最大の刺激とな
っているものは、 不揮発メモリの商品化への大きな需
要である。前述したように、強誘電体物質は、印加電界
を反転することによって反転することができる自発分極
を有することを特徴とする。この物質における分極は、
印加された電界によってヒステリシスを示す。即ち、ゼ
ロ電界においては、図1に示すように、安定な二つの等
価な分極状態、+Prまたは−Prが存在する。このよう
な特徴を有するので、電気的に反転可能な、強誘電体キ
ャパシタ(金属−強誘電体−金属)構造を有する双安定
素子が実現される。これら二つの状態のいずれかをコン
ピュータメモリ中に「1」または「0」として符号化す
ることが可能であり、また素子のこの状態を維持するた
めの外部からの電界(電力)の印加を必要としないの
で、この素子を不揮発メモリ素子と見なすことができ
る。素子のこの状態を切り替えるためには、+Ecまた
は−Ecを越える閾値電界(抗電界)が必要である。必
要な印加電圧を低減するためには、強誘電体物質を薄膜
化しなければならない。強誘電体薄膜キャパシタを現行
のVLSI中に集積することによってはじめて、不揮発
性ランダムアクセスメモリ素子が得られる(J.F. Scot
tおよびC.A. Paz de AraujoによるScience、246、(198
9)、1400-1405を参照)。不揮発性に加えて、強誘電体
ランダムアクセスメモリ(FRAM)は、スイッチング
速度が早く、動作電圧が低く(5V未満)、動作温度範
囲が広くて、しかも耐放射線性に優れているというさま
ざまな利点を有する。さらにまた、強誘電体薄膜、電
極、およびパッシベーション層を別に配置された小型の
装置内で堆積することができるので、現行のオンライン
方式によるSiまたはGaAsのVLSI製造に何らの
変更も加える必要もない。原理的にはFRAMは、キャ
ッシュメモリ中のスタティックRAM(SRAM)、メ
インシステムメモリ中のダイナミックRAM(DRA
M)、およびルックアップ表中のEEPROM(electr
icalerasable programmable read only memories)の代
わりに最終的には用いることができることになる。
Ferroelectric devices currently being manufactured and developed in order to demonstrate their effects by a technique based on a chemical solution include pyroelectric detectors, ultrasonic sensors, surface acoustic wave devices, and Such electro-optical elements can be cited, but what has been the biggest stimulus to research activities of ferroelectric thin films in recent years is the great demand for commercialization of nonvolatile memories. As described above, the ferroelectric substance is characterized by having spontaneous polarization that can be reversed by reversing the applied electric field. The polarization in this material is
The applied electric field exhibits hysteresis. That is, at zero electric field, there are two stable equivalent polarization states, + P r or -P r, as shown in FIG. With such characteristics, an electrically invertible bistable element having a ferroelectric capacitor (metal-ferroelectric-metal) structure is realized. It is possible to encode either of these two states as "1" or "0" in the computer memory, and it is necessary to apply an external electric field (power) to maintain this state of the device. Therefore, this element can be regarded as a non-volatile memory element. To switch this state of the device, a threshold electric field (coercive electric field) exceeding + E c or −E c is required. In order to reduce the required applied voltage, the ferroelectric substance must be thinned. Non-volatile random access memory devices can only be obtained by integrating ferroelectric thin film capacitors into current VLSI (JF Scot
Science by T. and CA Paz de Araujo, 246, (198
9), 1400-1405). In addition to non-volatility, ferroelectric random access memory (FRAM) has various advantages such as fast switching speed, low operating voltage (less than 5V), wide operating temperature range, and excellent radiation resistance. Have. Furthermore, the ferroelectric thin film, the electrodes, and the passivation layer can be deposited in a separately located small device, thus eliminating the need to make any changes to the current on-line Si or GaAs VLSI fabrication. . In principle, FRAM is static RAM (SRAM) in cache memory and dynamic RAM (DRA) in main system memory.
M) and EEPROM (electr in the lookup table)
It could eventually be used instead of icalerasable programmable read only memories).

【0006】[0006]

【発明が解決しようとする課題】強誘電体薄膜を用いる
ことによって不揮発性RAMには大きな潜在的可能性が
あるものの、商品化を妨げているものは、強誘電体装置
の寿命に悪影響を及ぼす疲労、漏れ電流、エージングな
どの劣化問題が深刻であることである。強誘電性酸化物
の特性を劣化させる共通の原因は、物質中に酸素空孔な
どの欠陥が存在することである。疲労の問題について
は、強誘電体の分極状態が繰り返し反転されるにつれ
て、その分極率が低下することに留意すべきである。疲
労が発生する原因(I.K. YooおよびS.B. Desu、 Mat. S
ci. and Eng.、B13、(1992)、319; I.K.YooおよびS.B.
Desu、Phys. Stat. Sol.、a133、(1992)、565; I.K. Yo
oおよびS.B. Desu、J. Int. Mat. Sys.、4、 (1993)、49
0;S.B. DesuおよびI.K. Yoo、J.Electrochem. Soc.、1
40、(1993)、L133を参照)は、酸素空孔の相対的移動、
およびそれらが電極/強誘電体界面(および/または結
晶粒界とドメイン境界)にトラップされることの両方に
ある。これらの欠陥は、(所望の強誘電体相を備えた)
強誘電体膜の加工中に発生し、内因性欠陥および外因性
欠陥の二つに分類することができる。外因性欠陥とは、
加工中に膜の中に混入される不純物であって、プロセス
環境を制御することによって制御可能な不純物である。
内因性欠陥は、以下の二つのタイプに分類することがで
きる。即ち、(a)ショットキー欠陥などの化学量論比
を維持している欠陥、および、(b)物質中の化学量論
比を変化させる欠陥の二つである。このような欠陥が形
成される例としては、不揮発メモリに適用すべく最も広
範に研究の進められている強誘電体薄膜材料であるPb
ZrxTi1-x3(PZT)を用いる場合が挙げられ
る。PZTなどのペロブスカイト(ABO3)強誘電体
中のショットキー欠陥は、以下の準化学的反応式により
表される(Kroger-Vink表記法による)。
Although there is a great potential for non-volatile RAM by using a ferroelectric thin film, ones that hinder commercialization adversely affect the life of the ferroelectric device. Deterioration problems such as fatigue, leakage current, and aging are serious. A common cause of deterioration in the properties of ferroelectric oxides is the presence of defects such as oxygen vacancies in the material. Regarding the problem of fatigue, it should be noted that the polarizability of a ferroelectric decreases as it is repeatedly inverted. Causes of fatigue (IK Yoo and SB Desu, Mat. S
ci. and Eng., B13, (1992), 319; IKYoo and SB
Desu, Phys. Stat. Sol., A133, (1992), 565; IK Yo
o and SB Desu, J. Int. Mat. Sys., 4, (1993), 49.
0; SB Desu and IK Yoo, J. Electrochem. Soc., 1
40, (1993), L133), the relative movement of oxygen vacancies,
And both are trapped at the electrode / ferroelectric interface (and / or grain boundaries and domain boundaries). These defects (with the desired ferroelectric phase)
It occurs during processing of the ferroelectric film and can be classified into two types: intrinsic defects and extrinsic defects. What is an extrinsic defect?
Impurities that are mixed into the film during processing and can be controlled by controlling the process environment.
Intrinsic defects can be classified into two types: That is, (a) a defect that maintains a stoichiometric ratio such as a Schottky defect, and (b) a defect that changes the stoichiometric ratio in a substance. As an example of the formation of such defects, Pb which is a ferroelectric thin film material which has been most extensively studied for application to a non-volatile memory.
An example is the case where Zr x Ti 1-x O 3 (PZT) is used. A Schottky defect in a perovskite (ABO 3 ) ferroelectric substance such as PZT is represented by the following quasi-chemical reaction formula (in Kroger-Vink notation).

【0007】 AA+BB+3OO→VA”+VB'''’+3VO∞+AS+BS+3OS (1) ここで、AA、BB、およびOOは、それぞれA、Bおよ
びOが占めているサイトを表し、VA”、VB'''’およ
びVO∞は、A、B、およびO原子の空孔を表し、かつ
S、BS、およびOSはそれぞれのショットキー欠陥を
表す。化学量論比を変化させる欠陥の典型的な例として
は、多成分系酸化物質中で一つ以上の揮発性構成元素が
気化するために形成される空孔が挙げられる。PZTの
場合は、例えば、最低でも600℃を越える温度での処
理が強誘電体ペロブスカイト相を形成するためには必要
である。しかしながら、PbO成分は550℃という低
温で早くも気化し始めるために、結果として以下の式に
示すように酸素空孔および鉛空孔が形成される。
[0007] A A + B B + 3O O → V A "+ V B '''' + 3V O ∞ + A S + B S + 3O S (1) where, A A, B B, and O O is, A, respectively, B, and Represents a site occupied by O, V A ″, V B ″ ″ and V O ∞ represent vacancies of A, B, and O atoms, and A S , B S , and O S respectively. Represents a Schottky defect. A typical example of a defect that changes the stoichiometric ratio is a vacancy formed by vaporization of one or more volatile constituent elements in a multi-component oxide material. In the case of PZT, for example, a treatment at a temperature of at least 600 ° C. is necessary to form the ferroelectric perovskite phase. However, the PbO component begins to vaporize as early as 550 ° C., so that oxygen vacancies and lead vacancies are formed as shown in the following formula.

【0008】 PbPb+TiTi+ZrZr+3OO→xPbO+xVPb”+xVO∞ +(1−x)PbPb+TiTi+ZrZr+(1−x)OO (2) 内因性欠陥はまた、強誘電体ドメインのスイッチング中
に膜内で発生する応力によっても生成される。これらの
酸素空孔の相対的な移動、および電極/強誘電体界面
(および/または結晶粒界とドメイン境界)へのそれら
空孔のトラップが、強誘電性酸化物の劣化をもたらす重
要な要因であることは定量的に示されている(S.B. Des
uおよびI.K. YooによるJ. Electrochem. Soc.、140、(1
993)、L133を参照)。この点を説明するために、疲労が
発生する場合を参考にすることができる。前述したよう
に、強誘電体薄膜中の疲労は、分極が反転する回数が増
すにつれて生じる分極の低下のことである。外部から印
加されるa.c.電界(分極の反転を発生させるために必
要である)下では、電極/強誘電体界面の不安定性の結
果、酸素空孔はその界面に向かって移動する傾向があ
る。最終的に、これらの欠陥は界面にトラップされて、
構造的ダメージが与えられる。このため、物質中の分極
が低下する結果となる。
[0008] Pb Pb + Ti Ti + Zr Zr + 3O O → xPbO + xV Pb "+ xV O ∞ + (1-x) Pb Pb + Ti Ti + Zr Zr + (1-x) O O (2) intrinsic defects also ferroelectric It is also generated by the stresses that occur in the film during domain switching, the relative migration of these oxygen vacancies and their vacancy to the electrode / ferroelectric interface (and / or grain boundaries and domain boundaries). It has been quantitatively shown that pore traps are an important factor in the degradation of ferroelectric oxides (SB Des
u. and IK Yoo, J. Electrochem. Soc., 140, (1
993), L133). In order to explain this point, the case where fatigue occurs can be referred to. As described above, fatigue in a ferroelectric thin film is a decrease in polarization that occurs as the number of times the polarization is inverted increases. Under an externally applied ac electric field (which is necessary to generate the reversal of polarization), oxygen vacancies tend to move toward the interface as a result of instability at the electrode / ferroelectric interface. There is. Eventually, these defects get trapped at the interface,
Causes structural damage. This results in a decrease in polarization in the substance.

【0009】疲労やその他の劣化の問題を克服するため
に、可能な解決策が二つ考えられる。第一の解決策は、
電極/強誘電体の界面の性質を変化させることにより、
トラップする傾向を低下させることである。酸素空孔の
トラップを最小限にとどめることができるRuO2など
のセラミック電極を備えた多層電極構造は、強誘電性酸
化物中の疲労の問題を最小限度にとどめるために用いら
れている(米国特許出願第08/104,861号 (Multilayer E
lectrodes for Ferroelectric Devices、1993年8月10日
出願)を参照)。第二の解決策は、欠陥密度の制御を包
含する。外因性の点欠陥濃度は不純物濃度を低下させる
か、不純物の補償を行うことにより最小限にとどめるこ
とができる。LaおよびNbのドーピングは、空孔を補
償することによりPt電極の上のPZT薄膜の疲労速度
を低減する技術として知られている(S.B. Desu、D.P.
VijayおよびI.K. YooによるMat. Res. Soc. Symp.、335
(1994)、53を参照)。内因性欠陥濃度を最小限にとど
めるための方策としては、例えば、本質的に欠陥形成エ
ネルギーが高い化合物の選択、および強誘電性を呈する
副格子中に揮発性成分を有さない化合物の選択が挙げら
れる。したがって、疲労やその他の劣化の問題を克服す
るためのまた別の方策として、強誘電性を呈する副格子
中に揮発性成分を含有しない強誘電体化合物の使用を挙
げることができる。このような採用基準を満たしている
層状構造強誘電性酸化物は、数多く知られている。
There are two possible solutions to overcome the problems of fatigue and other degradations. The first solution is
By changing the properties of the electrode / ferroelectric interface,
To reduce the tendency to trap. Multilayer electrode structures with ceramic electrodes such as RuO 2 that can minimize trapping of oxygen vacancies have been used to minimize fatigue problems in ferroelectric oxides (US Patent Application No. 08 / 104,861 (Multilayer E
lectrodes for Ferroelectric Devices, filed August 10, 1993)). The second solution involves controlling the defect density. The extrinsic point defect concentration can be minimized by lowering the impurity concentration or compensating for the impurities. La and Nb doping is known as a technique to reduce the fatigue rate of PZT thin films on Pt electrodes by compensating for vacancies (SB Desu, DP.
Mat. Res. Soc. Symp., 335 by Vijay and IK Yoo
(1994), 53). Measures to minimize the concentration of intrinsic defects include, for example, selection of compounds having essentially high defect formation energy, and selection of compounds having no volatile component in the ferroelectric sublattice. Can be mentioned. Therefore, as another measure to overcome the problems of fatigue and other deteriorations, use of a ferroelectric compound containing no volatile component in the ferroelectric sublattice can be mentioned. A large number of layered structure ferroelectric oxides satisfying such adoption criteria are known.

【0010】かつては、層状構造酸化物は、強誘電体素
子に適用しうる候補として真剣に見なされてはいなかっ
た。しかしながら、層状構造材料であるBi4Ti312
をスイッチングメモリに適用されるトランジスタ上のゲ
ート材料として用いる試みがなされた(S.Y.WuによるIE
EE Transactions on Electron Devices、1974年8月、49
9-504頁を参照)。しかしながら、その素子は劣化が早
いので、メモリに適用するには適さないものであった
(S.Y. WuによるFerroelectrics、1976、Vol.11、379-3
83頁を参照)。層状構造酸化物を用いた実用的素子を開
発しようとしても、そのような材料からなる質の高い薄
膜を堆積することが不可能であるため、その成功が阻ま
れてきたのだと信じられている。
In the past, layered structure oxides were not seriously considered as candidates for application in ferroelectric devices. However, the layered structural material Bi 4 Ti 3 O 12
Attempts have been made to use as a gate material on transistors applied to switching memories (IE by SYWu
EE Transactions on Electron Devices, August 1974, 49
See pages 9-504). However, the device deteriorated quickly, and was not suitable for memory applications (SY Wu, Ferroelectrics, 1976, Vol. 11, 379-3).
See page 83). It is believed that attempts to develop practical devices using layered structure oxides have been hindered by the inability to deposit high quality thin films of such materials. There is.

【0011】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、層状構造酸化物によ
る強誘電体薄膜を製造する信頼性の高い堆積プロセスを
提供することにある。
The present invention has been made in view of the above problems, and an object thereof is to provide a highly reliable deposition process for producing a ferroelectric thin film using a layered structure oxide.

【0012】[0012]

【課題を解決するための手段】本発明による強誘電体薄
膜の製造方法は、化学溶液堆積により基板上に強誘電体
層状構造酸化物からなる薄膜を堆積する方法であって、
アルコキシド、カルボキシレート、あるいはアセチルア
セトネート、またはこれらの組み合わせの形状である層
状構造酸化物の金属元素の混合物と、溶媒とを含有する
前駆体溶液を調製する工程と、該前駆体溶液を該基板上
に付与し、薄膜を形成する工程と、該膜を有する該基板
を一定の時間焼成し、該溶媒を該膜から除去する工程
と、該膜を有する該基板を加熱し、結晶性薄膜層状構造
酸化物を形成する工程と、を包含し、そのことによっ
て、上記目的が達成される。
A method of manufacturing a ferroelectric thin film according to the present invention is a method of depositing a thin film of a ferroelectric layered structure oxide on a substrate by chemical solution deposition,
Preparing a precursor solution containing a mixture of metal elements of a layered structure oxide in the form of alkoxide, carboxylate, or acetylacetonate, or a combination thereof, and preparing the precursor solution on the substrate A step of forming a thin film on the substrate, a step of baking the substrate having the film for a certain period of time to remove the solvent from the film, and a step of heating the substrate having the film to form a crystalline thin film layer. Forming a structured oxide, whereby the above object is achieved.

【0013】前記強誘電体層状構造酸化物は、好ましく
は、以下に示す化合物の少なくとも一つであり、 AnBi3Tin+1RO3n+9 ABi229 Bi2n+2Ti4-n12-nn+1Bi4Tin+415+3n ここで、AはCa、Pb、Sr、またはBaであり、R
はNbまたはTaであり、かつn=0または1である。
The ferroelectric layered structure oxide is preferably at least one of the following compounds: A n Bi 3 Ti n + 1 RO 3n + 9 ABi 2 R 2 O 9 Bi 2n + 2 Ti 4-n O 12-n a n + 1 Bi 4 Ti n + 4 O 15 + 3n , where, a is Ca, Pb, Sr, or Ba,, R
Is Nb or Ta, and n = 0 or 1.

【0014】ある実施例では、TaのNbに対する比が
およそ0.4であ。
In one embodiment, the ratio of Ta to Nb is approximately 0.4.

【0015】また、ある実施例において、前記基板は、
Si、SiO2被覆のSi、あるいはGaAsの少なく
とも一つから構成される半導体、サファイア、Zr
2、MgO、SrTiO3、BaTiO3、あるいはP
bTiO3の少なくとも一つから構成される単結晶絶縁
体、および複雑な集積回路の少なくとも一つである。
Also, in one embodiment, the substrate is
Semiconductor composed of at least one of Si, Si coated with SiO 2 or GaAs, sapphire, Zr
O 2 , MgO, SrTiO 3 , BaTiO 3 , or P
a single crystal insulator composed of at least one of bTiO 3 and at least one of complex integrated circuits.

【0016】前記基板は、Pt、Al、Au、あるいは
Pdを含有する金属電極、MOx(0<x<2)(ここ
で、MはRu、Rh、Ir、Os、ReあるいはLSC
O(ランタン−ストロンチウム−コバルト塩)である)
を含有する導電性酸化物電極、TiNあるいはZrNを
含有する導電性窒化物電極、およびYBa2Cu27- x
あるいはBi2Sr2Ca2Cu310を含有する超電導性
酸化物の少なくとも一つを含有する導電性物質により前
記基板が被覆されていてもよい。
The substrate is a metal electrode containing Pt, Al, Au or Pd, MO x (0 <x <2) (where M is Ru, Rh, Ir, Os, Re or LSC).
O (lanthanum-strontium-cobalt salt))
-Containing conductive oxide electrode, TiN or ZrN-containing conductive nitride electrode, and YBa 2 Cu 2 O 7- x
Alternatively, the substrate may be covered with a conductive substance containing at least one superconducting oxide containing Bi 2 Sr 2 Ca 2 Cu 3 O 10 .

【0017】前記基板と前記被覆膜とが接着層により隔
てられていてもよい。
The substrate and the coating film may be separated by an adhesive layer.

【0018】ある実施例において、前記前駆体の調製
は、加水分解プロセスおよび縮合プロセスを包含する。
[0018] In one embodiment, the preparation of the precursor includes a hydrolysis process and a condensation process.

【0019】また、ある実施例において、前記溶媒は、
アルコール、芳香族炭化水素およびエステルの少なくと
も一つである。
In one embodiment, the solvent is
It is at least one of alcohol, aromatic hydrocarbon and ester.

【0020】また、ある実施例において、前記前駆体
は、前記層状構造酸化物の一つ以上の金属元素を1%か
ら80%だけ過剰な量含有する。
[0020] In one embodiment, the precursor contains an excess amount of 1% to 80% of one or more metal elements of the layered structure oxide.

【0021】また、ある実施例において、スピンコート
プロセス、ディッピングプロセス、スプレープロセス、
あるいは塗布プロセスの少なくとも一つを用いて前記前
駆体を前記基板に付与する。
In one embodiment, a spin coating process, a dipping process, a spraying process,
Alternatively, the precursor is applied to the substrate using at least one of the coating processes.

【0022】また、ある実施例において、前記焼成は、
50℃から250℃の間の温度で行われる。
Further, in one embodiment, the firing is
It is carried out at a temperature between 50 ° C and 250 ° C.

【0023】また、ある実施例において、前記加熱は、
500℃から850℃の間の温度で行われる。また、あ
る実施例において、空気中、または、酸素、窒素、アル
ゴン、あるいはその他の不活性ガスの少なくとも一つか
らなる制御された雰囲気中で前記加熱が行われる。
In one embodiment, the heating is
It is carried out at a temperature between 500 ° C and 850 ° C. Also, in some embodiments, the heating is performed in air or in a controlled atmosphere of at least one of oxygen, nitrogen, argon, or other inert gas.

【0024】また、ある実施例において、前記一定の時
間が1秒から20時間までの間である。
[0024] In one embodiment, the fixed time is from 1 second to 20 hours.

【0025】また、ある実施例において、前記層状構造
物質はSrBi2(TaxNb2-x)O9(0<x<2)の
固溶体に属しており、前記前駆体は、ストロンチウム−
2−エチルヘキサノエート(Sr(C715COO)2
およそ99.8%)、50%過剰なビスマス−2−エチルヘキ
サノエート(Bi(C715COO)3、およそ99%)、
タンタルエトキシド(Ta(OC255、およそ99.95
%)、ニオブエトキシド(Nb(OC255、およそ9
9.95%)および2−エチルヘキサン酸(C715COO
H、およそ99%)であり、前記溶媒はキシレンであり、
前記基板はSi/SiO2/Ti/Ptであり、該前駆
体を該基板に付与する前記工程はスピンコート法であ
り、かつ前記焼成温度は250℃であり、かつ前記焼成
時間は3分であり、かつ前記加熱温度は750℃であ
り、かつ前記加熱時間は1時間である。
In one embodiment, the layered structure material belongs to a solid solution of SrBi 2 (Ta x Nb 2-x ) O 9 (0 <x <2), and the precursor is strontium-
2-ethyl hexanoate (Sr (C 7 H 15 COO ) 2,
About 99.8%), 50% excess of bismuth-2-ethylhexanoate (Bi (C 7 H 15 COO) 3 , about 99%),
Tantalum ethoxide (Ta (OC 2 H 5 ) 5 , approximately 99.95
%), Niobium ethoxide (Nb (OC 2 H 5 ) 5 , about 9
9.95%) and 2-ethylhexanoic acid (C 7 H 15 COO
H, approximately 99%), the solvent is xylene,
The substrate is Si / SiO 2 / Ti / Pt, the step of applying the precursor to the substrate is a spin coating method, the firing temperature is 250 ° C., and the firing time is 3 minutes. And the heating temperature is 750 ° C. and the heating time is 1 hour.

【0026】また、ある実施例において、前記強誘電体
薄膜の疲労速度が遅く、漏れ電流の量が少ない。
In one embodiment, the fatigue rate of the ferroelectric thin film is slow and the amount of leakage current is small.

【0027】また、ある実施例は、前記堆積された膜を
用いて強誘電体素子、圧電体素子、焦電体素子、または
電気光学素子のいずれかを製造する工程をさらに包含す
る。
Further, an embodiment further includes a step of manufacturing a ferroelectric element, a piezoelectric element, a pyroelectric element, or an electro-optical element using the deposited film.

【0028】また、ある実施例は、前記堆積された膜を
用いて不揮発メモリ素子を製造する工程をさらに包含す
る。
[0028] Also, an embodiment further includes a step of manufacturing a non-volatile memory device using the deposited film.

【0029】また、ある実施例は、前記堆積された膜を
用いてキャパシタ素子を製造する工程をさらに包含す
る。
Further, an embodiment further includes a step of manufacturing a capacitor element using the deposited film.

【0030】[0030]

【作用】上述の本発明による強誘電体薄膜の製造方法
は、低温で気化する成分を含まない強誘電体薄膜を製造
することを可能にする。本発明の製造方法によって得ら
れる強誘電体は層状構造を有する酸化物である。好まし
くは、上記層状構造酸化物の材料は、AnBi3Tin+1
RO3n+9、ABi229、Bi2n+2Ti4-n12-n、A
n+1Bi4Tin+415+3nであり、ここでA=Ca、P
b、SrあるいはBaであり、R=NbあるいはTaで
あり、かつn=0または1である(E.C.SubbaRaoによる
J. Phys. Chem. Solids、23(1962) 665; B. Aurivilliu
sによるArkiv Kemi、1 (1949) 463; E.C. SabbaRaoによ
るJ. Chem. Phys.、 34 (1961) 695; G.A. Smolenski、
V.A. IsupovおよびA.I. AgranovskayaによるFiz Tverdo
go Tela、3 (1961) 895を参照)。これらの化合物は擬
似正方対称性を有し、擬似正方c軸に沿って(Bi
222+層の間にペロブスカイトに類似した単位が積層
した構造を有する。これらの化合物の多数は、自発分極
を呈するその副格子中に揮発性成分を全く含有しない。
酸素空孔などの欠陥の形成、およびそれによる疲労など
の劣化の問題は、このようにして最小限にとどめること
ができる。
The above-described method for producing a ferroelectric thin film according to the present invention makes it possible to produce a ferroelectric thin film that does not contain a component that vaporizes at low temperatures. The ferroelectric obtained by the manufacturing method of the present invention is an oxide having a layered structure. Preferably, the material of the layered structure oxide is A n Bi 3 Ti n + 1.
RO 3n + 9 , ABi 2 R 2 O 9 , Bi 2n + 2 Ti 4-n O 12-n , A
n + 1 Bi 4 Ti n + 4 O 15 + 3n , where A = Ca, P
b, Sr or Ba, R = Nb or Ta, and n = 0 or 1 (according to EC SubbaRao
J. Phys. Chem. Solids, 23 (1962) 665; B. Aurivilliu
Arkiv Kemi, 1 (1949) 463; EC Sabba Rao J. Chem. Phys., 34 (1961) 695; GA Smolenski,
Fiz Tverdo by VA Isupov and AI Agranovskaya
See Go Tela, 3 (1961) 895). These compounds have pseudo-square symmetry, and along the pseudo-square c-axis (Bi
It has a structure in which units similar to perovskite are laminated between 2 O 2 ) 2+ layers. Many of these compounds contain no volatile components in their sublattice that exhibit spontaneous polarization.
The formation of defects such as oxygen vacancies and the resulting degradation problems such as fatigue can be minimized in this way.

【0031】本発明の強誘電体薄膜の製造方法は化学溶
液に基づくプロセスであり、目的の層状構造酸化物の各
元素の金属アルコキシド、金属カルボキシレート、ある
いは金属アセチルアセトネートの混合物および適切な溶
媒を含有する前駆体溶液を合成する工程と、スピンコー
ト法、ディッピング法、スプレー法、あるいは塗布法な
どの技術によりこれらの溶液を基板物質へ付与する工程
と、基板を焼成し、これらの有機物質を前駆体から除去
する工程と、アニールを行い、目的の結晶性層状構造酸
化物を得る工程を包含し、そのことによって膜質の優れ
た強誘電体薄膜が得られる。
The method for producing a ferroelectric thin film of the present invention is a process based on a chemical solution, and is a mixture of a metal alkoxide, a metal carboxylate or a metal acetylacetonate of each element of the target layered structure oxide and a suitable solvent. A step of synthesizing a precursor solution containing a solution, a step of applying these solutions to a substrate material by a technique such as a spin coating method, a dipping method, a spray method, or a coating method; Is included in the precursor and a step of performing annealing to obtain the target crystalline layered structure oxide, whereby a ferroelectric thin film having excellent film quality can be obtained.

【0032】本発明に用いられる基板材料は、好ましく
は、Pt被覆シリコンウエハ(Pt/Ti/SiO2
Si)、RuOx被覆シリコンウエハ(RuOx/SiO
2/Si)、サファイア、またはMgOである。好まし
くは、素子における金属被覆は、Pt、MOx(ここで
M=Ru、Ir、Rh、Osなど)、YBCO(イット
リウム−バリウム−銅酸化物)、LSCO(ランタン−
ストロンチウム−コバルト塩)、Au、Pd、Alまた
はNiである。好ましくは、TaのNbに対する比率は
0.4程度である。これらの材料を用いることによっ
て、強誘電体素子の特性及び信頼性が向上する。
The substrate material used in the present invention is preferably a Pt-coated silicon wafer (Pt / Ti / SiO 2 /
Si), RuO x coated silicon wafer (RuO x / SiO
2 / Si), sapphire, or MgO. Preferably, the metal coating in the device is Pt, MO x (where M = Ru, Ir, Rh, Os, etc.), YBCO (yttrium-barium-copper oxide), LSCO (lanthanum-).
Strontium-cobalt salt), Au, Pd, Al or Ni. Preferably, the ratio of Ta to Nb is about 0.4. By using these materials, the characteristics and reliability of the ferroelectric element are improved.

【0033】[0033]

【実施例】ゾルゲル法およびMOD法を含む化学溶液に
よる製造方法は、粉体、球体、および繊維の製造方法と
して大いに注目を浴びている。近年、この技術は異なる
基板への薄膜もしくは塗膜の製造にも拡張して用いられ
るようになってきている。この方法は、強誘電体薄膜、
高温超電導体、導電性膜、光学膜、および保護膜などを
含む薄膜に適用される。化学溶液による堆積プロセス
は、本質的に前駆体溶液の調製、加水分解、基板への堆
積、溶媒の除去、熱分解、および膜の結晶化という各工
程から成る。一般に、溶液による薄膜堆積用のプロセス
はゾルゲルプロセスおよびMODプロセスの2つに分類
される。MODプロセスについては、熱分解以前に加水
分解が行われない。このプロセスは膜の熱分解とアニー
ルとを含むだけなのに対して、ゾルゲルプロセスは加水
分解、脱水反応、およびゲルまたは膜への最終的な重合
から構成される。通常、MOD法に用いられる有機金属
化合物は、金属と有機リガンドとの間のブリッジとして
酸素を有する。したがって、MOD法の場合は基板上で
の有機金属化合物の熱分解中にM−O−M(金属−酸素
−金属)結合が形成される一方で、ゾルゲルプロセスで
はゲル中にM−O−M結合が生成される。ゾルゲルプロ
セスでは、溶液は前駆体の加水分解および縮合にゲル化
する。加水分解の工程後、脱水反応によってさらに重合
が進行し、こうしてM−O−Mネットワークが形成され
る。MODプロセスでは、前駆体溶液からの基板上への
膜の堆積に続いて、溶媒の除去および熱分解が行われ
る。
[Examples] Manufacturing methods using a chemical solution including a sol-gel method and a MOD method have attracted much attention as a method for manufacturing powders, spheres, and fibers. In recent years, this technique has been expanded and used for manufacturing thin films or coating films on different substrates. This method uses a ferroelectric thin film,
It is applied to thin films including high temperature superconductors, conductive films, optical films, and protective films. The chemical solution deposition process consists essentially of the steps of precursor solution preparation, hydrolysis, substrate deposition, solvent removal, pyrolysis, and film crystallization. In general, processes for thin film deposition by solution are divided into two categories: sol-gel process and MOD process. For the MOD process, no hydrolysis occurs before pyrolysis. This process only involves pyrolysis and annealing of the film, whereas the sol-gel process consists of hydrolysis, dehydration reactions, and final polymerization into a gel or film. Usually, the organometallic compound used in the MOD method has oxygen as a bridge between the metal and the organic ligand. Therefore, in the case of the MOD method, an MOM (metal-oxygen-metal) bond is formed during the thermal decomposition of the organometallic compound on the substrate, whereas in the sol-gel process, the MOM is formed in the gel. A bond is created. In the sol-gel process, the solution gels upon hydrolysis and condensation of the precursor. After the hydrolysis step, the polymerization further proceeds by a dehydration reaction, thus forming an MOM network. In the MOD process, deposition of a film from a precursor solution on a substrate is followed by solvent removal and thermal decomposition.

【0034】堆積プロセスは、前駆体溶液を基板上にス
ピンコートするか、浸漬させるか、吹き付けるか、また
は塗布することにより達成できる。堆積されたままの湿
った膜は、熱分解され相当量の収縮を伴い、乾燥した硬
い膜へと変換される。この熱分解中には、厚さ、クラッ
キング、表面粗さ、残留応力および不均一な核生成など
の物理的モルフォロジー上の変動が重要となる。分解反
応または重縮合反応によって残留有機物を除去した後
で、湿った膜を複合酸化物(アモルファス状態)から構
成される乾燥した膜に変換する。膜の中の細孔がつぶれ
る焼結メカニズムによりさらに結晶化が達成され、こう
して密度の高い膜が得られる。
The deposition process can be accomplished by spin coating, dipping, spraying, or applying a precursor solution onto the substrate. The as-deposited wet film is pyrolyzed and converted to a dry, hard film with a considerable amount of shrinkage. During this pyrolysis, physical morphological variations such as thickness, cracking, surface roughness, residual stress and non-uniform nucleation are important. After removal of residual organics by decomposition or polycondensation reactions, the wet film is converted into a dry film composed of complex oxides (amorphous state). Further crystallization is achieved by a sintering mechanism in which the pores in the film collapse, thus obtaining a dense film.

【0035】以上のプロセスを行うに当たっては、適切
な前駆体を考慮し選択することが最も重要な点の一つで
ある。前駆体および溶媒の性質、それらの濃度、pH
値、および粘度は、すべて堆積する膜の質に影響を与え
る重要な要因である。化学溶液堆積プロセスに用いられ
る理想的な前駆体は以下の特性を有するべきである。即
ち、(1)金属含有度が高く、(2)通常の有機溶媒中
の溶解度が高く、(3)常温・常圧で安定であり、
(4)蒸発または融解することなく熱分解することが可
能であり、(5)得られた膜が前駆体の有機物により汚
染されてず、(6)多成分系酸化物の場合も各前駆体間
に相溶性があり、かつ(7)毒性を有さないべきであ
る。しかしながら、これらすべての基準を同時に満たす
ことはできない。例えば、有機リガンドの鎖長が増すに
つれて溶解度は通常増大するが、金属含有度は低下す
る。したがって、前駆体を選択する際には、これらの要
件に妥協点を見いださねばならない。基本的に、化学溶
液プロセスに用いられる前駆体は3つのそれぞれ異なる
クラスに分類される。即ち、(1)金属アルコキシドM
(OR)x、(2)金属カルボキシレートM(OOC
R)xおよび(3)金属アセチルアセトネートM(C5
72xである。ここで、Mは金属であり、Rはアルキ
ル基であり、かつxは金属の原子値である。 金属アル
コキシドは通常ゾルゲルプロセスに用いられ、一方MO
Dプロセスはカルボキシレートを用いる。
In carrying out the above process, one of the most important points is to consider and select an appropriate precursor. Properties of precursors and solvents, their concentrations, pH
Value, and viscosity are all important factors affecting the quality of the deposited film. An ideal precursor used in a chemical solution deposition process should have the following properties. That is, (1) high metal content, (2) high solubility in an ordinary organic solvent, (3) stable at room temperature and normal pressure,
(4) Pyrolysis is possible without evaporation or melting, (5) The obtained film is not contaminated with the precursor organic matter, and (6) each precursor is also a multi-component oxide. They should be compatible with each other and (7) non-toxic. However, not all of these criteria can be met simultaneously. For example, as the chain length of the organic ligand increases, the solubility usually increases, but the metal content decreases. Therefore, when choosing a precursor, a compromise must be found in these requirements. Basically, precursors used in chemical solution processes fall into three distinct classes. That is, (1) metal alkoxide M
(OR) x , (2) metal carboxylate M (OOC
R) x and (3) metal acetylacetonate M (C 5 H
7 O 2 ) x . Here, M is a metal, R is an alkyl group, and x is the atomic value of the metal. Metal alkoxides are commonly used in sol-gel processes, while MO
The D process uses a carboxylate.

【0036】強誘電体薄膜の製造用に溶液に基づく方法
を用いるプロセスは、つい最近開発されたものである
(Swartz, S.L.、 IEEE Transactions on Electrical In
sulation、 25、 5、 1990を参照)。強誘電体の溶液処理
についての研究の多くは、PbTiO3、(Pb,L
a)TiO3、Pb(Zr,Ti)O3などのペロブスカ
イト強誘電体に対してなされてきた(K.D. Budd、 S.K.
DeyおよびD.A. Payne、 Br. Ceram. Proc.、 36、 1985、 1
07; R.A. Lipeles、 D.J. Colemen、 およびM.S. Leung、
Mat. Res. Soc. Symp. Proc.、 73、 1986、 665; G. Yi、
Z. Wu、 およびM. Sayer、 J. Appl. Phys.、 64(5)、 198
8、 2717; S.L. Swartz、 P.J. Melling、 およびC.S.Gran
t、 Mat. Res. Soc. Symp. Proc.、 152、 1989、 227-232;
ならびにG.H. Haertling、 J. Vac. Sci. Technol.、 A9
(3)、 1991、 414を参照)。しかしながら、この方法によ
る層状構造強誘電体薄膜の製造は成功していない。本発
明は、強誘電体層状構造酸化物薄膜の製造方法を提供す
るものである。強誘電体層状構造酸化物薄膜を製造する
本発明のプロセスの有効性を、特定のクラスの強誘電体
層状構造物質(即ち、SrBi2Ta29−SrBi2
29の固溶体)を用いた特定の強誘電体素子(即ち、
不揮発メモリに適用される強誘電体キャパシタ)の製造
に関連して述べる本発明の特定の実施態様(即ち、MO
Dおよびスピンコート)により実証する。添付の図面な
らびに本明細書中に示す本発明の特定の実施態様はあく
までも実施例に過ぎず、特許請求の範囲に述べた発明を
限定するものと解釈されるべきではないことは強調して
おきたい。
Processes using solution-based methods for the fabrication of ferroelectric thin films have just been recently developed (Swartz, SL, IEEE Transactions on Electrical In.
sulation, 25, 5, 1990). Much of the research on solution processing of ferroelectrics is based on PbTiO 3 , (Pb, L
a) Perovskite ferroelectrics such as TiO 3 and Pb (Zr, Ti) O 3 have been made (KD Budd, SK
Dey and DA Payne, Br. Ceram. Proc., 36, 1985, 1
07; RA Lipeles, DJ Colemen, and MS Leung,
Mat. Res. Soc. Symp. Proc., 73, 1986, 665; G. Yi,
Z. Wu, and M. Sayer, J. Appl. Phys., 64 (5), 198.
8, 2717; SL Swartz, PJ Melling, and CSGran
t, Mat. Res. Soc. Symp. Proc., 152, 1989, 227-232;
And GH Haertling, J. Vac. Sci. Technol., A9
(3), 1991, 414). However, the production of the layered structure ferroelectric thin film by this method has not been successful. The present invention provides a method for manufacturing a ferroelectric layered structure oxide thin film. The effectiveness of the process of the present invention for producing a ferroelectric layered structure oxide film, a particular class of ferroelectric layered structure material (i.e., SrBi 2 Ta 2 O 9 -SrBi 2 N
A specific ferroelectric element (ie, solid solution of b 2 O 9 ) (that is,
A particular embodiment of the invention (i.e., MO, described in connection with the fabrication of ferroelectric capacitors applied to non-volatile memories).
D and spin coat). It is emphasized that the attached drawings and the specific embodiments of the present invention shown in the specification are merely examples, and should not be construed as limiting the invention described in the claims. I want to.

【0037】図2は、強誘電体物質が層状構造酸化物で
ある強誘電体キャパシタを示す模式図である。強誘電体
キャパシタは、シリコン、シリコンチップ上に積層され
た二酸化シリコン層、ガリウム砒素、MgO、サファイ
アなどを用いることができる基板材料10の頂面上に形
成される。もちろん、基板10は、二酸化シリコン層、
ポリシリコン層、イオン注入されたシリコン層などを有
するシリコンチップ上に形成された各種回路素子を有す
る多層構造とすることができ、それによって複雑な集積
回路を形成できる。基板10の頂面上には、標準的なP
VDプロセスまたは前述した薄膜堆積用の化学的プロセ
スのいずれかを用いて薄い下部電極層12を堆積する。
下部電極の材料は、Pt、Au、AlまたはPdなどの
金属、MOx(0<x<2)などの導電性酸化物(ここ
で、M=Ru、Rh、Ir、OsあるいはRe)、Ti
NおよびZrNなどの導電性窒化物、またはYBa2
37- x、Bi2Sr2Ca2Cu310などの超電導性酸
化物を用いることができる。必要な場合は、中間接着層
11を設けて下部電極12と基板材料10との間の接着
度を改善することができる。例えば、Si/SiO2
板の上にPtを堆積する場合には、PtとSiO2との
接着度を高めるために薄いTi中間層を設ける。その
後、層状構造酸化物である強誘電体物質13を、後述す
る本発明のプロセスに従って下部電極12上に堆積す
る。上部電極14の材料は、その後、シャドウマスクを
介して堆積することによって必要な領域上に直接電極を
形成するか、あるいは、この材料をいったん強誘電体膜
全面上に堆積し、適切にマスキングを施した後に、反応
性イオンエッチング、ウエットエッチング、イオンミリ
ング、プラズマエッチングなどの標準的VLSIエッチ
ングプロセスのいずれかを用いてエッチングすることに
よって、ウエハ上にキャパシタをいくつか形成する。上
部電極14の材料は、ここでも下部電極12に用いたも
のと同一でもよいし、あるいはそれらを組み合わせたも
のでもよい。必要な場合には、図3に示すように、バッ
ファ層15および16を、強誘電体層13と下部電極1
2との間、および強誘電体層13と上部電極14との間
にそれぞれ追加して積層することもできる。
FIG. 2 is a schematic diagram showing a ferroelectric capacitor in which the ferroelectric substance is a layered structure oxide. The ferroelectric capacitor is formed on the top surface of the substrate material 10, which can be silicon, a layer of silicon dioxide deposited on a silicon chip, gallium arsenide, MgO, sapphire, or the like. Of course, the substrate 10 is a silicon dioxide layer,
A multilayer structure having various circuit elements formed on a silicon chip having a polysilicon layer, an ion-implanted silicon layer, or the like can be formed, whereby a complicated integrated circuit can be formed. On the top surface of the substrate 10, a standard P
The thin bottom electrode layer 12 is deposited using either the VD process or the chemical process for thin film deposition described above.
The material of the lower electrode is a metal such as Pt, Au, Al or Pd, a conductive oxide such as MO x (0 <x <2) (where M = Ru, Rh, Ir, Os or Re), Ti.
Conductive nitrides such as N and ZrN, or YBa 2 C
A superconducting oxide such as u 3 O 7- x and Bi 2 Sr 2 Ca 2 Cu 3 O 10 can be used. If desired, an intermediate adhesive layer 11 can be provided to improve the degree of adhesion between the lower electrode 12 and the substrate material 10. For example, when depositing Pt on a Si / SiO 2 substrate, a thin Ti intermediate layer is provided to increase the degree of adhesion between Pt and SiO 2 . Thereafter, the ferroelectric substance 13 which is a layered structure oxide is deposited on the lower electrode 12 according to the process of the present invention described later. The material of the upper electrode 14 is then deposited through a shadow mask to form an electrode directly on a required area, or this material is once deposited on the entire surface of the ferroelectric film and appropriately masked. After application, some capacitors are formed on the wafer by etching using any of the standard VLSI etching processes such as reactive ion etching, wet etching, ion milling, plasma etching. The material of the upper electrode 14 may be the same as that used for the lower electrode 12 here, or may be a combination thereof. If necessary, the buffer layers 15 and 16 are connected to the ferroelectric layer 13 and the lower electrode 1 as shown in FIG.
2 and between the ferroelectric layer 13 and the upper electrode 14 may be additionally laminated.

【0038】本発明の特定の実施態様においては、有機
金属分解(MOD)プロセスを用いて出発物質を調製
し、スピンコートプロセスを用いてSi/SiO2/T
i/Pt基板上に溶液を塗布した。この基板を選んだの
は、不揮発ランダムアクセスメモリ用に普及しているた
めである。この目的のためにx=0〜2の組成を有する
SrBi2(TaxNb2-x)O9固溶体を層状構造酸化物
として選択した。これらの化合物からなる薄膜を製造す
るための前駆体として、ストロンチウム−2−エチルヘ
キサノエート(Sr(C715COO)2、99.8%)、ビ
スマス−2−エチルヘキサノエート(Bi(C715
OO)3、99%)、タンタルエトキシド(Ta(OC2
55、99.95%)、ニオブエトキシド(Nb(OC
255、99.95%)および2−エチルヘキサン酸(C7
15COOH、99%)を用い、キシレンを溶媒として用
いた。これらの出発物質を調製するためのフローチャー
トを図4に示す。
In a particular embodiment of the invention, the organometallic decomposition (MOD) process is used to prepare the starting material and a spin coating process is used to produce Si / SiO 2 / T.
The solution was applied on the i / Pt substrate. This substrate was chosen because it is popular for non-volatile random access memory. For this purpose, a SrBi 2 (Ta x Nb 2-x ) O 9 solid solution with a composition of x = 0 to 2 was chosen as the layered structure oxide. As a precursor for producing a thin film composed of these compounds, strontium-2-ethylhexanoate (Sr (C 7 H 15 COO) 2 , 99.8%), bismuth-2-ethylhexanoate (Bi (C 7 H 15 C
OO) 3 , 99%), tantalum ethoxide (Ta (OC 2 H
5 ) 5 , 99.95%), niobium ethoxide (Nb (OC
2 H 5 ) 5 , 99.95%) and 2-ethylhexanoic acid (C 7
H 15 COOH, 99%) and xylene was used as the solvent. A flow chart for preparing these starting materials is shown in FIG.

【0039】最終的化合物中の金属のモルパーセントに
基づき、各金属について前駆体の必要な重さを測定する
ことによりこのプロセスを開始した。ある場合、例えば
ビスマス前駆体を用いる場合には、熱分解中のビスマス
酸化物の気化を補償するために過剰な重量の前駆体を加
えた。2−エチルヘキサン酸を加えてTaエトキシドお
よびNbエトキシドをエチルヘキサノエートに変換し、
これらの前駆体のストロンチウムエチルヘキサノエート
およびビスマスエチルヘキサノエートに対する溶解度を
高めた。この酸をタンタルエトキシドおよびニオブエト
キシド中に十分な量だけ加えて、この変換を完成させ
た。加える溶媒(キシレン)の重量/体積は最終段階の
前駆体の必要な濃度に従って定めた。溶媒としては、キ
シレンなどの芳香族炭化水素やアルコール及びエステル
を用いることができる。第1の工程(図4を参照)で
は、所定量のタンタルエトキシドおよびニオブエトキシ
ドを予め測定した量の2−エチルヘキサン酸に加えた。
この溶液を100〜120℃で30分間攪拌し、金属エトキシド
から金属ヘキサノエートへの変換を達成した。冷却後、
化学量論量のストロンチウム−2−エチルヘキサノエー
トを加え、この溶液を125〜140℃で30分間攪拌した。こ
の後、ビスマス−2−エチルヘキサノエート前駆体を加
えた。このセクションで後に述べるように、50%過剰
の前駆体を加えると膜に良好な強誘電特性が与えられる
ことが判明した。得られた溶液を130〜150℃で10〜20時
間の間攪拌し、上記前駆体の完全な混和性を確認した。
その後、0.45μmのフィルターを用いてこの混合物を濾
過し、溶液中に不純物として存在している可能性のある
すべての種類の粒子を除去した。この濃縮された前駆体
溶液中に溶媒であるキシレンを加え、この溶液の濃度を
0.1モル/リットルにした。
The process was initiated by measuring the required weight of the precursor for each metal, based on the mole percent of metal in the final compound. In some cases, for example when using a bismuth precursor, an excess weight of precursor was added to compensate for vaporization of the bismuth oxide during pyrolysis. 2-ethylhexanoic acid is added to convert Ta ethoxide and Nb ethoxide to ethyl hexanoate,
The solubility of these precursors in strontium ethyl hexanoate and bismuth ethyl hexanoate was enhanced. The acid was added in sufficient amount in tantalum ethoxide and niobium ethoxide to complete the conversion. The weight / volume of solvent (xylene) added was determined according to the required concentration of final stage precursor. As the solvent, aromatic hydrocarbons such as xylene, alcohols and esters can be used. In the first step (see Figure 4), a predetermined amount of tantalum ethoxide and niobium ethoxide was added to a pre-measured amount of 2-ethylhexanoic acid.
The solution was stirred at 100-120 ° C. for 30 minutes to achieve the conversion of metal ethoxide to metal hexanoate. After cooling
A stoichiometric amount of strontium-2-ethylhexanoate was added and the solution was stirred at 125-140 ° C for 30 minutes. After this, the bismuth-2-ethylhexanoate precursor was added. As described later in this section, it was found that adding a 50% excess of the precursor provided the film with good ferroelectric properties. The resulting solution was stirred at 130-150 ° C for 10-20 hours to confirm complete miscibility of the above precursors.
The mixture was then filtered using a 0.45 μm filter to remove all types of particles that might be present as impurities in the solution. Xylene, which is a solvent, is added to the concentrated precursor solution, and the concentration of the solution is adjusted.
It was set to 0.1 mol / liter.

【0040】その後、0.1モル/リットル溶液を3イン
チのSi/SiO2/Ti/Ptウエハ上へスピンコー
トすることによって、これらの固溶体からなる薄膜を調
製した。このプロセスでは、コート毎に形成される膜厚
を、前駆体の濃度、回転速度および回転時間により制御
する。また、スピンコート・焼成プロセスを数回繰り返
して行い、所望の膜厚を得ることもできる。この特定の
実施態様においては、1分につき1500〜2000回転(rp
m)の速度で回転させた基板に前駆体溶液の小滴を滴下
した。ウエハは常温・常圧で合計20〜40秒の間回転
させた。その後、このウエハを220〜250℃で1〜3分間
焼成し、これらの膜から有機物を確実に除去した。この
スピンコート・焼成プロセスを数回繰り返して行い、異
なる厚さを有する膜を得た。これらの膜厚は、走査型電
子顕微鏡法(SEM)および角度可変分光エリプソメト
リー法(VASE)により別々に決定した。一例とし
て、各種スピンコート・焼成サイクルを行って得られた
SrBi2Ta29(SBT)膜およびSrBi2Nb2
9(SBN)膜の厚さを表1および表2に示す。その
後、酸素雰囲気下、温度750℃で3時間の間、従来のチ
ューブ型炉を用いてこれらの薄膜を含有するウエハをア
ニールした。この熱処理により膜中のすべての種類の溶
媒および構成元素を除去し、密度の高い膜を生成した。
このアニール工程は膜の結晶化のために行った。このプ
ロセスにおける結晶化は、膜中の細孔がつぶれる焼結メ
カニズムにより達成され、このようにして密度の高い膜
が得られる。この熱処理工程は、空気中、または、窒
素、アルゴンや他の不活性ガス中で行ってもよい。
Then, a 0.1 mol / liter solution was spin-coated on a 3-inch Si / SiO 2 / Ti / Pt wafer to prepare a thin film of these solid solutions. In this process, the film thickness formed for each coat is controlled by the concentration of the precursor, the rotation speed and the rotation time. The desired film thickness can also be obtained by repeating the spin coating / baking process several times. In this particular embodiment, 1500-2000 revolutions per minute (rp)
A small droplet of the precursor solution was dropped on the substrate rotated at the speed of m). The wafer was rotated at room temperature and atmospheric pressure for a total of 20 to 40 seconds. Then, this wafer was baked at 220 to 250 ° C. for 1 to 3 minutes to surely remove organic substances from these films. This spin coating / baking process was repeated several times to obtain films having different thicknesses. These film thicknesses were determined separately by scanning electron microscopy (SEM) and angle-variable spectroscopic ellipsometry (VASE). As an example, an SrBi 2 Ta 2 O 9 (SBT) film and SrBi 2 Nb 2 obtained by performing various spin coating / firing cycles
The thickness of the O 9 (SBN) film is shown in Tables 1 and 2. Then, the wafer containing these thin films was annealed in a conventional tube furnace at a temperature of 750 ° C. for 3 hours in an oxygen atmosphere. By this heat treatment, all kinds of solvents and constituent elements in the film were removed, and a dense film was produced.
This annealing step was performed for crystallizing the film. Crystallization in this process is achieved by a sintering mechanism in which the pores in the film collapse, resulting in a dense film. This heat treatment step may be carried out in air or in nitrogen, argon or other inert gas.

【0041】[0041]

【表1】 [Table 1]

【0042】[0042]

【表2】 [Table 2]

【0043】強誘電体膜のミクロ構造、組成、および結
晶相は、素子の特性を制御する決定的要素である。した
がって、Si/SiO2/Ti/Pt基板上に堆積した
SrBi2(TaxNb2-x)O9(SBTN)膜の特性
を、まずその光学的特性、ミクロ構造、組成および結晶
相のそれぞれについて、分光エリプソメトリー法、走査
型電子顕微鏡(SEM)法、x線光電子分光(XPS)
法、エネルギー分散型分光(EDS)法、およびx線回
折(XRD)法といった方法を用いることによって決定
した。角度可変分光エリプソメトリー法を用いて、堆積
した膜の厚さおよび光学定数を決定した。エリプソメト
リー角デルタおよびプサイを、入射角70°、75°お
よび80°における波長(250nm〜1000nm)の関数とし
て測定した。コーシーの分散関係を推定し、膜厚および
膜の屈折率を計算するのに用いた。750℃で3時間ア
ニールしたSBT膜およびSBN膜に対する波長の関数
としての屈折率および消光係数のプロットを図5および
図6に示す。これらの膜の厚さをおよそ200nmに決
定した。得られた屈折率は、対応するバルク化合物の観
察した屈折率に近接していたので、非常に良好な膜充填
密度を表示している。このことを、走査型電子顕微鏡法
を用い、膜の表面モルフォロジーを観察することによっ
てさらに確認した。図7および図8はそれぞれ、750
℃で3時間アニールしたSBT膜およびSBN膜から得
られたSEM顕微鏡写真の典型例を示している。これら
の膜には亀裂がなく、高密度で分子レベルが均一なミク
ロ構造を示した。以上のような条件の下にアニールした
SBT膜およびSBN膜の平均粒子サイズは、約0.2
μmであった。これらの膜の組成は、EDS法(膜のバ
ルク)およびXPS法(膜の表面)を用いて決定した。
50%過剰なビスマスを加え、温度750℃で3時間ア
ニールしたSBT膜上に得られた結果を表3に示す。こ
れらの結果から明らかなように、得られた結果と予想し
た組成の間には十分な一致が見られる。これは、多成分
系膜の堆積にMODプロセスを用いる主要な利点の一つ
である。これらの膜の最終的組成は、前駆体の化学量論
量および化学量論特性に密接に関わっている。この特定
の実施態様において用いた出発物質は、組成制御上の要
件を十分に満たしているものである。
The microstructure, composition, and crystalline phase of the ferroelectric film are the decisive factors controlling the characteristics of the device. Therefore, the characteristics of the SrBi 2 (Ta x Nb 2−x ) O 9 (SBTN) film deposited on the Si / SiO 2 / Ti / Pt substrate are first determined by their optical characteristics, microstructure, composition and crystal phase, respectively. Ellipsometry, scanning electron microscope (SEM) method, x-ray photoelectron spectroscopy (XPS)
Method, energy dispersive spectroscopy (EDS) method, and x-ray diffraction (XRD) method. A variable angle spectroscopic ellipsometry method was used to determine the thickness and optical constants of the deposited films. Ellipsometry angles delta and psi were measured as a function of wavelength (250 nm to 1000 nm) at incident angles of 70 °, 75 ° and 80 °. The Cauchy dispersion relationship was estimated and used to calculate film thickness and film refractive index. Plots of refractive index and extinction coefficient as a function of wavelength for SBT and SBN films annealed at 750 ° C. for 3 hours are shown in FIGS. 5 and 6. The thickness of these films was determined to be around 200 nm. The refractive index obtained was close to the observed refractive index of the corresponding bulk compound, thus displaying a very good film packing density. This was further confirmed by observing the surface morphology of the film using scanning electron microscopy. 7 and 8 respectively show 750
1 shows a typical example of SEM micrographs obtained from SBT and SBN films annealed at 3 ° C. for 3 hours. These films showed a crack-free, dense, and molecular-level uniform microstructure. The average particle size of the SBT film and the SBN film annealed under the above conditions is about 0.2.
μm. The composition of these films was determined using the EDS method (bulk of the film) and the XPS method (surface of the film).
Table 3 shows the results obtained on the SBT film annealed at 750 ° C. for 3 hours with the addition of 50% excess bismuth. As is evident from these results, there is a good agreement between the results obtained and the expected composition. This is one of the major advantages of using the MOD process for depositing multi-component films. The final composition of these films is closely related to the stoichiometry and stoichiometry of the precursor. The starting materials used in this particular embodiment are sufficient to meet compositional control requirements.

【0044】[0044]

【表3】 [Table 3]

【0045】X線回折分析を行い、このような堆積条件
下で形成された相を決定した。図9は、400℃、600℃、
650℃および750℃で3時間アニールしたSBT膜から得
られた回折パターンを示している。このXRDデータか
らわかるように、400℃でアニールしたこれらの膜は非
晶質であった。結晶相の形成は、600℃に近い温度で開
始し、750℃に近い温度で完了した。このデータから観
察できるように、750℃でアニールした膜は、(115)、
(200)、(00・10)、(220)、(20・10)および(31
5)面の強い回折ピークを示している。アニール温度が7
50℃の場合、1時間アニールすることによって、3時間
アニールすることによって得られた膜と同様の膜が得ら
れる。
X-ray diffraction analysis was performed to determine the phases formed under such deposition conditions. Figure 9 shows 400 ℃, 600 ℃,
3 shows diffraction patterns obtained from SBT films annealed at 650 ° C. and 750 ° C. for 3 hours. As can be seen from the XRD data, these films annealed at 400 ° C were amorphous. The formation of the crystalline phase started at a temperature close to 600 ° C and was completed at a temperature close to 750 ° C. As can be observed from this data, the film annealed at 750 ° C has (115),
(200), (00/10), (220), (20/10) and (31
5) It shows a strong diffraction peak of the plane. Annealing temperature is 7
In the case of 50 ° C., annealing for 1 hour gives a film similar to the film obtained by annealing for 3 hours.

【0046】最終的には、膜の強誘電特性および劣化特
性が膜の実用的適用性を決定する。この特定の実施態様
においては、強誘電体キャパシタの不揮発メモリへの適
用性を試験した。Pt電極を備えた膜のヒステリシス特
性を標準的RT66A強誘電体試験装置(ラジアンテク
ノロジー製)を用いて測定した。上部電極は、シャドウ
マスクを用い、RFスパッタリングによって面積2.1
×10-4cm2に堆積した。図10は、SBN膜の、電
圧5V印加時のヒステリシス特性を示している。ヒステ
リシスループはこの電圧で十分に飽和されており、9μ
C/cm2の2Pr値を得た。これらの膜に対する疲労試
験は、パルスジェネレータから入力した周波数1MHz
の5V方形波a.c.信号を用いて行った。図11は、1
9サイクルまで行われた疲労試験の結果を示してい
る。これらの膜は、このサイクルを行うまで疲労を全く
示しておらず、109サイクルを行った後も分極の損失
はわずか4%にすぎず無視できる値である。図12に示
すように、疲労試験を行った後の膜のヒステリシス特性
を測定することによりこのことを確認した。これらの膜
のヒステリシス特性は、疲労試験を行う前と行った後と
で類似している。これらの膜に対する漏れ電流密度の値
を、印加電圧の関数として測定した。5Vの電圧を印加
した時に、これらの膜は2×10-8A/cm2の漏れ電
流密度を示した。
Finally, the ferroelectric and degradation properties of the film determine its practical applicability. In this particular embodiment, the applicability of ferroelectric capacitors to non-volatile memory was tested. The hysteresis characteristics of the film with Pt electrodes were measured using a standard RT66A ferroelectric tester (Radian Technology). The upper electrode uses a shadow mask and has an area of 2.1 by RF sputtering.
It was deposited at × 10 -4 cm 2 . FIG. 10 shows the hysteresis characteristic of the SBN film when a voltage of 5 V is applied. The hysteresis loop is fully saturated at this voltage,
A 2P r value of C / cm 2 was obtained. The fatigue test for these films was conducted at a frequency of 1MHz input from the pulse generator.
5V square wave ac signal. FIG. 11 shows 1
The result of the fatigue test performed up to 09 cycles is shown. These films showed no fatigue until this cycle was performed, and the polarization loss was only 4% even after 10 9 cycles, which is a negligible value. As shown in FIG. 12, this was confirmed by measuring the hysteresis characteristics of the film after the fatigue test. Hysteresis properties of these films are similar before and after fatigue testing. The leakage current density values for these films were measured as a function of applied voltage. When a voltage of 5 V was applied, these films showed a leakage current density of 2 × 10 −8 A / cm 2 .

【0047】本発明による層状構造酸化物が、先行技術
により製造した物質よりもはるかに優れていることをこ
れらの結果は明確に示している。本発明のプロセスによ
り、素子に適用できるほど質の高い強誘電性を有する層
状構造酸化物薄膜を製造できる新規な方法が提供でき
る。以上、図面を参照しながら記載した特定の実施態様
は、あくまでも例示を目的としたものであり、添付の請
求の範囲に記載する発明を限定するものと解釈されるべ
きものではない。例えば、本発明のプロセスは、強誘電
体不揮発性ランダムアクセスメモリに適用するための、
質の高い層状構造酸化物による薄膜の製造にも用いるこ
とができる。このプロセスを、圧電性、焦電性、電気光
学的装置などのための他の用途で、これらの物質を製造
するためにも適用しうる。このプロセスは、本発明で特
定的に記載した(キャパシタ)以外の構造(異なる大き
さのものでありうる)にこれらの物質を堆積させるため
にも適用しうる。また、このプロセスを修正してさらに
追加的工程を行うこともできる。しかしながら、本発明
の基本概念はその場合も同じである。
These results clearly show that the layered structure oxides according to the invention are far superior to the materials prepared according to the prior art. The process of the present invention can provide a novel method capable of producing a layered structure oxide thin film having a ferroelectric property that is high enough to be applied to a device. The particular embodiments described above with reference to the drawings are for the purpose of illustration only, and should not be construed as limiting the invention described in the appended claims. For example, the process of the present invention for applying to a ferroelectric non-volatile random access memory,
It can also be used to produce thin films of high quality layered structure oxides. The process may also be applied to manufacture these materials in other applications for piezoelectric, pyroelectric, electro-optical devices, etc. This process is also applicable to deposit these materials on structures (which may be of different sizes) other than the (capacitors) specifically described in this invention. The process can also be modified to take additional steps. However, the basic concept of the present invention is the same in that case as well.

【0048】[0048]

【発明の効果】本発明の強誘電体薄膜の製造方法は、低
温で気化しやすい成分を含まない層状構造酸化物からな
る強誘電体薄膜を製造する信頼性の高い化学溶液に基づ
くプロセスを提供する。従って、本発明の製造方法によ
って得られる強誘電体薄膜を用いることによって、不揮
発メモリにおける疲労、時間依存性の誘電破壊およびエ
ージングなどの劣化の問題を克服することが可能とな
る。
The method for producing a ferroelectric thin film of the present invention provides a highly reliable chemical solution-based process for producing a ferroelectric thin film comprising a layered structure oxide containing no components that are easily vaporized at low temperatures. To do. Therefore, by using the ferroelectric thin film obtained by the manufacturing method of the present invention, it becomes possible to overcome the problems of deterioration such as fatigue, time-dependent dielectric breakdown and aging in the nonvolatile memory.

【0049】本発明の製造方法によって得られる強誘電
体薄膜は優れた特性と信頼性を有しており、キャパシ
タ、不揮発メモリ素子、焦電赤外線センサ、光学表示素
子、光学スイッチ、圧電トランスデューサ、および表面
弾性波素子などの各種素子に適用することができる。
The ferroelectric thin film obtained by the manufacturing method of the present invention has excellent characteristics and reliability, and includes capacitors, nonvolatile memory elements, pyroelectric infrared sensors, optical display elements, optical switches, piezoelectric transducers, and It can be applied to various elements such as a surface acoustic wave element.

【図面の簡単な説明】[Brief description of drawings]

【図1】強誘電体物質の典型的なヒステリシスループを
示す図である。
FIG. 1 is a diagram showing a typical hysteresis loop of a ferroelectric material.

【図2】典型的な強誘電体キャパシタを示す模式図であ
る。
FIG. 2 is a schematic diagram showing a typical ferroelectric capacitor.

【図3】バッファ層を備えた強誘電体キャパシタを示す
模式図である。
FIG. 3 is a schematic diagram showing a ferroelectric capacitor provided with a buffer layer.

【図4】本発明の特定の実施態様を用いてSrBi
2(TaxNb2-x)O9(0<x<2)膜を調製するため
のフローチャートを示す模式図である。
FIG. 4 illustrates SrBi using a particular embodiment of the invention.
FIG. 3 is a schematic diagram showing a flowchart for preparing a 2 (Ta x Nb 2-x ) O 9 (0 <x <2) film.

【図5】SBT膜の屈折率および消光係数を波長の関数
として示す図である。
FIG. 5 is a diagram showing the refractive index and extinction coefficient of an SBT film as a function of wavelength.

【図6】SBN膜の屈折率および消光係数を波長の関数
として示す図である。
FIG. 6 is a diagram showing the refractive index and extinction coefficient of an SBN film as a function of wavelength.

【図7】Pt電極上に750℃で3時間アニールしたS
BT膜のミクロ構造を示す図である。
FIG. 7: S annealed on a Pt electrode at 750 ° C. for 3 hours
It is a figure which shows the microstructure of a BT film.

【図8】Pt電極上に750℃で3時間アニールしたS
BN膜のミクロ構造を示す図である。
FIG. 8: S annealed on a Pt electrode at 750 ° C. for 3 hours
It is a figure which shows the microstructure of a BN film.

【図9】アニール温度の関数としてSBT膜上に得られ
たXRDパターンを示す図である。
FIG. 9 shows the XRD pattern obtained on the SBT film as a function of annealing temperature.

【図10】疲労サイクルを行う前のPt/SBN/Pt
キャパシタのヒステリシス特性を示す図である。
FIG. 10: Pt / SBN / Pt before fatigue cycle
It is a figure which shows the hysteresis characteristic of a capacitor.

【図11】印加電圧5V、周波数1MHz(バイポーラ
方形波)でのPt/SBN/Ptキャパシタの疲労のふ
るまいを示す図である。
FIG. 11 is a diagram showing fatigue behavior of a Pt / SBN / Pt capacitor at an applied voltage of 5 V and a frequency of 1 MHz (bipolar square wave).

【図12】疲労サイクルを行った後のPt/SBN/P
tキャパシタのヒステリシス特性を示す図である。
FIG. 12 Pt / SBN / P after fatigue cycle
It is a figure which shows the hysteresis characteristic of t capacitor.

【符号の説明】[Explanation of symbols]

10 基板 11 中間接着層 12 下部電極層 13 強誘電体層 14 上部電極 10 Substrate 11 Intermediate Adhesive Layer 12 Lower Electrode Layer 13 Ferroelectric Layer 14 Upper Electrode

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成7年6月28日[Submission date] June 28, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図7[Name of item to be corrected] Figure 7

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図7】Pt電極上に750℃で3時間アニールしたS
BT膜のミクロ構造を示すSEM顕微鏡写真である。
FIG. 7: S annealed on a Pt electrode at 750 ° C. for 3 hours
It is a SEM micrograph which shows the microstructure of a BT film.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図8[Correction target item name] Figure 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図8】Pt電極上に750℃で3時間アニールしたS
BN膜のミクロ構造を示すSEM顕微鏡写真である。
FIG. 8: S annealed on a Pt electrode at 750 ° C. for 3 hours
3 is an SEM micrograph showing the microstructure of a BN film.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 化学溶液堆積により基板上に強誘電体層
状構造酸化物からなる薄膜を堆積する方法であって、 アルコキシド、カルボキシレート、あるいはアセチルア
セトネート、またはこれらの組み合わせの形状である層
状構造酸化物の金属元素の混合物と、溶媒とを含有する
前駆体溶液を調製する工程と、 該前駆体溶液を該基板上に付与し、薄膜を形成する工程
と、 該膜を有する該基板を一定の時間焼成し、該溶媒を該膜
から除去する工程と、 該膜を有する該基板を加熱し、結晶性薄膜層状構造酸化
物を形成する工程と、を包含する方法。
1. A method of depositing a thin film of a ferroelectric layered structure oxide on a substrate by chemical solution deposition, the layered structure being in the form of an alkoxide, carboxylate, or acetylacetonate, or a combination thereof. A step of preparing a precursor solution containing a mixture of metal elements of oxides and a solvent; a step of applying the precursor solution on the substrate to form a thin film; And a step of removing the solvent from the film, and heating the substrate having the film to form a crystalline thin film layered structure oxide.
【請求項2】 前記強誘電体層状構造酸化物が以下に示
す化合物の少なくとも一つであり、 AnBi3Tin+1RO3n+9 ABi229 Bi2n+2Ti4-n12-nn+1Bi4Tin+415+3n ここで、AはCa、Pb、Sr、またはBaであり、R
はNbまたはTaであり、かつn=0または1である請
求項1に記載の方法。
2. The ferroelectric layered structure oxide is at least one of the following compounds: A n Bi 3 Ti n + 1 RO 3n + 9 ABi 2 R 2 O 9 Bi 2n + 2 Ti 4- n O 12-n A n + 1 Bi 4 Ti n + 4 O 15 + 3n where A is Ca, Pb, Sr, or Ba, and R
Is Nb or Ta, and n = 0 or 1. The method of claim 1.
【請求項3】 TaのNbに対する比がおよそ0.4で
ある請求項2に記載の方法。
3. The method of claim 2, wherein the ratio of Ta to Nb is approximately 0.4.
【請求項4】 前記基板が、Si、SiO2被覆のS
i、あるいはGaAsの少なくとも一つから構成される
半導体、サファイア、ZrO2、MgO、SrTiO3
BaTiO3、あるいはPbTiO3の少なくとも一つか
ら構成される単結晶絶縁体、および複雑な集積回路の少
なくとも一つである請求項1に記載の方法。
4. The substrate is Si, SiO 2 coated S
i, or a semiconductor composed of at least one of GaAs, sapphire, ZrO 2 , MgO, SrTiO 3 ,
The method according to claim 1, which is at least one of a single crystal insulator composed of at least one of BaTiO 3 and PbTiO 3 , and a complex integrated circuit.
【請求項5】 前記前駆体の調製は、加水分解プロセス
および縮合プロセスを包含する請求項1に記載の方法。
5. The method of claim 1, wherein preparing the precursor comprises a hydrolysis process and a condensation process.
【請求項6】 前記溶媒は、アルコール、芳香族炭化水
素およびエステルの少なくとも一つである請求項1に記
載の方法。
6. The method according to claim 1, wherein the solvent is at least one of alcohol, aromatic hydrocarbon and ester.
【請求項7】 前記前駆体は、前記層状構造酸化物の一
つ以上の金属元素を1%から80%だけ過剰な量含有す
る請求項1に記載の方法。
7. The method according to claim 1, wherein the precursor contains an excess of one or more metal elements of the layered structure oxide by 1% to 80%.
【請求項8】 スピンコートプロセス、ディッピングプ
ロセス、スプレープロセス、あるいは塗布プロセスの少
なくとも一つを用いて前記前駆体を前記基板に付与する
請求項4に記載の方法。
8. The method of claim 4, wherein the precursor is applied to the substrate using at least one of a spin coating process, a dipping process, a spraying process, or a coating process.
【請求項9】 前記焼成は、50℃から250℃の間の
温度で行われる請求項1に記載の方法。
9. The method according to claim 1, wherein the calcination is performed at a temperature between 50 ° C. and 250 ° C.
【請求項10】 前記加熱は、500℃から850℃の
間の温度で行われる請求項1に記載の方法。
10. The method of claim 1, wherein the heating is performed at a temperature between 500 ° C and 850 ° C.
【請求項11】 空気中、または、酸素、窒素、アルゴ
ン、あるいはその他の不活性ガスの少なくとも一つから
なる制御された雰囲気中で前記加熱が行われる請求項1
に記載の方法。
11. The heating is carried out in air or in a controlled atmosphere of at least one of oxygen, nitrogen, argon or other inert gases.
The method described in.
【請求項12】 前記一定の時間が1秒から20時間ま
での間である請求項1に記載の方法。
12. The method of claim 1, wherein the fixed period of time is between 1 second and 20 hours.
【請求項13】 前記層状構造物質はSrBi2(Tax
Nb2-x)O9(0<x<2)の固溶体に属しており、前
記前駆体は、ストロンチウム−2−エチルヘキサノエー
ト(Sr(C715COO)2、およそ99.8%)、50%過
剰なビスマス−2−エチルヘキサノエート(Bi(C7
15COO)3、およそ99%)、タンタルエトキシド
(Ta(OC255、およそ99.95%)、ニオブエトキ
シド(Nb(OC255、およそ99.95%)および2−
エチルヘキサン酸(C715COOH、およそ99%)で
あり、前記溶媒はキシレンであり、前記基板はSi/S
iO2/Ti/Ptであり、該前駆体を該基板に付与す
る前記工程はスピンコート法であり、かつ前記焼成温度
は250℃であり、かつ前記焼成時間は3分であり、か
つ前記加熱温度は750℃であり、かつ前記加熱時間は
1時間である請求項1に記載の方法。
13. The layered structure material is SrBi 2 (Ta x
Nb 2−x ) O 9 (0 <x <2), and the precursor is strontium-2-ethylhexanoate (Sr (C 7 H 15 COO) 2 , about 99.8%), A 50% excess of bismuth-2-ethylhexanoate (Bi (C 7
H 15 COO) 3 , about 99%), tantalum ethoxide (Ta (OC 2 H 5 ) 5 , about 99.95%), niobium ethoxide (Nb (OC 2 H 5 ) 5 , about 99.95%) and 2-
Ethyl hexanoic acid (C 7 H 15 COOH, about 99%), the solvent is xylene, and the substrate is Si / S.
iO 2 / Ti / Pt, the step of applying the precursor to the substrate is a spin coating method, the firing temperature is 250 ° C., the firing time is 3 minutes, and the heating is performed. The method according to claim 1, wherein the temperature is 750 ° C., and the heating time is 1 hour.
【請求項14】 前記強誘電体薄膜の疲労速度が遅く、
漏れ電流の量が少ない請求項13に記載の方法。
14. The ferroelectric thin film has a low fatigue rate,
The method of claim 13, wherein the amount of leakage current is low.
JP7051618A 1994-09-02 1995-03-10 Manufacturing for ferroelectric thin film Pending JPH08111411A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30017794A 1994-09-02 1994-09-02
US08/300,177 1995-02-22

Publications (1)

Publication Number Publication Date
JPH08111411A true JPH08111411A (en) 1996-04-30

Family

ID=23158027

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7051618A Pending JPH08111411A (en) 1994-09-02 1995-03-10 Manufacturing for ferroelectric thin film

Country Status (2)

Country Link
JP (1) JPH08111411A (en)
KR (1) KR0156044B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031774A (en) * 2001-07-18 2003-01-31 Sony Corp Ferroelectric nonvolatile semiconductor memory and its manufacturing method
KR100399606B1 (en) * 2001-08-29 2003-09-29 학교법인 포항공과대학교 Method for the preparation of a pzt thin layer by a metal organic chemical vapor deposition
US6730522B1 (en) 1998-11-27 2004-05-04 Rohm Co., Ltd. Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
JP2009107923A (en) * 2000-06-21 2009-05-21 Seiko Epson Corp Ceramic film and method of manufacturing the same, semiconductor device, piezoelectric device, and actuator
EP2520692A2 (en) 2011-05-06 2012-11-07 Seiko Epson Corporation Precursor Solution for Piezoelectric Films, Method for Manufacturing the same, and Method for Manufacturing Piezoelectric Film
US10943733B2 (en) 2018-03-09 2021-03-09 Samsung Electronics Co., Ltd. Ceramic dielectric and method of manufacturing the same and ceramic electronic component and electronic device
CN115206680A (en) * 2022-07-14 2022-10-18 江苏箬竹智能科技有限公司 Efficient fatigue-free solid energy storage thin-film capacitor and preparation method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3594061B2 (en) * 1996-07-24 2004-11-24 ソニー株式会社 Layered crystal structure oxide and method for producing the same
KR100665263B1 (en) * 2005-07-22 2007-01-09 삼성전기주식회사 Fabrication method of complicated metal oxide dielectric film, and complicated metal oxide dielectric film
KR100932705B1 (en) * 2007-10-23 2009-12-21 한밭대학교 산학협력단 Dielectric waveguide filter and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730522B1 (en) 1998-11-27 2004-05-04 Rohm Co., Ltd. Method of forming solid of a ferroelectric or high dielectric material and method of manufacturing semiconductor device employing the same
JP2009107923A (en) * 2000-06-21 2009-05-21 Seiko Epson Corp Ceramic film and method of manufacturing the same, semiconductor device, piezoelectric device, and actuator
JP2009117852A (en) * 2000-06-21 2009-05-28 Seiko Epson Corp Ceramic film and manufacturing method thereof, semiconductor device, piezoelectric element, and actuator
JP2009117851A (en) * 2000-06-21 2009-05-28 Seiko Epson Corp Ceramic film and manufacturing method thereof, semiconductor device, piezoelectric element, and actuator
JP2003031774A (en) * 2001-07-18 2003-01-31 Sony Corp Ferroelectric nonvolatile semiconductor memory and its manufacturing method
KR100399606B1 (en) * 2001-08-29 2003-09-29 학교법인 포항공과대학교 Method for the preparation of a pzt thin layer by a metal organic chemical vapor deposition
EP2520692A2 (en) 2011-05-06 2012-11-07 Seiko Epson Corporation Precursor Solution for Piezoelectric Films, Method for Manufacturing the same, and Method for Manufacturing Piezoelectric Film
US10943733B2 (en) 2018-03-09 2021-03-09 Samsung Electronics Co., Ltd. Ceramic dielectric and method of manufacturing the same and ceramic electronic component and electronic device
CN115206680A (en) * 2022-07-14 2022-10-18 江苏箬竹智能科技有限公司 Efficient fatigue-free solid energy storage thin-film capacitor and preparation method thereof

Also Published As

Publication number Publication date
KR0156044B1 (en) 1999-02-18
KR960010912A (en) 1996-04-20

Similar Documents

Publication Publication Date Title
JP3436617B2 (en) Manufacturing method of ferroelectric thin film
US5614018A (en) Integrated circuit capacitors and process for making the same
US5817170A (en) Low temperature seeding process for ferroelectric memory device
US5434102A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US6072207A (en) Process for fabricating layered superlattice materials and making electronic devices including same
KR100442543B1 (en) Method for manufacturing thin layer of layered superlattice material and electronic device having two thin layer
KR0156044B1 (en) Manufacture for ferroelectric thin film
Pontes et al. Preparation of Pb (Zr, Ti) O3 thin films by soft chemical route
US7009231B2 (en) Single-phase c-axis doped PGO ferroelectric thin films
KR19990006318A (en) Deposition of Ferroelectric Films and Ferroelectric Capacitor Devices
US5620739A (en) Thin film capacitors on gallium arsenide substrate and process for making the same
Maki et al. Low-temperature crystallization of sol-gel derived Pb (Zr0. 4, Ti0. 6) O3 thin films
Vijayaraghavan et al. Structural and electrical properties of sol-gel synthesized PLZT thin films
JPH0585704A (en) Production of ferroelectric thin film
Shoyama et al. Dielectric properties of alkoxy-derived Sr 2 Nb 2 O 7 thin films crystallized via rapid thermal annealing
EP0699343B1 (en) Thin film capacitors on gallium arsenide substrate and process for making the same
Paik et al. Ba titanate and barium/strontium titanate thin films from hydroxide precursors: Preparation and ferroelectric behavior
US6327135B1 (en) Thin film capacitors on gallium arsenide substrate
KR100346900B1 (en) Solution of metal polyoxyalkylated precursors dispersed in octane solvent, process for producing precursor solution and process for producing thin film for integrated circuit using this precursor solution
Hosokura et al. Fabrication and electrical characterization of epitaxially grown (Ba, Sr) TiO3 thin films prepared by sol-gel method
JPH10223847A (en) Manufacture of ferroelectric thin film element, ferroelectric thin film element and ferroelectric memory device
KR20020077132A (en) Single c-axis pgo thin film electrodes having good surface smoothness and uniformity and methods for making the same
Hoffmann et al. Preparation and Aging Behavior of Chemical‐Solution‐Deposited (Pb (Mg1/3Nb2/3) O3) 1‐x–(PbTiO3) x Thin Films without Seeding Layers
Bukowski et al. Preparation and characterization of sol-gel derived Bi/sub 4/Ti/sub 3/O/sub 12/thin films
JPH0874049A (en) Production of thin film of ferroelectric substance

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010725