KR950704814A - 층진초격자재료를 가지는 집적회로와 집적회로 제조방법(integrated circuit with layered superlattice material and method of fabricating same) - Google Patents

층진초격자재료를 가지는 집적회로와 집적회로 제조방법(integrated circuit with layered superlattice material and method of fabricating same) Download PDF

Info

Publication number
KR950704814A
KR950704814A KR1019950701541A KR19950701541A KR950704814A KR 950704814 A KR950704814 A KR 950704814A KR 1019950701541 A KR1019950701541 A KR 1019950701541A KR 19950701541 A KR19950701541 A KR 19950701541A KR 950704814 A KR950704814 A KR 950704814A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
layer
forming
overlying
Prior art date
Application number
KR1019950701541A
Other languages
English (en)
Other versions
KR100407232B1 (ko
Inventor
히로유키 요시모리
히토시 와타나베
카로스 에이. 파즈 데 아라조
슈조 히라이데
래리 디. 맥밀란
타카시 미하라
Original Assignee
게리 에프, 더 벤윅
심메트릭스 코포레이션
원본미기재
올림푸스 옵티칼 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/981,133 external-priority patent/US5423285A/en
Priority claimed from US08/065,656 external-priority patent/US5434102A/en
Priority claimed from US08/065,666 external-priority patent/US5468684A/en
Application filed by 게리 에프, 더 벤윅, 심메트릭스 코포레이션, 원본미기재, 올림푸스 옵티칼 컴퍼니, 리미티드 filed Critical 게리 에프, 더 벤윅
Publication of KR950704814A publication Critical patent/KR950704814A/ko
Application granted granted Critical
Publication of KR100407232B1 publication Critical patent/KR100407232B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/005—Epitaxial layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

종래의 실리콘 CMOS 기술과 양립할 수 있는 층진 초격자 DRAM(100)을 제조하기 위한 방법이다. MOSFET(72)는 실리콘 기판(71)위에 형성된다. 두꺼운 BPSG층(77D)에 뒤이어 얇은 SOG층(77E)이 MOSFET(72) 위에 놓인다.
커패시터(80)은 백금층(81)의 침적, 어닐링, 층진초격자재료를 포함하는 중간층(84)의 침적, 어닐링, 제2백 금층(84)의 침적, 그리고나서 커패시터(8)의 패턴닝으로 형성된다. 다른 SOG층(86)이 침적되고, MOSFET(72)에 대한 콘택구멍(106,107)과 커패시터(80)들은 부분적으로 개방되고, SOG(86)는 어닐되고, 콘택구멍(106,107)들은 완전히 개방되고, 그리고 Pt/Ti PtSi 배선층(88,288)이 침적된다.

Description

층진초격자재료를 가지는 직접회로와 직접회로 제조방법(INTEGRATED CIRCUIT WITH LAYERED SUPERLATTICE MATERIAL AND METHOD OF FABRICATING SAME)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제15도는 배선층이 제3금속 포토마스크 및 식각, 레지스터제거, 배선층 평탄화, 및 절연층 캡핑층의 침적으로 패턴화된 후, 제14도는 웨이터의 단면도.

Claims (11)

  1. 반도체 실리콘 기판(71) ; 소오스/드레인 활성 영역(73B)을 포함하는, 상기 기판(71) 위에 형성된 트랜지스터(72) ; 상기 트랜지스터(72) 위에 놓이는 제1절연층(77) ; 제1전극(81), 중간층(82), 및 제2전극(84)을 포함하되, 상기 제1전극은 상기 중간층(82)에 인접하게 놓이는 제1표면(99)을 가지는, 커패시터(80) ; 상기 트랜지스터(72)와 커패시터(80) 둘다 위에 놓이는 제2절연층(86) ; 및 배선층(88), (288)을 포함하는 집적회로(100)에 있어서, 상기 중간층(82)은 층진 초격자 재료를 포함하고 ; 및 상기 배선층(88), (288)은 상기 트랜지스터의 활성영역(73B)과 접촉하기 위해 상기 제2절연층(86)과 상기 제1절연층(77)을 통과하는 제1부분(116), (216), 상기 제2절연층(86)위에 놓이는 제2부분(177), (217), 및 상기 제2전극(84)과 상기 제1전극 (81)의 제1표면(99) 중 하나와 접촉하기 위해 상기 제2절연층(86)을 통과하는 제3부분(118), (218)을 포함하되, 상기 배선층(88), (288)의 상기 제1, 제2, 및 제3부분은 전기적으로 연결되어 활성영역(73B)을 상기 제2전극(84)과 상기 제1전극(81)의 제1표면(99) 중 하나에 연결 시키는 것이 특징인 층진 초격자 재료를 가지는 집적회로.
  2. 제1항에 있어서, 상기 배선층(88), (288)은 제1금속을 포함하는 제1층(90), (290), 제2금속을 포함하는 제2층(91), (291), 및 백금를 포함하는 제3층(93), (293)을 추가로 포함하고, 상기 제1층(90), (290)은 상기 배선층(88), (288)이 접촉하는 상기 활성영역(73B)에 인접하게 있는 것이 특징인 집적회로.
  3. 절연층(77); 제1전극(81), 중간층(82), 및 제2전극(84)을 포함하는, 상기 절연층(77) 상의 커패시터(80)를 포함하는 집적회로(100)에 있어서, 상기 중간층(82)은 층진초격자 재료를 포함하고, 상기 절연층(77)은 BPSG층(77D)과 SOG층(77E)을 포함하되, SOG는 BPSG와 상기 제1전극(81)사이에 있는 것이 특징인 층진초격자 재료를 가지는 직접회로.
  4. 제3항에 있어서, 커패시터(80) 위에 놓이는 스핀-온 글래스를 포함하는 제2절연층(86)을 추가로 포함하는 것이 특징인 직접회로.
  5. 제1항, 제2항, 제3항 또는 제4항에 있어서, 상기 집적회로는 상기 기판(71 또는 77)에 곧 바로 인접한 백금을 포함하는 층(90,290, 또는 81)을 포함하는 것이 특징인 집적회로.
  6. 집적회로(100)를 제조하는 방법으로서, 상기 방법은 : 실리콘을 포함하는 기판(71)을 제공하는 단계; 상기 기판(71)위에 활성 영역(73B)을 포함하는 트랜지스터(72)를 형성하는 단계; 상기 트랜지스터(72) 위에 놓여지는 제1절연층(77)을 형성하는 단계; 제1전극(81), 상기 제1전극(81)위에 놓이는 중간층(82), 및 상기 중간층 위에 놓이는 제2전극(84)을 포함하는 커패시터(80)를 상기 제1절연층(77) 위에 형성시키는 단계; 상기 커패시터(80)위에 놓이는 제2절연층(86)을 형성시키는 단계; 상기 활성 영역(73B) 및 제1전극(81)과 상기 제2전극(84)중 적어도 하나에 대한 콘택 구멍(106), (107)을 형성시키는 단계; 및 상기 활성 영역(73B)과 상기 제1전극(81) 또는 상기 제2전극(84)중 하나를 연결시키는 배선층(88), (288)을 형성시키는 단계를 포함하는 집적회로 제조방법에 있어서, 상기 중간층(82)은 층진초격자 재료를 포함하고; 및 상기 방법은 제2절연층(86) 형성 단계와 배선층(88), (288) 형성 단계의 완료사이에 어닐 단계를 추가로 포함하는 것이 특징인 집적회로 제조방법.
  7. 제6항에 있어서, 배선층(88), (288)을 형성시키는 상기 단계는 : 콘택구멍(106), (107)중 적어도 하나에 제1배선금속층(89), (289)을 형성하는 단계; 상기 트랜지스터(72)의 전기적 특성을 개선하기 위해 상기 집적회로(100)를 어닐링 하는 단계; 및 상기 트랜지스터(72)를 상기 커패시터(80)에 접속시키기 위해 상기 콘택구멍(106), (107) 중 하나 이상에 제2배선금속층(91), (291)을 형성시키는 단계를 포함하는 것이 특징인 제조방법.
  8. 제6항 또는 제7항에 있어서, 제2절연층(86) 형성단계는 : 상기 커패시터(80) 위에 절연층을 스핀닝하는 단계; 및 상기 커패시터 위에 고형 절연층(86)을 형성시키기 위해 상기 절연체를 3단계 이상의 가열단계로 처리하는 단계를 포함하되, 각 가열단계의 온도 선행 가열단계보다 높은 온도인 것이 특징인 제조방법.
  9. 집적회로(100)를 제조하기 위한 방법으로서 : 기판(71)을 제공하는 단계; 상기 기판(71)위에 활성영역(73B)을 포함하는 트랜지스터(72)를 형성시키는 단계; 상기 트랜지스터(72)위에 놓이는 제1절연층(77)을 형성시키는 단계; 상기 제1절연층(77)위에 제1전극(81), 제1전극(81) 위에 놓이는 중간층(82), 및 상기 중간층(84) 위에 놓이는 제2전극(84)을 포함하는 커패시터(80)를 형성시키는 단계; 및 상기 커패시터(80) 위에 놓이는 제2절연층(86)을 형성시키는 단계를 포함하는 집적회로 제조방법에 있어서, 상기 중간층(82)은 층진 초격자 재료를 포함하고, 상기 방법은 : 상기 제1전극(81)과 상기 제2전극(84)중 적어도 하나에 대한 콘택구멍(107)을 형성시키기 위해 제1마스크 패턴을 통한 제1식각을 수행하는 단계; 상기 활성영역(73B)에 대한 콘택 구멍(106)을 형성시키기 위해 제2식각 패턴을 통한 제2식각을 수행하는 단계; 및 상기 활성영역(73B)과 상기 제1전극(81) 또는 상기 제2전극(84)중 하나를 연결시키는 배선층(88), (288)을 형성시키는 단계를 추가로 포함하는 것이 특징인 집적회로 제조방법.
  10. 제6항, 제7항, 제8항 또는 제9항에 있어서, 상기 기판(71)은 실리콘을 포함하고, 상기 제1절연층(77)은 BPSG 및 SOG를 포함하는 그룹으로부터의 재료를 포함하고, 상기 제1전극(81)은 본질적으로 백금으로 구성되고, 상기 제2절연층(86)은 SOG를 포함하고, 및 상기 배선층(88), (288)은 백금을 포함하는 것이 특징인 제조방법.
  11. 제9항 또는 제10항에 있어서, 상기 집적회로(100)을 굽는 또는 어닐링하는 단계는 제1 및 제2식각 단계사이에 수행되는 것이 특징인 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950701541A 1992-10-23 1993-10-21 직접회로와이직접회로의제조방법 KR100407232B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US96519092A 1992-10-23 1992-10-23
US07/965190 1992-10-23
US07/981133 1992-11-24
US07/981,133 US5423285A (en) 1991-02-25 1992-11-24 Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
US08/065,656 US5434102A (en) 1991-02-25 1993-05-21 Process for fabricating layered superlattice materials and making electronic devices including same
US08/065,666 US5468684A (en) 1991-12-13 1993-05-21 Integrated circuit with layered superlattice material and method of fabricating same
US08/065666 1993-05-21
US08/065656 1993-05-21

Publications (2)

Publication Number Publication Date
KR950704814A true KR950704814A (ko) 1995-11-20
KR100407232B1 KR100407232B1 (ko) 2004-06-26

Family

ID=27490504

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019950701540A KR100442543B1 (ko) 1992-10-23 1993-10-21 층진초격자재료의박막층제조방법및이박막층을갖는전자소자
KR1019950701541A KR100407232B1 (ko) 1992-10-23 1993-10-21 직접회로와이직접회로의제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019950701540A KR100442543B1 (ko) 1992-10-23 1993-10-21 층진초격자재료의박막층제조방법및이박막층을갖는전자소자

Country Status (6)

Country Link
EP (1) EP0665981B1 (ko)
JP (2) JPH08502859A (ko)
KR (2) KR100442543B1 (ko)
CA (1) CA2145879A1 (ko)
DE (2) DE4395687T1 (ko)
WO (2) WO1994010704A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072207A (en) * 1991-02-25 2000-06-06 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) * 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US6133050A (en) * 1992-10-23 2000-10-17 Symetrix Corporation UV radiation process for making electronic devices having low-leakage-current and low-polarization fatigue
US5426075A (en) * 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
JP3363301B2 (ja) * 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3480624B2 (ja) 1995-06-09 2003-12-22 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP3133922B2 (ja) 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
JP3188179B2 (ja) * 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
US5804823A (en) * 1995-10-10 1998-09-08 Raytheon Company Bismuth layered structure pyroelectric detectors
JP3891603B2 (ja) * 1995-12-27 2007-03-14 シャープ株式会社 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法
JP3258899B2 (ja) * 1996-03-19 2002-02-18 シャープ株式会社 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
JP3438509B2 (ja) * 1997-02-04 2003-08-18 セイコーエプソン株式会社 セラミックス薄膜及びその製造方法
US5853500A (en) * 1997-07-18 1998-12-29 Symetrix Corporation Method for fabricating thin films of barium strontium titanate without exposure to oxygen at high temperatures
US6080499A (en) * 1997-07-18 2000-06-27 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
US6287637B1 (en) 1997-07-18 2001-09-11 Ramtron International Corporation Multi-layer approach for optimizing ferroelectric film performance
KR100284737B1 (ko) * 1998-03-26 2001-03-15 윤종용 고유전율의유전막을갖는반도체장치의커패시터제조방법
US6326315B1 (en) * 2000-03-09 2001-12-04 Symetrix Corporation Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same
DE10041699A1 (de) 2000-08-24 2002-03-21 Infineon Technologies Ag Niedertemperatur-Prozessierung ferroelektrischer Strontium-Wismuth-Tantalat-Schichten und Herstellung ferroelektrischer Bauelemente daraus
JP2002100740A (ja) 2000-09-21 2002-04-05 Oki Electric Ind Co Ltd 半導体記憶素子及びその製造方法
US6890768B2 (en) * 2001-03-09 2005-05-10 Symetrix Corporation Method of making layered superlattice material with ultra-thin top layer
DE102004002204A1 (de) 2004-01-15 2005-08-11 Epcos Ag Keramikmaterial
JP5019020B2 (ja) * 2005-03-31 2012-09-05 セイコーエプソン株式会社 誘電体膜の製造方法及び圧電体素子の製造方法並びに液体噴射ヘッドの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02232974A (ja) * 1989-03-07 1990-09-14 Seiko Epson Corp 半導体装置
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
KR100266045B1 (ko) * 1990-08-07 2000-09-15 야스카와 히데아키 반도체장치
JP3006053B2 (ja) * 1990-08-07 2000-02-07 セイコーエプソン株式会社 半導体装置
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0489519A3 (en) * 1990-12-04 1993-05-12 Raytheon Company Sol-gel processing of piezoelectric and ferroelectric films

Also Published As

Publication number Publication date
JPH08502859A (ja) 1996-03-26
KR100407232B1 (ko) 2004-06-26
EP0665981A1 (en) 1995-08-09
DE69331743T2 (de) 2002-08-08
EP0665981B1 (en) 2002-03-20
WO1994010702A1 (en) 1994-05-11
KR950704810A (ko) 1995-11-20
DE69331743D1 (de) 2002-04-25
JPH08502628A (ja) 1996-03-19
WO1994010704A1 (en) 1994-05-11
CA2145879A1 (en) 1994-05-11
KR100442543B1 (ko) 2004-11-20
DE4395687T1 (de) 1995-11-23

Similar Documents

Publication Publication Date Title
KR950704814A (ko) 층진초격자재료를 가지는 집적회로와 집적회로 제조방법(integrated circuit with layered superlattice material and method of fabricating same)
KR960012469A (ko) 커패시터, 바이폴라 트랜지스터 및 igfet를 갖는 반도체 집적 회로 장치의 제조 방법
KR960026873A (ko) 집적회로. 집적회로용 캐패시터 및 캐패시터 제조 방법
KR980006387A (ko) 아날로그용 반도체 소자의 폴리레지스터 및 그의 제조방법
JPH07211873A (ja) アンチフュ−ズ素子
JPH02228063A (ja) 高周波集積回路チヤンネル・キヤパシタ
KR100408639B1 (ko) Ｍｉｍ용량회로를 가진 집적회로장치 및 그의 제조방법
KR940022801A (ko) 반도체소자의 콘택 형성방법
KR950025908A (ko) 반도체소자 제조방법
JPH09116025A (ja) Ｓｏｉ上の多数のマイクロ電子回路の製造方法
KR0157119B1 (ko) 반도체 장치 및 그 제조방법
KR100273314B1 (ko) 반도체 장치 제조방법
KR101057753B1 (ko) 반도체 소자의 제조방법
JPH10326896A (ja) 半導体装置及びその製造方法
KR950026042A (ko) 적층 캐패시터 제조방법
JPH0590492A (ja) 半導体集積回路とその製造方法
JPH04299564A (ja) 半導体装置の製造方法及び半導体装置
KR0154807B1 (ko) 커패시터 및 그의 제조방법
KR980011733A (ko) 반도체 초고집적회로의 저항 및 콘덴서 형성 방법
JPH01144671A (ja) 半導体メモリ装置の製造方法
KR950025997A (ko) 반도체소자의 캐패시터 제조방법
KR19980081640A (ko) Ｍｏｓ 공정으로 실리콘 기판 상에 커패시터 구조물을 형성하는방법
KR19980034178A (ko) 반도체 메모리 장치의 커패시터 제조 방법
JPS61226949A (ja) 半導体装置及びその製造方法
JPH01186651A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee