JP2007150207A - 誘電体素子とその製造方法 - Google Patents
誘電体素子とその製造方法 Download PDFInfo
- Publication number
- JP2007150207A JP2007150207A JP2005346136A JP2005346136A JP2007150207A JP 2007150207 A JP2007150207 A JP 2007150207A JP 2005346136 A JP2005346136 A JP 2005346136A JP 2005346136 A JP2005346136 A JP 2005346136A JP 2007150207 A JP2007150207 A JP 2007150207A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- upper electrode
- annealing
- temperature
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 238000000137 annealing Methods 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims description 24
- 229910052759 nickel Inorganic materials 0.000 claims description 24
- 229910052802 copper Inorganic materials 0.000 claims description 23
- 229910052709 silver Inorganic materials 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000011888 foil Substances 0.000 claims description 9
- 229910052788 barium Inorganic materials 0.000 claims description 4
- 229910052791 calcium Inorganic materials 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052745 lead Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 20
- 230000003647 oxidation Effects 0.000 abstract description 20
- 238000007254 oxidation reaction Methods 0.000 abstract description 20
- 238000001704 evaporation Methods 0.000 abstract description 9
- 230000008020 evaporation Effects 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 38
- 238000004544 sputter deposition Methods 0.000 description 13
- 238000011084 recovery Methods 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 6
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910008651 TiZr Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- -1 that is Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Inorganic Insulating Materials (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】 酸化温度が低い材料を上部電極として使用し、なおかつ誘電体素子のリーク電流密度を十分に低減することの可能な誘電体素子の製造方法を提供する。
【解決手段】 下部電極１２上に誘電体１４を形成して、第１の積層構造１５を作製する。次に、第１の積層構造１５をアニールする。続いて、誘電体１４上に上部電極１６を形成して、第２の積層構造１７を作製する。この後、第２の積層構造１７を減圧雰囲気２５ｂ下で１５０℃以上の温度でアニールする。下部電極１２および上部電極１６の蒸発を防ぐため、第２の積層構造１７のアニールは、４５０℃以下の温度で行うことが好ましい。
【選択図】 図１
【解決手段】 下部電極１２上に誘電体１４を形成して、第１の積層構造１５を作製する。次に、第１の積層構造１５をアニールする。続いて、誘電体１４上に上部電極１６を形成して、第２の積層構造１７を作製する。この後、第２の積層構造１７を減圧雰囲気２５ｂ下で１５０℃以上の温度でアニールする。下部電極１２および上部電極１６の蒸発を防ぐため、第２の積層構造１７のアニールは、４５０℃以下の温度で行うことが好ましい。
【選択図】 図１
Description
この発明は、薄膜コンデンサなどの誘電体素子と、その製造方法に関する。
電極上に誘電体が設けられた構造を有する誘電体素子が一般に知られている。誘電体素子の典型的な例は、薄膜コンデンサである。下記の特許文献１には、基板上に下部電極、誘電体膜および上部電極を順次に積層した後、その積層構造を５００℃以上の酸化雰囲気下でアニールすることにより、リーク電流密度の低い誘電体素子を製造することが開示されている。また、特許文献２には、基板上に下部電極、誘電体膜および上部電極を順次に積層した後、その積層構造を１気圧より低い圧力の雰囲気下で加熱する方法が開示されている。
特開平８−５５９６７号公報
特許第３１８８１７９号
特許文献１の方法では、アニール温度が比較的高いため、上部電極および下部電極の材料としてＰｔを使用している。しかし、Ｐｔは高価なので、酸化温度が低いＣｕ、Ｎｉ、Ａｌ、Ａｇなど安価で導電率の高い材料を誘電体素子の電極に使用できれば好適である。しかし、これらの金属は酸化温度が低いので、比較的高い温度でアニールを行う特許文献１の方法で使用することは難しい。アニール温度を下げれば酸化を防止することはできるが、その反面、リーク電流密度を十分に低減することができなくなってしまう。
そこで、本発明は、酸化温度が低い材料を電極に使用でき、なおかつリーク電流密度を十分に低減できる誘電体素子の製造方法と、この方法によって製造可能な、誘電率が高くリーク電流密度の低い誘電体素子を提供することを課題とする。
本発明の一つの側面は、誘電体素子の製造方法に関する。この方法は、下部電極を用意する工程と、下部電極上に誘電体を形成して、第１の積層構造を作製する工程と、第１の積層構造をアニールする工程と、誘電体上に上部電極を形成して、第２の積層構造を作製する工程と、第２の積層構造を減圧雰囲気下で１５０℃以上の温度でアニールする工程とを備えている。下部電極および上部電極の蒸発を防ぐため、第２の積層構造のアニールは、４５０℃以下の温度で行うことが好ましい。また、減圧雰囲気の圧力は１３３Ｐａ以下であることが好ましい。
第２の積層構造を減圧雰囲気下でアニールすることで、１気圧の雰囲気下でアニールする場合に比べて電極の酸化温度を高めることができる。このため、酸化温度が低い材料を電極に使用しても、電極を酸化させることなく、比較的高い温度で第２の積層構造をアニールすることができる。また、アニール温度が１５０℃以上なので、リーク電流密度を十分に低減することができる。
上部電極は、Ｃｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されていてもよい。これらの材料は比較的低い温度で酸化するが、第２の積層構造を減圧雰囲気下でアニールすることで酸化温度が高まるので、上部電極を酸化させることなく誘電体素子のリーク電流密度を十分に低減することができる。Ｃｕ、Ｎｉ、ＡｌおよびＡｇは比較的高い電気伝導を有しているので、これらを上部電極に使用することで誘電体素子の電気的特性を高めることができる。また、Ｃｕ、Ｎｉ、ＡｌおよびＡｇは比較的安価なので、誘電体素子の製造コストを抑えることも可能である。
誘電体としては、酸化物を使用することができる。この酸化物誘電体の好ましい例は、一般式ＡＢＯ３で表される組成を有するペロブスカイト型の酸化物である。この酸化物は、Ｂａ、Ｓｒ、Ｃａ、Ｐｂ、Ｔｉ、Ｚｒ、Ｈｆのうち一つ以上の元素を含んで構成されている。こうしたペロブスカイト型の酸化物としては、例えば、ＢａＴｉＯ３、ＳｒＴｉＯ３、（ＢａＳｒ）ＴｉＯ３、（ＢａＳｒ）（ＴｉＺｒ）Ｏ３、およびＢａＴｉＺｒＯ３を挙げることができる。誘電体は、これらの酸化物のうち一つ以上を含んでいてもよい。
上部電極がＣｕまたはＮｉから構成されている場合、第２の積層構造をアニールする工程は、第２の積層構造を４５０℃以下の温度でアニールすることが好ましい。アニール温度を４５０℃以下に抑えることで、減圧雰囲気下でも上部電極の蒸発を防ぎやすくなる。
上部電極がＡｌまたはＡｇから構成されている場合、第２の積層構造をアニールする工程は、第２の積層構造を３００℃以下の温度でアニールすることが好ましい。アニール温度を３００℃以下に抑えることで、減圧雰囲気下でも上部電極の蒸発を防ぎやすくなる。
第１の積層構造をアニールする工程は、減圧雰囲気、還元雰囲気または減圧還元雰囲気下で第１の積層構造をアニールしてもよい。これらの雰囲気を使用することにより、下部電極が酸化しにくくなる。その結果、導電率が高く、安価だが、酸化温度の低いＣｕ、Ｎｉ、ＡｌおよびＡｇなどの材料を下部電極に使用することが可能になる。
下部電極は、Ｃｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されていてもよい。第２の積層構造を減圧雰囲気下でアニールすることでＣｕ、Ｎｉ、ＡｌおよびＡｇの酸化温度が引き上げられるので、下部電極を酸化させることなく誘電体素子のリーク電流密度を十分に低減することができる。また、Ｃｕ、Ｎｉ、ＡｌおよびＡｇは高い導電性を有し、安価でもあるので、これらを下部電極に使用することで、誘電体素子の電気的特性を高め、なおかつ製造コストを抑えることができる。
下部電極は金属箔であってもよい。金属箔は自立可能なので、誘電体を支持する基材として使用することができる。したがって、下部電極とは別個に基材を用意する必要はない。
本発明の別の側面は、下部電極と、下部電極上に設けられた誘電体膜と、誘電体膜上に設けられた上部電極とを備える誘電体素子に関する。誘電体素子の上部電極はＣｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されている。Ｃｕ、Ｎｉ、ＡｌおよびＡｇは高い導電性を有し、安価でもあるので、これらを上部電極に使用することで、誘電体素子の電気的特性を高め、なおかつ製造コストを抑えることができる。誘電体膜は９００以上の誘電率を有している。この誘電体素子のリーク電流密度は１×１０−６Ａ／ｃｍ２以下である。本発明によれば、このように高い誘電率と低いリーク電流密度を有する誘電体素子を製造することができる。
この誘電体素子において、誘電体膜は、Ｂａ、Ｓｒ、Ｃａ、Ｔｉ、Ｚｒ、Ｈｆのうちの一つ以上を含む酸化物から構成されており、下部電極は、Ｃｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されていてもよい。Ｃｕ、Ｎｉ、ＡｌおよびＡｇは高い導電性を有し、安価でもあるので、これらを上部電極に使用することで、誘電体素子の電気的特性を高め、なおかつ製造コストを抑えることができる。
本発明によれば、酸化温度が低い材料を電極に使用して誘電体素子を製造し、なおかつその誘電体素子のリーク電流密度を十分に低減することができる。この結果、誘電率が高くリーク電流密度の低い誘電体素子を得ることができる。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本実施形態に係る誘電体素子の製造方法を示す工程図である。図１（ａ）に示されるように、まず、下部電極１２として金属箔を用意する。金属箔は自立可能であり、したがって、後述する誘電体膜１４および上部電極１６を支持するための基材として利用できる。
次に、下部電極１２上に誘電体膜１４を形成して第１の積層構造１５を作製する（図１（ｂ）を参照）。誘電体膜１４は、化学溶液法やスパッタ法など、任意の方法で形成することができる。化学溶液法の一例は、ＭＯＤ（Metal Organic Decomposition：有機金属分解）法である。
続いて、第１の積層構造１５をアニールする（図１（ｃ）を参照）。具体的には、第１の積層構造１５をアニール炉２０に搬入し、所定の温度を有するガス雰囲気２５ａの下で所定の時間にわたり加熱する。このアニール処理により、誘電体膜１４の結晶性が改善される。
下部電極１２の酸化を防止するため、雰囲気２５ａとしては、還元雰囲気、減圧雰囲気または減圧還元雰囲気を使用する。ここで、減圧雰囲気とは、１気圧（＝１０１３２５Ｐａ）より低い圧力を有する雰囲気を意味し、減圧還元雰囲気とは、１気圧より低い圧力を有する還元雰囲気を意味する。上記の雰囲気を使用することにより、導電率が高く、安価だが、酸化温度の低いＣｕ、Ｎｉ、ＡｌおよびＡｇなどの材料を下部電極１２に使用することが可能になる。誘電体膜１４の結晶性を十分に改善するために、雰囲気２５ａの温度は３００℃以上であることが好ましい。
次に、誘電体膜１４上に上部電極１６を形成して、第２の積層構造１７を作製する（図１（ｄ）を参照）。上部電極１６は、スパッタ法や電子ビーム蒸着法など、任意の方法で形成することができる。
通常、上部電極１６の形成の際には、誘電体層１４にダメージが加わり、誘電体層１４中に欠陥を生じさせる。この欠陥は下部電極１２および上部電極１６間のリーク電流密度を増加させる。そこで、この欠陥を除去するため、第２の積層構造１７をアニールする（図１（ｅ）を参照）。以下では、このアニールを「リカバリーアニール」と呼ぶことにする。
具体的には、第２の積層構造１７をアニール炉２０に搬入し、所定の温度を有する減圧ガス雰囲気２５ｂの下で所定の時間にわたり加熱する。これにより、誘電体素子１０が得られる（図１（ｆ）を参照）。誘電体素子１０は、薄膜コンデンサとして使用することができる。リカバリーアニールにより、上部電極１６の形成時に誘電体膜１４に生じた欠陥が除去され、誘電体膜１４の結晶性が改善する。それに伴い、誘電体素子１０のリーク電流密度が減少する。
下部電極１２および上部電極１６の酸化を防止するため、雰囲気２５ｂとしては、減圧雰囲気を使用する。ここでいう減圧雰囲気には、減圧還元雰囲気も含まれる。本実施形態では、真空ポンプを使って大気を１３３Ｐａ以下の圧力に減圧することにより減圧雰囲気２５ｂを得る。
導電率が高く、安価だが、酸化温度の低いＣｕ、Ｎｉ、Ａｌ、Ａｇなどの材料を上部電極１６に使用する場合、雰囲気２５ｂの温度（すなわち、アニール温度）は上部電極１６を酸化させない比較的低い温度に設定される。また、雰囲気２５ｂの圧力が低いので、雰囲気の温度が比較的低くても電極が蒸発するおそれがある。したがって、電極の蒸発を防ぐためにも、雰囲気２５ｂの温度が高すぎてはいけない。その一方で、雰囲気２５ｂの温度が高いほど、誘電体膜１４の欠陥が減少し、リーク電流密度が減少する。したがって、上部電極１６が酸化および蒸発しない温度範囲のなかで、できるだけ高い温度に雰囲気２５ｂの温度を設定することが好ましい。
本発明者らは、雰囲気２５ｂの適切な温度を調べるため、Ｃｕ、Ｎｉ、ＡｌおよびＡｇの各々から構成される上部電極１６を有する誘電体素子１０を本実施形態の方法によって様々な条件下で製造した。具体的には、下部電極１２としてＮｉ箔を用意し、そのＮｉ箔上にＭＯＤ法によって、厚さ５００ｎｍのＢＳＴ、すなわちチタン酸バリウムストロンチウム（ＢａＳｒ）ＴｉＯ３を誘電体膜１４として形成した。こうして得られた第１の積層構造１５を、８００℃の雰囲気２５ａの下でアニールした。雰囲気２５ａは、真空ポンプを使って大気を減圧することにより得られる減圧雰囲気とした。次いで、誘電体膜１４上にスパッタ法によって厚さ２００ｎｍの上部電極１６を形成し、得られた第２の積層構造１７を、様々な温度の減圧雰囲気２５ｂの下で２０分間にわたってアニールした。また、本実施形態との比較のため、減圧雰囲気２５ｂの代わりに、圧力が１気圧の大気雰囲気下でも２０分間にわたり第２の積層構造１７をアニールした。
本発明者らは、このようにして製造した誘電体素子の誘電率とリーク電流密度を測定した。図２〜図５は、この測定結果を示している。上部電極１６は、図２ではＣｕ、図３ではＮｉ、図４ではＡｌ、図５ではＡｇから構成されている。各図の左側における「アニールなし」は、第２の積層構造１７のアニール、すなわちリカバリーアニールを実施しないことを表し、「１００℃」等の数値は、リカバリーアニールに使用した減圧雰囲気２５ｂの温度を表している。各図の上側における「大気」は、減圧されていない大気雰囲気下でリカバリーアニールを実施することを表し、「１３３Ｐａ」等の数値は、減圧雰囲気２５ｂの圧力を表している。なお、大気雰囲気の圧力は１気圧（＝１０１３２５Ｐａ）である。
各図の内側における二段組みの数値のうち上段（１０３０等）は誘電率であり、下段（８．１×１０−６等）はリーク電流密度（単位：Ａ／ｃｍ２）である。誘電率は、室温下で誘電体素子１０の下部電極１２および上部電極１６間に周波数１ｋＨｚ、振幅１Ｖの交流電圧を印加することにより測定した。リーク電流密度は、室温下で誘電体素子１０の下部電極１２および上部電極１６間に３Ｖの直流電圧を印加することにより測定したリーク電流値を電極面積で除した値である。また、各図における「酸化」および「蒸発」は、それぞれ上部電極１６が酸化および蒸発したことを表す。
図２〜図５に示されるように、減圧雰囲気下でリカバリーアニールを行うと、減圧されていない大気中でリカバリーアニールを行う場合より高い温度の下でも、上部電極１６を酸化または蒸発させずに済む。また、図２〜図５のいずれにおいても、減圧雰囲気下でアニール温度が１５０℃以上になると、リーク電流密度が急激に減少し、１×１０−６Ａ／ｃｍ２以下になることが示されている。したがって、アニール温度は１５０℃以上であることが好ましい。
減圧雰囲気下でアニール温度を適度に抑えれば、上部電極１６を酸化や蒸発させることなく誘電体素子１０を製造することができる。アニール温度の好適な上限は上部電極１６の材料に応じて異なる。図２に示されるように、上部電極１６がＣｕの場合、アニール温度が５００℃以上だと上部電極１６が蒸発してしまう。アニール温度が４５０℃のときは、１０−１Ｐａおよび１０−２Ｐａの圧力下で上部電極１６が蒸発せず、９００以上という高い誘電率が測定された。したがって、上部電極１６がＣｕの場合、アニール温度を４５０℃以下にすることが好ましい。
上部電極１６がＮｉの場合は、図３に示されるように、減圧雰囲気下で上部電極１６の酸化および蒸発は確認されなかった。しかし、アニール温度が１５０℃以上４５０℃以下だとリーク電流密度が十分に低いのに対し、１３３Ｐａ、５００℃ではリーク電流密度が極めて大きい。したがって、上部電極１６がＮｉの場合、アニール温度を４５０℃以下にすることが好ましい。
上部電極１６がＡｌの場合は、図４に示されるように、アニール温度が４００℃だと上部電極１６が蒸発してしまう。アニール温度が３００℃のときは、１０−１Ｐａ、１０−２Ｐａおよび１０−４Ｐａの圧力下で上部電極１６が蒸発せず、９９０以上という高い誘電率が測定された。したがって、上部電極１６がＡｌの場合、アニール温度を３００℃以下にすることが好ましい。
上部電極１６がＡｇの場合は、図５に示されるように、アニール温度が４００℃だと上部電極１６が蒸発してしまう。アニール温度が３００℃のときは、１０−１Ｐａ、１０−２Ｐａおよび１０−４Ｐａの圧力下で上部電極１６が蒸発せず、９８０以上という高い誘電率が測定された。したがって、上部電極１６がＡｇの場合、アニール温度を３００℃以下にすることが好ましい。
更に、本発明者らは、ＢＳＴからなる誘電体膜１４をＭＯＤ法ではなくスパッタ法によって形成することにより、様々な条件下で誘電体素子１０を製造した。誘電体膜１４の製法を除けば、製造条件は図２〜図５に特性が示される誘電体素子１０と同じである。図６〜図９は、このようにして製造した誘電体素子の誘電率とリーク電流密度を測定した結果を示している。上部電極１６は、図６ではＣｕ、図７ではＮｉ、図８ではＡｌ、図９ではＡｇから構成されている。図２〜図５と同様に、各図の内側における二段組みの数値のうち上段（１９８０等）は誘電率であり、下段の数値（６×１０−６等）はリーク電流密度（単位：Ａ／ｃｍ２）である。誘電率およびリーク電流密度の測定方法は、既に述べたとおりである。
図６〜図９に示されるように、誘電体膜１４をスパッタ法によって形成する場合でも、減圧雰囲気下でリカバリーアニールを行うことにより、減圧されていない大気中でリカバリーアニールを行う場合より高い温度の下でも、上部電極１６を酸化または蒸発させずに済む。また、図６〜図９のいずれにおいても、減圧雰囲気下でアニール温度が２００℃以上になると、リーク電流密度が極めて低くなることが示されている。
図６に示されるように、上部電極１６がＣｕの場合、アニール温度が５００℃以上だと上部電極１６が蒸発してしまう。アニール温度が４５０℃のときは、１０−１Ｐａおよび１０−２Ｐａの圧力下で上部電極１６が蒸発せず、２０００以上という極めて高い誘電率と、１．４×１０−７Ａ／ｃｍ２という極めて低いリーク電流密度が確認された。したがって、誘電体膜１４をスパッタ法によって製造し、なおかつ上部電極１６がＣｕの場合は、アニール温度を４５０℃以下にすることが好ましい。
上部電極１６がＮｉの場合は、図７に示されるように、１０−４Ｐａの圧力下で処理した試料を除き、減圧雰囲気下で上部電極１６の酸化および蒸発は確認されなかった。しかし、アニール温度が１５０℃以上４５０℃以下だとリーク電流密度が十分に低いのに対し、１３３Ｐａ、５００℃ではリーク電流密度が極めて大きい。したがって、上部電極１６がＮｉの場合、アニール温度を４５０℃以下にすることが好ましい。
上部電極１６がＡｌの場合は、図８に示されるように、アニール温度が４００℃だと上部電極１６が蒸発してしまう。アニール温度が３００℃のときは、１０−１Ｐａ、１０−２Ｐａおよび１０−４Ｐａの圧力下で上部電極１６が蒸発せず、１９９０以上という極めて高い誘電率と、１．２×１０−７Ａ／ｃｍ２という極めて低いリーク電流密度が確認された。したがって、誘電体膜１４をスパッタ法によって製造し、なおかつ上部電極１６がＡｌの場合、アニール温度を３００℃以下にすることが好ましい。
上部電極１６がＡｇの場合は、図９に示されるように、アニール温度が４００℃だと上部電極１６が蒸発してしまう。アニール温度が３００℃のときは、１０−１Ｐａ、１０−２Ｐａおよび１０−４Ｐａの圧力下で上部電極１６が蒸発せず、１９９５という極めて高い誘電率と、１．５×１０−７Ａ／ｃｍ２という極めて低いリーク電流密度が確認された。したがって、上部電極１６がＡｇの場合、アニール温度を３００℃以下にすることが好ましい。
図２〜図９に示されるように、スパッタ法で誘電体膜１４を形成する場合の方が、ＭＯＤ法で形成する場合よりも高い誘電率と低いリーク電流密度を得ることができる。これは、スパッタ法の方がＭＯＤ法よりも質の良い誘電体膜１４を形成できるためと思われる。
このように、第２の積層構造１７を減圧雰囲気下でアニールすることで、常圧の雰囲気下でアニールする場合に比べて電極材料の酸化温度を高めることができる。このため、上部電極１６および下部電極１２の一方または双方が酸化温度の低い材料から構成されていても、比較的高い温度で、それらの電極を酸化させることなく、第２の積層構造をアニールすることができる。アニールの温度が１５０℃以上であれば、誘電体素子のリーク電流密度を十分に低減することができ、また、十分に高い誘電率を得ることもできる。したがって、導電率が高く、安価だが、酸化温度が低い材料を上部電極および下部電極に使用して、９００以上という高い誘電率と、１×１０−６Ａ／ｃｍ２以下という低いリーク電流密度を有する誘電体素子を低コストで製造することができる。
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
下部電極１２はＮｉに限らず、Ｃｕ、Ａｌ、Ａｇなど他の金属から構成されていてもよい。また、下部電極１２は、複数の金属の合金であってもよい。
誘電体膜１４はＢＳＴに限られるわけではない。誘電体は酸化物であってもよく、その好ましい例は、一般式ＡＢＯ３で表される組成を有するペロブスカイト型の酸化物である。ペロブスカイト型酸化物の例としては、ＢＳＴの他に、ＢＴ、すなわちチタン酸バリウムＢａＴｉＯ３や、チタン酸ストロンチウムＳｒＴｉＯ３、（ＢａＳｒ）（ＴｉＺｒ）Ｏ３、ＢａＴｉＺｒＯ３を挙げることができる。誘電体は、これらの酸化物のうち一つ以上を含んでいてもよい。
上部電極１６は、Ｃｕ、Ｎｉ、ＡｌおよびＡｇのうち二つ以上からなる合金であってもよい。
上記実施形態では、下部電極１２として金属箔を使用しており、この金属箔が誘電体膜１４および上部電極１６を支持する基材を兼ねている。この代わりに、下部電極１２とは別個に基材を用意し、この基材上に下部電極、誘電体膜および上部電極を順次に積層してもよい。この場合、基材が下部電極、誘電体膜および上部電極を支持することになる。
１０…誘電体素子、１２…下部電極、１４…誘電体膜、１５…第１の積層構造、１６…上部電極、１７…第２の積層構造、２０…アニール炉、２５ａ、２５ｂ…雰囲気
Claims (10)
- 下部電極を用意する工程と、
前記下部電極上に誘電体を形成して、第１の積層構造を作製する工程と、
前記第１の積層構造をアニールする工程と、
前記誘電体膜上に上部電極を形成して、第２の積層構造を作製する工程と、
前記第２の積層構造を減圧雰囲気下で１５０℃以上の温度でアニールする工程と、
を備える誘電体素子の製造方法。 - 前記上部電極は、Ｃｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されている、請求項１に記載の誘電体素子の製造方法。
- 前記誘電体は、ペロブスカイト型構造を有しており、且つ、Ｂａ、Ｓｒ、Ｃａ、Ｐｂ、Ｔｉ、Ｚｒ、Ｈｆのうち一つ以上の元素を含んでいる請求項１または２に記載の誘電体素子の製造方法。
- 前記上部電極はＣｕまたはＮｉから構成されており、
前記第２の積層構造をアニールする工程は、前記第２の積層構造を４５０℃以下の温度でアニールする、請求項３に記載の誘電体素子の製造方法。 - 前記上部電極はＡｌまたはＡｇから構成されており、
前記第２の積層構造をアニールする工程は、前記第２の積層構造を３００℃以下の温度でアニールする、請求項３に記載の誘電体素子の製造方法。 - 前記第１の積層構造をアニールする工程は、減圧雰囲気、還元雰囲気または減圧還元雰囲気下で前記第１の積層構造をアニールする、請求項１〜５のいずれかに記載の誘電体素子の製造方法。
- 前記下部電極は、Ｃｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されている、請求項６に記載の誘電体素子の製造方法。
- 前記下部電極が金属箔である、請求項１〜７のいずれかに記載の誘電体素子の製造方法。
- 下部電極と、
前記下部電極上に設けられた誘電体と、
前記誘電体上に設けられた上部電極と、
を備える誘電体素子において、
前記上部電極がＣｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されており、
前記誘電体が９００以上の誘電率を有しており、リーク電流密度が１×１０−６Ａ／ｃｍ２以下であることを特徴とする誘電体素子。 - 前記誘電体は、Ｂａ、Ｓｒ、Ｃａ、Ｔｉ、Ｚｒ、Ｈｆのうちの一つ以上を含む酸化物から構成されており、
前記下部電極は、Ｃｕ、Ｎｉ、ＡｌおよびＡｇのうち一つ以上から構成されている、
請求項９に記載の誘電体素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005346136A JP4670612B2 (ja) | 2005-11-30 | 2005-11-30 | 誘電体素子とその製造方法 |
| US11/602,981 US7581311B2 (en) | 2005-11-30 | 2006-11-22 | Method for manufacturing a dielectric element |
| KR1020060117538A KR101248792B1 (ko) | 2005-11-30 | 2006-11-27 | 유전체 소자 및 이의 제조방법 |
| EP14001474.7A EP2772954A3 (en) | 2005-11-30 | 2006-11-27 | Capacitor and method for manufacturing the same |
| EP06024540.4A EP1793416B1 (en) | 2005-11-30 | 2006-11-27 | Capacitor and method for manufacturing the same |
| TW095143967A TW200737244A (en) | 2005-11-30 | 2006-11-28 | Dielectric element and method for manufacturing the same |
| CN2006101633026A CN1975945B (zh) | 2005-11-30 | 2006-11-30 | 电介质元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005346136A JP4670612B2 (ja) | 2005-11-30 | 2005-11-30 | 誘電体素子とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007150207A true JP2007150207A (ja) | 2007-06-14 |
| JP4670612B2 JP4670612B2 (ja) | 2011-04-13 |
Family
ID=37837429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005346136A Active JP4670612B2 (ja) | 2005-11-30 | 2005-11-30 | 誘電体素子とその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7581311B2 (ja) |
| EP (2) | EP2772954A3 (ja) |
| JP (1) | JP4670612B2 (ja) |
| KR (1) | KR101248792B1 (ja) |
| CN (1) | CN1975945B (ja) |
| TW (1) | TW200737244A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009122774A1 (ja) * | 2008-03-31 | 2009-10-08 | 三井金属鉱業株式会社 | キャパシタ形成材及びキャパシタを備えたプリント配線板 |
| JP2010157529A (ja) * | 2008-12-26 | 2010-07-15 | Tdk Corp | 誘電体薄膜素子の製造方法 |
| JP2014007239A (ja) * | 2012-06-22 | 2014-01-16 | Tdk Corp | 薄膜コンデンサ |
| JP2015025196A (ja) * | 2013-06-20 | 2015-02-05 | Tdk株式会社 | アモルファス誘電体膜および電子部品 |
| US10085343B2 (en) | 2016-11-04 | 2018-09-25 | Tdk Corporation | Thin-film capacitor and electronic component embedded substrate |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8813325B2 (en) * | 2011-04-12 | 2014-08-26 | Intermolecular, Inc. | Method for fabricating a DRAM capacitor |
| US9646766B2 (en) * | 2012-06-14 | 2017-05-09 | Uchicago Argonne, Llc | Method of making dielectric capacitors with increased dielectric breakdown strength |
| EP2980862B1 (en) * | 2013-03-29 | 2019-05-15 | Asahi Kasei Kabushiki Kaisha | Manufacturing method for semiconductor light-emitting element, and semiconductor light-emitting element |
| CN109627049A (zh) * | 2017-10-09 | 2019-04-16 | 湖北大学 | 一种提高储能陶瓷材料介电常数的方法 |
| EP4295381A1 (en) * | 2021-02-17 | 2023-12-27 | Applied Materials, Inc. | Capacitor dielectric for shorter capacitor height and quantum memory dram |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855967A (ja) * | 1994-07-29 | 1996-02-27 | Texas Instr Inc <Ti> | 強誘電体薄膜キャパシタの製造方法 |
| JPH0878283A (ja) * | 1994-09-06 | 1996-03-22 | Toshiba Corp | 薄膜キャパシタ |
| JPH09153597A (ja) * | 1995-09-26 | 1997-06-10 | Sharp Corp | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 |
| JPH09208394A (ja) * | 1996-02-07 | 1997-08-12 | Tdk Corp | 強誘電体薄膜及び強誘電体薄膜コンデンサの製造方法 |
| JPH10233490A (ja) * | 1996-10-02 | 1998-09-02 | Sony Corp | 強誘電体キャパシタの製造方法 |
| JP2001111000A (ja) * | 1999-08-14 | 2001-04-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
| JP2001185443A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | 薄膜コンデンサ |
| JP2002208678A (ja) * | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004134451A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793969A (ja) * | 1993-09-22 | 1995-04-07 | Olympus Optical Co Ltd | 強誘電体容量素子 |
| JP3435966B2 (ja) * | 1996-03-13 | 2003-08-11 | 株式会社日立製作所 | 強誘電体素子とその製造方法 |
| US5736759A (en) | 1996-07-24 | 1998-04-07 | Nec Research Institute, Inc. | Reduced fatigue ferroelectric element |
| JP2003510839A (ja) * | 1999-09-28 | 2003-03-18 | シメトリックス・コーポレーション | バリア層を有する集積回路およびその製造方法 |
| KR100342873B1 (ko) * | 2000-06-29 | 2002-07-02 | 박종섭 | 반도체장치의 커패시터 제조방법 |
| US6887716B2 (en) | 2000-12-20 | 2005-05-03 | Fujitsu Limited | Process for producing high quality PZT films for ferroelectric memory integrated circuits |
| US6900498B2 (en) * | 2001-05-08 | 2005-05-31 | Advanced Technology Materials, Inc. | Barrier structures for integration of high K oxides with Cu and Al electrodes |
| CN1318646C (zh) * | 2001-06-28 | 2007-05-30 | 艾纳尔杰纽斯公司 | 制造镀镍的铜基片的方法以及含有此基片的薄膜复合材料 |
| KR100532409B1 (ko) * | 2001-08-14 | 2005-11-30 | 삼성전자주식회사 | 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법 |
| JP4488661B2 (ja) * | 2001-09-18 | 2010-06-23 | Ｏｋｉセミコンダクタ株式会社 | 強誘電体キャパシタの製造方法 |
| US7029971B2 (en) * | 2003-07-17 | 2006-04-18 | E. I. Du Pont De Nemours And Company | Thin film dielectrics for capacitors and methods of making thereof |
| US7256980B2 (en) * | 2003-12-30 | 2007-08-14 | Du Pont | Thin film capacitors on ceramic |
-
2005
- 2005-11-30 JP JP2005346136A patent/JP4670612B2/ja active Active
-
2006
- 2006-11-22 US US11/602,981 patent/US7581311B2/en active Active
- 2006-11-27 EP EP14001474.7A patent/EP2772954A3/en not_active Withdrawn
- 2006-11-27 EP EP06024540.4A patent/EP1793416B1/en active Active
- 2006-11-27 KR KR1020060117538A patent/KR101248792B1/ko active IP Right Grant
- 2006-11-28 TW TW095143967A patent/TW200737244A/zh unknown
- 2006-11-30 CN CN2006101633026A patent/CN1975945B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855967A (ja) * | 1994-07-29 | 1996-02-27 | Texas Instr Inc <Ti> | 強誘電体薄膜キャパシタの製造方法 |
| JPH0878283A (ja) * | 1994-09-06 | 1996-03-22 | Toshiba Corp | 薄膜キャパシタ |
| JPH09153597A (ja) * | 1995-09-26 | 1997-06-10 | Sharp Corp | 強誘電体薄膜素子の製造方法、強誘電体薄膜素子、及び強誘電体メモリ素子 |
| JPH09208394A (ja) * | 1996-02-07 | 1997-08-12 | Tdk Corp | 強誘電体薄膜及び強誘電体薄膜コンデンサの製造方法 |
| JPH10233490A (ja) * | 1996-10-02 | 1998-09-02 | Sony Corp | 強誘電体キャパシタの製造方法 |
| JP2001111000A (ja) * | 1999-08-14 | 2001-04-20 | Samsung Electronics Co Ltd | 半導体素子及びその製造方法 |
| JP2001185443A (ja) * | 1999-12-22 | 2001-07-06 | Hitachi Ltd | 薄膜コンデンサ |
| JP2002208678A (ja) * | 2001-01-11 | 2002-07-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2004134451A (ja) * | 2002-10-08 | 2004-04-30 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009122774A1 (ja) * | 2008-03-31 | 2009-10-08 | 三井金属鉱業株式会社 | キャパシタ形成材及びキャパシタを備えたプリント配線板 |
| JPWO2009122774A1 (ja) * | 2008-03-31 | 2011-07-28 | 三井金属鉱業株式会社 | キャパシタ形成材及びキャパシタを備えたプリント配線板 |
| JP2010157529A (ja) * | 2008-12-26 | 2010-07-15 | Tdk Corp | 誘電体薄膜素子の製造方法 |
| JP2014007239A (ja) * | 2012-06-22 | 2014-01-16 | Tdk Corp | 薄膜コンデンサ |
| JP2015025196A (ja) * | 2013-06-20 | 2015-02-05 | Tdk株式会社 | アモルファス誘電体膜および電子部品 |
| US10085343B2 (en) | 2016-11-04 | 2018-09-25 | Tdk Corporation | Thin-film capacitor and electronic component embedded substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2772954A3 (en) | 2014-09-10 |
| US20070236866A1 (en) | 2007-10-11 |
| JP4670612B2 (ja) | 2011-04-13 |
| EP1793416A2 (en) | 2007-06-06 |
| EP1793416B1 (en) | 2017-05-10 |
| EP2772954A2 (en) | 2014-09-03 |
| US7581311B2 (en) | 2009-09-01 |
| KR20070056970A (ko) | 2007-06-04 |
| KR101248792B1 (ko) | 2013-04-03 |
| TW200737244A (en) | 2007-10-01 |
| CN1975945B (zh) | 2012-04-11 |
| CN1975945A (zh) | 2007-06-06 |
| EP1793416A3 (en) | 2009-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4670612B2 (ja) | 誘電体素子とその製造方法 | |
| WO2013073332A1 (ja) | 固体電解コンデンサ及びその製造方法 | |
| JP4956939B2 (ja) | 誘電体膜及びその製造方法 | |
| US7539005B2 (en) | Dielectric film production process and capacitor | |
| JPH11238861A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP2007194592A (ja) | 誘電体素子とその製造方法 | |
| JP2001135143A (ja) | 誘電体膜及びその製造方法 | |
| JP4941466B2 (ja) | 誘電体薄膜素子の製造方法 | |
| JP4604939B2 (ja) | 誘電体薄膜、薄膜誘電体素子およびその製造方法 | |
| JP2005183968A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| JP5267265B2 (ja) | 誘電体素子及び誘電体素子の製造方法 | |
| JP2007059896A (ja) | 誘電体膜の製造方法及びコンデンサ | |
| JP2006108626A (ja) | 固体電解コンデンサおよびその製造方法 | |
| JP2007242880A (ja) | 成膜方法 | |
| JP4513193B2 (ja) | 薄膜積層体の製造方法および強誘電体薄膜素子の製造方法 | |
| KR19980037961A (ko) | 반도체 소자의 커패시터 제조방법 | |
| JP2852809B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JPH06267785A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2006269320A (ja) | 電極用ペーストならびにこれを用いた積層セラミック電子部品の製造方法 | |
| JP2008227115A (ja) | 薄膜キャパシタ用の下部電極とその製造方法 | |
| JPH10294426A (ja) | 薄膜キャパシタとその製造方法 | |
| JP4659772B2 (ja) | 半導体素子の製造方法 | |
| US20160225524A1 (en) | Method of manufacturing multilayer ceramic electronic component | |
| JP2007284312A (ja) | 複合酸化物膜の製造方法、その製造方法で得られる複合体、該複合体を含む誘電材料、圧電材料、コンデンサ、圧電素子並びに電子機器 | |
| JP2000307077A (ja) | 薄膜キャパシタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100906 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110103 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4670612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |