KR100532409B1 - 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법 - Google Patents

유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법 Download PDF

Info

Publication number
KR100532409B1
KR100532409B1 KR10-2001-0049036A KR20010049036A KR100532409B1 KR 100532409 B1 KR100532409 B1 KR 100532409B1 KR 20010049036 A KR20010049036 A KR 20010049036A KR 100532409 B1 KR100532409 B1 KR 100532409B1
Authority
KR
South Korea
Prior art keywords
heat treatment
film
treatment process
forming
capacitor
Prior art date
Application number
KR10-2001-0049036A
Other languages
English (en)
Other versions
KR20030015000A (ko
Inventor
임재순
이승환
최한메
이윤정
남갑진
박기연
김영선
김성태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0049036A priority Critical patent/KR100532409B1/ko
Priority to US10/034,043 priority patent/US6599807B2/en
Publication of KR20030015000A publication Critical patent/KR20030015000A/ko
Application granted granted Critical
Publication of KR100532409B1 publication Critical patent/KR100532409B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

본 발명의 반도체 소자의 커패시터 형성 방법에 의하면, 먼저 반도체 기판 위에 하부 전극을 형성한다. 다음에 하부 전극 위에 높은 유전율을 갖는 물질막으로 이루어진 유전체막을 형성한다. 이어서 유전체막 위에 금속 질화물막으로 이루어진 상부 전극을 형성한다. 그리고 하부 전극, 유전체막 및 상부 전극이 순차적으로 형성된 구조체에 대하여 200-500℃의 온도와 산소 분위기에의 제1 열처리 공정, 및 300-700℃의 온도와 진공 상태의 제2 열처리 공정을 순차적으로 수행한다.

Description

유전체막과 상부 전극 계면에서의 누설 전류 특성이 개선된 반도체 소자의 커패시터 형성 방법{Method for manufacturing capacitor having improved leakage current characteristic at interface between dielectric layer and upper electrode}
본 발명은 반도체 소자의 커패시터 형성 방법에 관한 것으로서, 보다 상세하게는 유전체막과 상부 전극 계면에서의 누설 전류 특성이 개선된 반도체 소자의 커패시터 형성 방법에 관한 것이다.
최근 반도체 소자의 커패시터를 형성하는데 있어서, 높은 유전 용량, 낮은 누설 전류 및 고신뢰도 등을 얻기 위해서, 유전체막을 높은 유전율을 가지는 물질로 형성하고 있는 추세이다. 높은 유전율을 갖는 물질의 예를 들면, 탄탈륨 산화물(Ta2O5), 알루미늄 산화물(Al2O3) 또는 티타늄 산화물(TiO 2) 등이 있다. 이와 같이 높은 유전율을 가지는 물질로 이루어진 유전체막을 사용하는 경우, 하부 전극으로는 폴리실리콘막을 사용하고, 상부 전극으로는 티타늄 질화물(TiN)막을 사용할 수 있다.
하부 전극으로서 폴리실리콘막을 사용하고, 유전체막으로서 높은 유전율을 가지는 물질막을 사용하고, 그리고 상부 전극으로서 티타늄 질화물막을 사용하는 경우, 하부 전극과 유전체막 사이의 계면과 유전체막과 상부 전극 사이의 계면이 불안정한 상태를 나타내는 경향이 있다. 이와 같이 유전체막과 전극들 사이의 계면이 불안정한 상태를 나타내는 경우, 본래의 누설 전류 특성이 나타나지 않고 열화된 누설 전류 특성이 나타나며, 이에 따라 소자의 신뢰성이 저하된다.
하부 전극과 유전체막 사이의 계면에서의 불안정한 상태를 해소하기 위하여, 하부 전극 및 유전체막 사이에 실리콘 질화물(SiN)막을 형성하는 방법이 사용된다. 즉 하부 전극을 폴리실리콘막을 사용하여 형성하고, 이어서 유전체막을 형성하기 전에 급속 질화 열처리(RTN; Rapid Thermal Nitridation)를 수행하여 실리콘 질화물막을 형성한다. 그리고 실리콘 질화물막 위에 유전체막을 증착함으로써 하부 전극과 유전체막 사이의 불안정한 상태가 억제되도록 한다. 그러나 이와 같은 방법은 높은 유전율을 갖는 유전체막과 티타늄 질화물막으로 이루어진 상부 전극 사이의 계면에는 적용할 수 없는 방법이다. 따라서 유전체막과 상부 전극 사이의 계면에서의 불안정한 상태를 방지하여 누설 전류 특성을 개선시킬 방법을 개발할 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는, 높은 유전율을 갖는 유전체막과 상부 전극 사이의 계면에서의 불안정한 상태를 억제함으로써 누설 전류 특성이 개선된 반도체 소자의 커패시터 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 커패시터 형성 방법은 다음과 같은 단계들을 포함한다. 먼저 반도체 기판 위에 하부 전극을 형성한다. 상기 하부 전극 위에 높은 유전율을 갖는 물질막으로 이루어진 유전체막을 형성한다. 상기 유전체막 위에 금속 질화물막으로 이루어진 상부 전극을 형성한다. 그리고 상기 하부 전극, 유전체막 및 상부 전극이 순차적으로 형성된 구조체에 대하여 200-500℃의 온도와 산소 분위기에의 제1 열처리 공정, 및 300-700℃의 온도와 진공 상태의 제2 열처리 공정을 순차적으로 수행한다.
상기 하부 전극은 불순물이 도핑된 폴리실리콘막을 사용하여 형성할 수 있다. 이 경우 상기 폴리실리콘막을 사용하여 하부 전극을 형성한 후에 급속 질화 열처리 공정을 수행하는 단계를 더 포함하는 것이 바람직하다.
상기 유전체막은 적어도 하나의 금속 산화물막을 포함하는 것이 바람직하다. 이 경우 상기 금속 산화막은, 탄탈륨 산화물막, 알루미늄 산화물막 및 티타늄 산화물막으로 이루어진 그룹 중 적어도 어느 하나를 포함할 수 있다.
상기 상부 전극을 이루는 금속 질화물막은 티타늄 질화물막인 것이 바람직하다.
상기 산소 분위기에서의 제1 열처리 공정은 200-500℃의 온도에서 O2 가스, N2O 가스 또는 O3 가스를 사용하여 수행하는 것이 바람직하다. 이 경우 상기 제1 열처리 공정에 사용되는 가스에서의 산소 농도는 0.01-100%인 것이 바람직하다.
상기 제1 열처리 공정은 퍼니스에서 수행할 수 있다. 또는 상기 제1 열처리 공정은 매엽식 설비에서 수행할 수도 있다.
상기 진공 상태에서의 제2 열처리 공정은 300-700℃의 온도에서 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 설명하기로 한다.
도 1은 본 발명에 따른 반도체 소자의 커패시터 형성 방법을 설명하기 위하여 나타내 보인 플로우 챠트이다. 그리고 도 2 및 도 3은 도 1의 플로우 챠트의 각 단계를 수행한 후의 결과물을 나타내 보인 단면도들이다.
도 1의 플로우 챠트와 도 2 및 도 3의 단면도들을 참조하면, 먼저 반도체 기판(200) 위에 커패시터의 하부 전극(220)을 형성한다(단계 110). 이때 반도체 기판(200)과 하부 전극(220) 사이에는 층간 절연막(210)이 배치된다. 비록 도면에는 하부 전극(220)과 반도체 기판(200)이 층간 절연막(210)에 의해 절연된 것으로 도시되어 있지만, 다른 컨택 영역에서 하부 전극(220)과 반도체 기판(200)의 불순물 영역(미도시)이 상호 전기적으로 연결될 수 있다. 상기 하부 전극(220)은 불순물이 도핑된 폴리실리콘막을 사용하여 형성한다. 상기 불순물의 도전형은 P형인 것이 바람직하지만, 반드시 이에 한정되는 것은 아니다.
다음에 급속 질화 열처리 공정을 수행한다(단계 120). 즉 급속 질화 열처리 공정을 수행하여, 후속 공정에서 형성될 유전체막과 하부 전극(220) 사이의 계면 안정화를 위해 완충막(230)을 형성하다. 상기 완충막(230)으로는 실리콘 질화물(Si3N4)막 또는 실리콘 산화 질화물(SiON)막을 사용할 수 있다. 경우에 따라서는 단순하게 열처리 공정만을 수행하여 실리콘 산화물(SiO2)막을 완충막(230)으로서 사용할 수도 있다. 도 1의 플로우 챠트의 단계 110 및 120을 수행한 후의 결과물이 도 2에 도시되어 있다.
다음에 상기 완충막(230) 위에 유전체막(240)을 형성한다(단계 130). 이 유전체막(240)은 높은 유전율을 갖는 물질막을 사용하여 형성한다. 바람직하게는, 상기 유전체막(240)은 적어도 하나의 금속 산화물막을 포함한다. 예를 들면, 탄탈륨 산화물(Ta2O5)막, 알루미늄 산화물(Al2O3)막 및 티타늄 산화물(TiO 2)막으로 이루어진 그룹 중 적어도 어느 하나를 포함하도록 형성한다.
다음에 상기 유전체막(240) 위에 금속 질화물막으로 이루어진 상부 전극(250)을 형성한다(단계 140). 상기 금속 질화물막으로서 티타늄 질화물(TiN)막을 사용한다. 도 1의 플로우 챠트의 단계 130 및 140을 수행한 후의 결과물이 도 3에 도시되어 있다.
다음에 산소 분위기에의 제1 열처리 공정을 수행한다(단계 150). 상기 산소 분위기에서의 제1 열처리 공정은 200-500℃의 온도에서 O2 가스, N2O 가스 또는 O3 가스를 사용하여 수행하는데, 이때 상기 제1 열처리 공정에 사용되는 가스에서의 산소 농도는 0.01-100%이다. 그리고 상기 제1 열처리 공정은 퍼니스(furnace)를 사용하여 수행하거나 또는 매엽식 설비를 사용하여 수행한다.
다음에 진공 상태에서의 제2 열처리 공정을 수행한다(단계 160). 상기 진공 상태에서의 제2 열처리 공정은 300-700℃의 온도에서 수행한다. 상기 제1 열처리 공정을 수행하는 동안, 유전체막(240)과 상부 전극(250) 사이의 계면에서의 불안정한 상태가 산소 가스에 의해 치유되며, 이에 따라 누설 전류 특성이 개선된다. 더욱이 제2 열처리 공정에 의해서 누설 전류 특성이 더욱 향상된다.
도 4는 본 발명에 다른 커패시터 형성 방법에 의해 형성된 커패시터에서 측정된 누설 전류량을 나타내 보인 그래프로서, 보다 구체적으로는 참조 부호 "410"으로 나타낸 선은 본 발명에 따른 커패시터 형성 방법에 의해 산소 분위기에서의 제1 열처리 공정을 수행한 경우이고, 참조 부호 "420"으로 나타낸 선은 종래의 커패시터 형성 방법에 의해 산소 분위기에서의 열처리 공정을 수행하지 않은 경우이다.
상기 커패시터는 하부 전극으로서 도핑된 폴리실리콘막을, 유전체막으로서 티타늄 산화물(Ti2O5)막을, 그리고 상부 전극으로서 티타늄 질화물(TiN)막을 사용하여 형성하였으며, 하부 전극 형성 후 및 유전체막 형성 전에 급속 질화 열처리 공정을 수행하여 하부 전극과 유전체막 사이에 실리콘 질화물(SiN)막을 형성하였다. 또한 상부 전극을 형성한 후에 퍼니스에서 제1 열처리 공정을 수행하였는데, 이때 퍼니스 내의 온도는 400℃로 조절하였으며, 사용 가스로는 산소 농도가 5%인 O2 가스를 사용하였다.
도 4에 나타낸 바와 같이, 포지티브 전압 및 네가티브 전압하에서 본 발명에 따른 커패시터 형성 방법에 의해 산소 분위기에서의 열처리 공정을 수행한 경우(410 참조), 산소 분위기에서의 열처리 공정을 수행하지 않은 경우(420 참조)에 비하여 누설 전류량이 감소되었음을 알 수 있다.
도 5도 또한 본 발명에 다른 커패시터 형성 방법에 의해 형성된 커패시터에서 측정된 누설 전류량을 나타내 보인 그래프로서, 보다 구체적으로는 참조 부호 "510"으로 나타낸 선은 본 발명에 따른 커패시터 형성 방법에 의해 산소 분위기에서의 제1 열처리 공정 및 진공 상태에서의 제2 열처리 공정을 수행한 경우이고, 참조 부호 "520"으로 나타낸 선은 종래의 커패시터 형성 방법에 의해 산소 분위기에서의 열처리 공정과 진공 상태에서의 열처리 공정을 수행하지 않은 경우이다.
도 5에 나타낸 바와 같이, 포지티브 전압 및 네가티브 전압하에서 본 발명에 따른 커패시터 형성 방법에 의해 산소 분위기에서의 제1 열처리 공정 및 진공 상태에서의 제2 열처리 공정을 수행한 경우(510 참조), 산소 분위기 및 진공 상태에서의 열처리 공정을 수행하지 않은 경우(520 참조)에 비하여 누설 전류량이 감소되었음을 알 수 있다.
도 6a 및 도 6b는 본 발명에 따른 커패시터 제조 방법에 있어서, 산소 분위기에서의 제1 열처리 공정을 수행한 후에 누설 전류량의 변화를 나타내 보인 그래프들이다.
보다 구체적으로 도 6a는 5%의 산소 분위기에서 대략 400℃ 온도의 제1 열처리 공정만을 수행하여 커패시터를 완성한 후에 순차적으로 바이어스를 인가하였을 때의 누설 전류 변화량으로서 바이어스를 인가한 순서는 참조 부호 "601", "602", "603" 및 "604" 순서대로이다. 도 6a에서 알 수 있듯이, 산소 분위기에서의 제1 열처리 공정만을 수행한 경우, 누설 전류 변화량이 크며, 이 변화량은 특히 저전압 영역에서 커진다는 것을 알 수 있다. 도 6b는 1.0V에서의 누설 전류량으로서 빠른 시점에서 급격히 증가하는 것을 알 수 있다.
도 7a 및 도 7b는 본 발명에 따른 커패시터 제조 방법에 있어서, 산소 분위기에서의 제1 열처리 공정 및 진공 상태에서의 제2 열처리 공정을 수행한 후에 누설 전류량의 변화를 나타내 보인 그래프들이다.
보다 구체적으로 도 7a는 5%의 산소 분위기에서 대략 400℃ 온도의 제1 열처리 공정을 수행하고, 이어서 진공 상태에서 대략 400℃ 온도의 제2 열처리 공정을 수행하여 커패시터를 완성한 후에 순차적으로 바이어스를 인가하였을 때의 누설 전류 변화량으로서, 바이어스를 인가한 순서는 참조 부호 "701", "702", "703" 및 "704" 순서대로이다. 도 7a에서 알 수 있듯이, 산소 분위기에서의 제1 열처리 공정과 진공 상태에서의 제2 열처리 공정을 모두 수행한 경우, 바이어스를 여러차례 인가하더라도 누설 전류 변화량이 상대적으로 크지 않다는 것을 알 수 있다. 도 7b는 1.0V에서의 누설 전류량으로서 일정 시점이 경과한 후 급격히 증가할 뿐 그 이전까지는 낮은 값을 유지한다는 것을 알 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 커패시터 형성 방법에 의하면, 높은 유전율을 갖는 유전체막과 티타늄 질화물막으로 이루어진 상부 전극을 형성한 후에 산소 분위기에서의 제1 열처리 공정과 진공 상태에서의 제2 열처리 공정을 수행함으로써, 상기 유전체막과 상부 전극 사이의 계면을 안정화시킬 수 있으며, 이에 따라 소자의 누설 전류 증대를 억제시킬 수 있다는 이점이 있다.
도 1은 본 발명에 따른 반도체 소자의 커패시터 형성 방법을 설명하기 위하여 나타내 보인 플로우 챠트이다.
도 2는 도 1의 플로우 챠트의 단계 110 및 120을 수행한 후의 결과물을 나타내 보인 단면도들이다.
도 3은 도 1의 플로우 챠트의 단계 130 및 140을 수행한 후의 결과물을 나타내 보인 단면도들이다.
도 4는 본 발명에 따른 커패시터 형성 방법에 의해 산소 분위기에서의 제1 열처리 공정을 수행하여 형성한 커패시터에서 측정된 누설 전류량을 나타내 보인 그래프이다.
도 5는 본 발명에 따른 커패시터 형성 방법에 의해 산소 분위기에서의 제1 열처리 공정 및 진공 상태에서의 제2 열처리 공정을 수행하여 형성한 커패시터에서 측정된 누설 전류량을 나타내 보인 그래프이다.
도 6a 및 도 6b는 본 발명에 따른 커패시터 제조 방법에 있어서, 산소 분위기에서의 제1 열처리 공정을 수행한 후에 누설 전류량의 변화를 나타내 보인 그래프들이다.
도 7a 및 도 7b는 본 발명에 따른 커패시터 제조 방법에 있어서, 산소 분위기에서의 제1 열처리 공정 및 진공 상태에서의 제2 열처리 공정을 수행한 후에 누설 전류량의 변화를 나타내 보인 그래프들이다.

Claims (11)

  1. 반도체 기판 위에 하부 전극을 형성하는 단계;
    상기 하부 전극 위에 높은 유전율을 갖는 물질막으로 이루어진 유전체막을 형성하는 단계;
    상기 유전체막 위에 금속 질화물막으로 이루어진 상부 전극을 형성하는 단계; 및
    상기 하부 전극, 유전체막 및 상부 전극이 순차적으로 형성된 구조체에 대하여 200-500℃의 온도와 산소 분위기에서의 제1 열처리 공정, 및 300-700℃의 온도와 펌핑에 의해 만들어지는 진공 상태에서의 제2 열처리 공정을 순차적으로 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  2. 제1항에 있어서,
    상기 하부 전극은 불순물이 도핑된 폴리실리콘막을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  3. 제2항에 있어서,
    상기 폴리실리콘막을 사용하여 하부 전극을 형성한 후에 급속 질화 열처리 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  4. 제1항에 있어서,
    상기 유전체막은 적어도 하나의 금속 산화물막을 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  5. 제4항에 있어서,
    상기 금속 산화막은, 탄탈륨 산화물막, 알루미늄 산화물막 및 티타늄 산화물막으로 이루어진 그룹 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  6. 제1항에 있어서,
    상기 상부 전극을 이루는 금속 질화물막은 티타늄 질화물막인 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  7. 제1항에 있어서,
    상기 산소 분위기에서의 제1 열처리 공정은 O2 가스, N2O 가스 또는 O3 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  8. 제7항에 있어서,
    상기 제1 열처리 공정에 사용되는 가스에서의 산소 농도는 0.01-100%인 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  9. 제1항에 있어서,
    상기 제1 열처리 공정은 퍼니스에서 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  10. 제1항에 있어서,
    상기 제1 열처리 공정은 매엽식 설비에서 수행하는 것을 특징으로 하는 반도체 소자의 커패시터 형성 방법.
  11. 삭제
KR10-2001-0049036A 2001-08-14 2001-08-14 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법 KR100532409B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0049036A KR100532409B1 (ko) 2001-08-14 2001-08-14 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
US10/034,043 US6599807B2 (en) 2001-08-14 2001-12-20 Method for manufacturing capacitor of semiconductor device having improved leakage current characteristics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0049036A KR100532409B1 (ko) 2001-08-14 2001-08-14 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법

Publications (2)

Publication Number Publication Date
KR20030015000A KR20030015000A (ko) 2003-02-20
KR100532409B1 true KR100532409B1 (ko) 2005-11-30

Family

ID=19713196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0049036A KR100532409B1 (ko) 2001-08-14 2001-08-14 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법

Country Status (2)

Country Link
US (1) US6599807B2 (ko)
KR (1) KR100532409B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639200B1 (ko) * 2000-06-30 2006-10-31 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 제조방법
US6451646B1 (en) * 2000-08-30 2002-09-17 Micron Technology, Inc. High-k dielectric materials and processes for manufacturing them
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6818500B2 (en) * 2002-05-03 2004-11-16 Micron Technology, Inc. Method of making a memory cell capacitor with Ta2O5 dielectric
KR100466310B1 (ko) * 2002-11-13 2005-01-14 삼성전자주식회사 금속-절연체-금속 커패시터의 제조 방법
KR100947064B1 (ko) * 2003-08-13 2010-03-10 삼성전자주식회사 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
US20050130448A1 (en) * 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
JP4589092B2 (ja) * 2004-12-03 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Ｔｄｋ株式会社 誘電体素子とその製造方法
US7964514B2 (en) 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7601604B2 (en) * 2006-10-12 2009-10-13 Atmel Corporation Method for fabricating conducting plates for a high-Q MIM capacitor
US8395053B2 (en) * 2007-06-27 2013-03-12 Stats Chippac Ltd. Circuit system with circuit element and reference plane
KR20100050788A (ko) * 2008-11-06 2010-05-14 삼성전자주식회사 반도체 장치의 형성 방법
US8853049B2 (en) * 2011-09-21 2014-10-07 Intermolecular, Inc. Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
US9013002B1 (en) * 2011-12-02 2015-04-21 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Iridium interfacial stack (IRIS)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268415B1 (ko) * 1997-10-01 2000-10-16 윤종용 반도체 메모리 장치의 캐패시터 제조 방법
KR20000076957A (ko) * 1999-03-26 2000-12-26 마찌다 가쯔히꼬 반도체 기억장치 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
KR100324591B1 (ko) * 1998-12-24 2002-04-17 박종섭 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법
KR100358066B1 (ko) * 1999-06-25 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100347547B1 (ko) * 1999-07-30 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6281543B1 (en) * 1999-08-31 2001-08-28 Micron Technology, Inc. Double layer electrode and barrier system on hemispherical grain silicon for use with high dielectric constant materials and methods for fabricating the same
US6348420B1 (en) * 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
KR100353804B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100268415B1 (ko) * 1997-10-01 2000-10-16 윤종용 반도체 메모리 장치의 캐패시터 제조 방법
KR20000076957A (ko) * 1999-03-26 2000-12-26 마찌다 가쯔히꼬 반도체 기억장치 및 그 제조방법

Also Published As

Publication number Publication date
US20030036239A1 (en) 2003-02-20
US6599807B2 (en) 2003-07-29
KR20030015000A (ko) 2003-02-20

Similar Documents

Publication Publication Date Title
KR100532409B1 (ko) 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
KR100207467B1 (ko) 반도체 장치의 커패시터 제조 방법
KR100258979B1 (ko) 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
US7227209B2 (en) Method of improved high K dielectric—polysilicon interface for CMOS devices
JP5650185B2 (ja) 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス
US6734068B2 (en) Method to form silicates as high dielectric constant materials
KR0131448B1 (ko) 캐패시터 절연막을 갖는 반도체 장치 및 그 제조방법
JPH0379869B2 (ko)
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
JP2000307081A (ja) 半導体メモリ装置の製造方法
JPH06151751A (ja) 半導体集積回路装置及びその製造方法
JP2004039728A (ja) 半導体装置及びその製造方法
KR100308501B1 (ko) 반도체소자의 캐패시터 형성방법
US6670231B2 (en) Method of forming a dielectric layer in a semiconductor device
KR100335773B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR980012524A (ko) 커패시터 제조방법
KR100309131B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20010013616A1 (en) Integrated circuit device with composite oxide dielectric
JP3106620B2 (ja) 誘電体薄膜の製造方法及び容量素子の製造方法
KR100585003B1 (ko) 캐패시터 및 그 제조 방법
JP2001217409A (ja) 誘電体膜の形成方法
JP3302917B2 (ja) 半導体装置の製造方法
JPH0945901A (ja) Ｍｉｓ型半導体装置
JPH0368141A (ja) 半導体メモリ用絶縁膜の製造方法
KR20020035982A (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040109

Effective date: 20050923

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141031

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 14