JP2001217409A - 誘電体膜の形成方法 - Google Patents

誘電体膜の形成方法

Info

Publication number
JP2001217409A
JP2001217409A JP2000331693A JP2000331693A JP2001217409A JP 2001217409 A JP2001217409 A JP 2001217409A JP 2000331693 A JP2000331693 A JP 2000331693A JP 2000331693 A JP2000331693 A JP 2000331693A JP 2001217409 A JP2001217409 A JP 2001217409A
Authority
JP
Japan
Prior art keywords
insulating film
film
lower electrode
heat treatment
silicon lower
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000331693A
Other languages
English (en)
Inventor
Choi Hon-Goo
チョイ ホン−ゴー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of JP2001217409A publication Critical patent/JP2001217409A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】キャパシタの蓄電容量を増大すると共に、シリ
コン下部電極との間の界面特性を向上させて、キャパシ
タの漏洩電流を減らし得る誘電体膜を形成する方法を提
供する。 【解決手段】シリコン下部電極１０に第１次熱処理を施
して、該シリコン下部電極１０の上面に窒素酸化物から
成る第１絶縁膜１３を形成した後、該第１絶縁膜１３を
食刻し、その食刻後の上面に第２絶縁膜１５を形成した
後、第２絶縁膜１５を包含する全ての構造に第２次熱処
理を施す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子に使用
されるキャパシタを構成する誘電体膜の蓄電容量を向上
し得る誘電体膜の形成方法に関するものである。
【０００２】
【従来の技術】一般に、半導体素子のキャパシタを構成
する誘電体膜においては、半導体素子の製造工程が簡便
で、シリコンとの界面特性が良好であるシリコン酸化膜
（ＳｉＯ2）を使用している。しかし、半導体素子の高
集積化に伴って、各メモリセル内のキャパシタの占有面
積が減少するため、ソフトエラーの発生及びリフレッシ
ュ時間の短縮による動作の中断等の問題点が発生してい
る。
【０００３】従って、メモリセルの面積が減少しても、
各メモリセルのキャパシタの蓄電容量を充分に確保する
ために、半導体素子の構造的な研究及び材料的な研究が
盛んに行われている。前記構造的な研究としては、誘電
体膜の薄膜化及び有効表面積の増大等の研究が行われて
おり、前記材料的な研究としては、既存のシリコン酸化
膜（ＳｉＯ2）による誘電体膜をタンタル酸化膜（Ｔａ2
Ｏ5）及びＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ3）などの誘電
率の高い誘電体膜で代替して利用する研究が行われてい
る。
【０００４】以下、従来のタンタル酸化膜を用いた誘電
体膜の形成方法を、図面を用いて説明する。先ず、図２
（ａ）に示したように、前処理としての第１次熱処理を
施して、シリコン下部電極１の上面に、窒化物の第１絶
縁膜３を形成する。前記第１次熱処理は、主にＲＴＰ
（Rapid Thermal Process）装置を利用してＮＨ3雰囲気
下で施し、約１nmの厚さを有する第１絶縁膜３を形成す
る。
【０００５】前記第１絶縁膜３内の窒素は、該第１絶縁
膜３の全体に亘って均一に分布されて、前記シリコン下
部電極１と第１絶縁膜３間の界面で、該シリコン下部電
極１のシリコンと第１絶縁膜３の窒素とが結合してＳｉ
−Ｎ結合を形成することにより、後続の工程で、前記シ
リコン下部電極１が酸化する現象を防止する。その後、
図２（ｂ）に示したように、前記第１絶縁膜３の上面に
Ｔａ2Ｏ5を用いて第２絶縁膜５を形成する。このとき、
前記第１絶縁膜３は、Ｔａ2Ｏ5による第２絶縁膜５を形
成する過程で、シリコン下部電極１の表面が酸化する現
象を防止して、前記第２絶縁膜５と一緒に誘電体膜とし
て作用する。
【０００６】次いで、図２（ｃ）に示したように、図２
（ｂ）に示す構造全体に、後処理としての第２次熱処理
を施して誘電体膜の特性を向上させる。この第２次熱処
理は、主にＲＴＰ装置を利用してＮ2Ｏ雰囲気下で施さ
れる。前記第２次熱処理により、誘電体膜の電気的特性
が向上する原理を説明すると、次のようである。即ち、
Ｎ2Ｏ雰囲気下で第２次熱処理を施すと、Ｎ2Ｏの酸素が
第１絶縁膜３まで拡散して浸透し、その酸素により、第
１絶縁膜３の下部に酸化膜が形成されて、Ｓｉ−Ｏ結合
が増加し、Ｓｉ−Ｎ結合は減少される。
【０００７】ここで、Ｓｉ−Ｎ結合の界面特性に比べ
て、Ｓｉ−Ｏ結合の界面特性の方が優秀であるため、シ
リコン下部電極１と第１絶縁膜３間の界面でＳｉ−Ｏ結
合が増加するほど、シリコン下部電極１と第１絶縁膜３
間の界面特性が向上し、漏洩電流が減少する。また、Ｓ
ｉ−Ｏ結合は、第２次熱処理の時間を延長するほど増加
するため、第２次熱処理時間を延長することにより、漏
洩電流量を一層低減することができる。
【０００８】
【発明が解決しようとする課題】然るに、このような従
来の誘電体膜の形成方法においては、第１次熱処理を施
して形成された第１絶縁膜３により蓄電容量が減少する
という問題点があった。即ち、キャパシタの蓄電容量Ｃ
は、以下の式で表される。 Ｃ＝ε（Ａ／ｔ） 上記式中、εは誘電率、Ａは誘電体膜の面積、ｔは誘電
体膜の厚さをそれぞれ示したものである。
【０００９】上記式に示されたように、誘電体膜の厚さ
ｔが増大するほど、蓄電容量Ｃは減少するため、前記第
１絶縁膜３により誘電体膜の厚さが増大するほど、蓄電
容量が減少するものであった。また、第１次熱処理によ
り、シリコン下部電極１と第１絶縁膜３間の界面にＳｉ
−Ｎ結合が形成されると、シリコン下部電極１と第１絶
縁膜３間の界面特性が劣化して、漏洩電流が増加すると
いう問題点があった。
【００１０】さらに、第２次熱処理を施して、シリコン
下部電極１と第１絶縁膜３間の界面に生成されたＳｉ−
Ｎ結合をＳｉ−Ｏ結合に置換して酸化膜を形成すると、
漏洩電流を抑制することはできるが、酸化膜の誘電率は
窒化膜の誘電率よりも小さいため、キャパシタの蓄電容
量が減少するという問題点があった。そこで、本発明
は、このような従来の問題点に鑑みてなされたもので、
キャパシタの蓄電容量を増大させると共に、シリコン下
部電極との間の界面特性を向上させて、キャパシタの漏
洩電流を減らし得る誘電体膜の形成方法を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係る誘電体膜の形成方法においては、
シリコン下部電極に第１次熱処理を施して、該シリコン
下部電極の上面に窒素酸化物から成る第１絶縁膜を形成
する段階と、前記第１絶縁膜を食刻する段階と、前記第
１絶縁膜の食刻後の表面上に第２絶縁膜を形成する段階
と、を順次行うようになっている。
【００１２】さらに、前記第２絶縁膜の形成後、第２次
熱処理を施す段階を追加して行うこととする。また、前
記第１次熱処理は、ＮＯ気体を利用して施すこととす
る。このとき、前記第１絶縁膜を食刻した後に残存する
該第１絶縁膜の厚さは、０〜１nmとする。
【００１３】また、前記第２絶縁膜は、ＳｉＯ2の誘電
率よりも誘電率の高い材料を用いて形成することとす
る。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。先ず、図１（ａ）に示した
ように、前処理としての第１次熱処理を施して、シリコ
ン下部電極１０の上面に、窒素酸化膜（oxygen nitride
film）による第１絶縁膜１３を形成する。尚、前記シ
リコン下部電極１０の上面に、例えば、厚さが約１０nm
以下のシリコン酸化膜を形成し、該シリコン酸化膜の上
面に第１絶縁膜１３を形成してもよい。
【００１５】前記第１次熱処理は、炉（furnace）又は
ＲＴＰ装置を利用して、ＮＯ雰囲気下で施す。炉を利用
するときには、約７００〜９００℃の温度範囲で施し、
ＲＴＰ装置を利用するときには、約５００〜１０００℃
の温度範囲で施す。また、前記第１絶縁膜１３は、後続
の工程で、シリコン下部電極１０が酸化する現象を防止
する。
【００１６】このように、ＮＯ気体を使用し、熱処理を
施して形成された窒素酸化膜の第１絶縁膜１３内の窒素
の殆どは、第１絶縁膜１３とシリコン下部電極１０間の
界面の下方に存在する。また、第１絶縁膜１３を形成す
る窒素酸化膜の酸素成分により、前記第１絶縁膜１３と
シリコン下部電極１０間の界面に、Ｓｉ−Ｎ結合と共に
Ｓｉ−Ｏ結合が存在するようになるため、従来に比べ
て、シリコン下部電極１０と第１絶縁膜１３間の界面特
性が向上される。
【００１７】次に、図１（ｂ）に示したように、シリコ
ン下部電極１０の上面に形成された第１絶縁膜１３を食
刻して、該第１絶縁膜１３の厚さを低減する。このと
き、フッ酸（ＨＦ）含有溶液を使用する湿式食刻方法又
は気体を使用する乾式食刻方法を利用して、第１絶縁膜
１３を食刻する。ここで、第１絶縁膜１３を食刻しない
場合には、シリコン下部電極１０と第１絶縁膜１３間の
優秀な界面特性を維持できるが、誘電体膜全体の厚さが
厚くなるため、蓄電容量が低下する。従って、食刻後に
残存する第１絶縁膜１３の厚さが、約０〜１nmの範囲に
なるように調節して食刻する。
【００１８】尚、第１絶縁膜１３内の殆どの窒素成分
は、シリコン下部電極１０と第１絶縁膜１３間の界面の
下方に存在するため、食刻を施して第１絶縁膜１３を完
全に除去した場合にも、シリコン下部電極１０の表層面
には、相当量の窒素が含有されているため、後続の工程
でシリコン下部電極１０が酸化する現象を防止すること
ができる。
【００１９】次いで、図１（ｃ）に示したように、シリ
コン下部電極１０の上面に第２絶縁膜１５を形成する。
第２絶縁膜１５は、シリコン酸化膜（ＳｉＯ2）よりも
誘電率の高いＴａ2Ｏ5、Ａｌ2Ｏ5、ＴｉＯ2、ＰＺＴ
（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）及びＢＳＴ（（Ｂａ，Ｓ
ｒ）ＴｉＯ3）中の何れか１つを用いて形成し、特に、
Ｔａ2Ｏ5を用いることが好ましい。
【００２０】前記Ｔａ2Ｏ5による第２絶縁膜１５は、Ｔ
ａを含有する気体又は溶液を利用する化学気相蒸着法又
は物理気相蒸着法を使用するか、若しくは、Ｔａを含有
する基板を利用するスパッタリング法を使用して形成す
る。該第２絶縁膜１５は、第１絶縁膜１３と共に、又は
単独で、誘電体膜として作用する。その後、図１（ｄ）
に示したように、図１（ｃ）に示した構造全体に対し、
後処理としての第２次熱処理を施して、誘電体膜の電気
的特性を向上させる。
【００２１】前記第２次熱処理は、主に炉又はＲＴＰ装
置を利用して、Ｏ2、Ｏ3及びＮ2Ｏ中の何れかの雰囲気
下で施される。また、第２次熱処理時の温度条件は、Ｏ
2雰囲気では約４００〜８５０℃の範囲とし、Ｏ3雰囲気
では約３００〜７００℃の範囲とし、Ｎ2Ｏ雰囲気では
約６００〜８５０℃の範囲とする。ここで、第２次熱処
理を施すことにより誘電体膜の特性が向上する原理につ
いて具体的に説明する。
【００２２】上述した条件で第２次熱処理を施すと、雰
囲気気体からシリコン下部電極１０に拡散して浸透した
酸素により、シリコン下部電極１０の表層面に存在する
シリコンが酸化して、誘電体膜とシリコン下部電極１０
間の界面でＳｉ−Ｏの結合が形成される。その結果、シ
リコン下部電極１０と第１絶縁膜１３又は第２絶縁膜１
５間の界面特性が向上し、この誘電体膜を使用するキャ
パシタの漏洩電流が減少される。
【００２３】
【発明の効果】以上説明したように、本発明に係る誘電
体膜の形成方法によると、シリコン下部電極上の第１絶
縁膜を食刻して、完全に除去するか、又は、厚さを減ら
して、誘電体膜全体の厚さを低減することにより、キャ
パシタの蓄電容量を増大し得るという効果がある。
【００２４】また、シリコン下部電極の酸化防止用の第
１絶縁膜を、酸素成分を包含する窒素酸化膜で形成する
ことにより、シリコン下部電極と誘電体膜間のＳｉ−Ｏ
結合が増加して、シリコン下部電極と誘電体膜間の界面
特性を向上させることができるため、本発明により形成
した誘電体膜を利用するキャパシタの漏洩電流を低減し
得るという効果がある。
【００２５】また、第１絶縁膜を形成する第１次熱処理
において、ＮＯ気体を利用することにより、シリコン下
部電極と誘電体膜間のＳｉ−Ｎ結合を減らすことがない
ため、シリコン下部電極を酸化させずに、誘電率の高い
誘電体膜を形成することができるため、キャパシタの蓄
電容量を増大し得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る誘電体膜の形成方法の一実施形態
を示す工程図である。
【図２】従来の誘電体膜の形成方法を示す工程図であ
る。
【符号の説明】
１０：シリコン下部電極 １３：第１絶縁膜 １５：第２絶縁膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】シリコン下部電極に第１次熱処理を施し
    て、該シリコン下部電極の上面に窒素酸化物から成る第
    １絶縁膜を形成する段階と、 前記第１絶縁膜を食刻する段階と、 前記第１絶縁膜の食刻後の表面上に第２絶縁膜を形成す
    る段階と、を順次行うことを特徴とする誘電体膜の形成
    方法。
  2. 【請求項２】前記第２絶縁膜の形成後、第２次熱処理を
    施す段階を追加して行うことを特徴とする請求項１に記
    載の誘電体膜の形成方法。
  3. 【請求項３】前記第１次熱処理は、ＮＯ気体を利用して
    施すことを特徴とする請求項１又は請求項２に記載の誘
    電体膜の形成方法。
  4. 【請求項４】前記第１絶縁膜を食刻した後に残存する該
    第１絶縁膜の厚さは、０〜１nmであることを特徴とする
    請求項１〜請求項３のいずれか１つに記載の誘電体膜の
    形成方法。
  5. 【請求項５】前記第２絶縁膜は、ＳｉＯ2の誘電率より
    も誘電率の高い材料を用いて形成することを特徴とする
    請求項１〜請求項４のいずれか１つに記載の誘電体膜の
    形成方法。
JP2000331693A 2000-01-25 2000-10-31 誘電体膜の形成方法 Pending JP2001217409A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR3420/2000 2000-01-25
KR1020000003420A KR100347142B1 (ko) 2000-01-25 2000-01-25 유전막 제조 방법

Publications (1)

Publication Number Publication Date
JP2001217409A true JP2001217409A (ja) 2001-08-10

Family

ID=19641201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000331693A Pending JP2001217409A (ja) 2000-01-25 2000-10-31 誘電体膜の形成方法

Country Status (3)

Country Link
US (1) US6413787B1 (ja)
JP (1) JP2001217409A (ja)
KR (1) KR100347142B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150416A (ja) * 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021639A (ko) * 1993-12-31 1995-07-26 김주용 반도체소자의 캐패시터 제조방법
KR0155879B1 (ko) * 1995-09-13 1998-12-01 김광호 오산화 이탄탈륨 유전막 커패시터 제조방법
KR970018589A (ko) * 1995-09-29 1997-04-30 김광호 반도체 메모리 장치의 커패시터 제조방법
KR0183781B1 (ko) * 1995-12-20 1999-03-20 김광호 반도체 메모리 셀 제조 방법
US6251720B1 (en) * 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
KR19990034772A (ko) * 1997-10-30 1999-05-15 윤종용 반도체 장치의 커패시터 제조방법
TW401598B (en) * 1997-11-27 2000-08-11 United Microelectronics Corp The manufacture method of hemispherical grain silicon (HSG-Si)
KR19990050864A (ko) * 1997-12-17 1999-07-05 구본준 커패시터 제조방법
US6077737A (en) * 1998-06-02 2000-06-20 Mosel Vitelic, Inc. Method for forming a DRAM having improved capacitor dielectric layers
US6204117B1 (en) * 1999-07-14 2001-03-20 United Microelectronics Corp. Removal of silicon oxynitride on a capacitor electrode for selective hemispherical grain growth

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005150416A (ja) * 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
KR20010074379A (ko) 2001-08-04
KR100347142B1 (ko) 2002-08-03
US6413787B1 (en) 2002-07-02

Similar Documents

Publication Publication Date Title
KR100207467B1 (ko) 반도체 장치의 커패시터 제조 방법
JP3584129B2 (ja) 半導体素子のキャパシタ製造方法
KR100532409B1 (ko) 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
JP2000058878A (ja) 半導体素子のキャパシタ及びその製造方法
US6878585B2 (en) Methods of forming capacitors
JPH05167008A (ja) 半導体素子の製造方法
TWI231596B (en) Method for fabricating capacitor in semiconductor device
JP3683764B2 (ja) メモリ素子のキャパシタ製造方法
JP3295178B2 (ja) 半導体装置の製造方法
JP4261276B2 (ja) 半導体装置の製造方法
US6635524B2 (en) Method for fabricating capacitor of semiconductor memory device
JPH05190796A (ja) ダイナミック・ランダム・アクセス・メモリ・セル用誘電体皮膜およびその形成方法
JP2001217409A (ja) 誘電体膜の形成方法
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR20000042429A (ko) 반도체 소자의 고유전체 캐패시터 제조방법
JP3014014B2 (ja) 半導体装置およびその製造方法
JPH11204757A (ja) 半導体素子の製造方法
JP3071268B2 (ja) 半導体装置の製造方法
JP3106620B2 (ja) 誘電体薄膜の製造方法及び容量素子の製造方法
KR100470195B1 (ko) 반도체 장치의 커패시터 및 그 제조방법
JPH0368141A (ja) 半導体メモリ用絶縁膜の製造方法
KR100274353B1 (ko) 반도체소자의캐패시터제조방법
KR100949895B1 (ko) 반도체 메모리 소자의 게이트 유전막 및 그 형성 방법
KR100344250B1 (ko) 캐패시터를제조하는방법
KR20040006409A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050210

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090603