WO2009122774A1 - キャパシタ形成材及びキャパシタを備えたプリント配線板 - Google Patents

キャパシタ形成材及びキャパシタを備えたプリント配線板 Download PDF

Info

Publication number
WO2009122774A1
WO2009122774A1 PCT/JP2009/051905 JP2009051905W WO2009122774A1 WO 2009122774 A1 WO2009122774 A1 WO 2009122774A1 JP 2009051905 W JP2009051905 W JP 2009051905W WO 2009122774 A1 WO2009122774 A1 WO 2009122774A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
metal
capacitor
oxide
forming material
Prior art date
Application number
PCT/JP2009/051905
Other languages
English (en)
French (fr)
Inventor
亜由美 伊藤
明弘 菅野
直彦 阿部
晶子 杉岡
Original Assignee
三井金属鉱業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三井金属鉱業株式会社 filed Critical 三井金属鉱業株式会社
Priority to US12/933,261 priority Critical patent/US20110005817A1/en
Priority to CN200980111865.2A priority patent/CN101983408B/zh
Priority to JP2010505425A priority patent/JPWO2009122774A1/ja
Publication of WO2009122774A1 publication Critical patent/WO2009122774A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2063—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10 mixed adhesion layer containing metallic/inorganic and polymeric materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Definitions

  • the invention according to the present application relates to a capacitor forming material and a printed wiring board including the capacitor.
  • the capacitor forming material referred to in the present invention has a structure including a dielectric layer between the upper electrode forming layer and the lower electrode forming layer.
  • the upper electrode formation layer and the lower electrode formation layer form a capacitor circuit by etching or the like.
  • such a capacitor forming material is generally used as a capacitor forming material for a printed wiring board.
  • the capacitor forming material of the upper electrode forming layer / dielectric layer / lower electrode forming layer has a problem of adhesion at the interface between the lower electrode forming layer and the dielectric layer and at the interface between the upper electrode forming layer and the dielectric layer. There is. When the adhesion at these positions is lowered, a gap is generated between the dielectric layer and each electrode forming layer, and the required quality as a capacitor of the formed capacitor circuit is not satisfied.
  • Patent Document 2 discloses that even when inexpensive Cu is used as an electrode, the conductivity between the electrode film and the dielectric film is sufficiently ensured while ensuring sufficient conductivity of the electrode film.
  • the thin film capacitor having a pair of electrode films and a dielectric film provided between the pair of electrode films At least one of the electrode films is a Cu electrode film containing Cu, an adhesion layer containing Cu 2 O is provided between the Cu electrode film and the dielectric film, and the dielectric film is an oxide
  • a thin film capacitor characterized by being a dielectric film is disclosed.
  • the dielectric film 4 is a solution coating and baking method such as a sol-gel method or a MOD method (organometallic compound deposition method), or a PVD such as a sputtering method.
  • the film is formed using a film forming technique such as a CVD method or a CVD method, ”which suggests the use of a sol-gel method.
  • a film forming technique such as a CVD method or a CVD method
  • the inventors of the present invention have the following invention to stabilize the adhesion between the electrode forming layer and the dielectric layer, and to provide a capacitor forming material for producing a printed wiring board having a high electric capacity and It was conceived that a printed wiring board provided with a capacitor could be provided.
  • the outline of the invention will be described.
  • Capacitor forming material is a capacitor forming material including an oxide dielectric layer between an upper electrode forming layer and a lower electrode forming layer, and at least one of the upper electrode forming layer and the lower electrode forming layer.
  • the present invention is also characterized in that a three-layer structure including a different metal layer between the bulk metal layer and the metal-metal oxide mixed layer is employed. Therefore, it has three types of layer configurations to be described later. These are hereinafter referred to as type I (type Ia, type Ib), type II (type II-a, type II-b), and type III (type III-a, type III-b).
  • Capacitor forming material manufacturing method The capacitor forming material manufacturing method according to the present invention preferably employs the following three manufacturing methods according to the type of the capacitor forming material.
  • an oxide dielectric layer is formed on the surface of the lower electrode forming layer, and a bulk metal layer / metal-metal oxide mixed layer is formed on the surface of the oxide dielectric layer.
  • a manufacturing method characterized by forming a laminate having an upper electrode forming layer having a two-layer structure or a three-layer structure of a bulk metal layer / a different metal layer / a metal-metal oxide mixed layer is employed.
  • the laminate referred to in this type I manufacturing method is ("upper electrode formation layer (metal-metal oxide mixed layer / bulk metal layer) / dielectric layer / lower electrode formation layer” or "upper electrode formation layer (metal-metal Oxide mixed layer / dissimilar metal layer / bulk metal layer) / dielectric layer / lower electrode forming layer ”).
  • the lower electrode formation layer in Type I is a layer made of a metal that does not intentionally contain a metal oxide.
  • a metal-metal oxide mixed layer is provided on the surface of the bulk metal layer, or a different metal layer / metal-metal oxide is provided on the surface of the bulk metal layer.
  • a laminated body in which an oxide dielectric layer is formed on the metal-metal oxide mixed layer on the surface of the lower electrode formation layer and an upper electrode formation layer is further formed on the surface of the oxide dielectric layer. Adopting the characteristic manufacturing method.
  • the laminate referred to in this type II manufacturing method is (“upper electrode forming layer / dielectric layer / lower electrode forming layer (metal-metal oxide mixed layer / bulk metal layer)” or “upper electrode forming layer / dielectric layer / The lower electrode forming layer (metal-metal oxide mixed layer / dissimilar metal layer / bulk metal layer) ”) is provided.
  • the upper electrode formation layer in Type II is a layer made of a metal that does not intentionally contain a metal oxide.
  • a metal-metal oxide mixed layer is provided on the surface of the bulk metal layer, or a different metal layer / metal-metal oxide is provided on the surface of the bulk metal layer.
  • an oxide dielectric layer is formed on the metal-metal oxide mixed layer on the surface of the lower electrode forming layer.
  • a laminate in which an upper electrode forming layer having a two-layer structure of bulk metal layer / metal-metal oxide mixed layer or a three-layer structure of bulk metal layer / different metal layer / metal-metal oxide mixed layer is formed on the surface. The manufacturing method of the capacitor forming material characterized by this is adopted.
  • the printed wiring board according to the present invention includes a built-in capacitor layer, and is obtained by forming a built-in capacitor layer using the capacitor forming material described above. To do.
  • the printed wiring board according to the present invention is obtained by arranging the capacitor forming material described above in the printed wiring board.
  • the capacitor forming material according to the present invention is a capacitor forming material comprising an oxide dielectric layer formed between an upper electrode forming layer and a lower electrode forming layer, wherein at least one of the upper electrode forming layer and the lower electrode forming layer is “Bulk metal layer / metal-metal oxide mixed layer two-layer structure” or “bulk metal layer / different metal layer / metal-metal oxide mixed layer three-layer structure” is provided.
  • a printed wiring board in which a capacitor layer is formed using the capacitor forming material for manufacturing the printed wiring board includes a capacitor exhibiting stable capacitor characteristics, and becomes a high-quality multilayer printed wiring board.
  • FIG. 3 is a schematic cross-sectional view for explaining a layer structure of a capacitor forming material (type Ia) according to the present invention.
  • FIG. 3 is a schematic cross-sectional view for explaining a layer structure of a capacitor forming material (type Ib) including a dissimilar metal layer according to the present invention.
  • FIG. 3 is a schematic cross-sectional view for explaining a layer structure of a capacitor forming material (type II-a) according to the present invention.
  • FIG. 6 is a schematic cross-sectional view for explaining a layer structure of a capacitor forming material (type II-b) including a dissimilar metal layer according to the present invention.
  • FIG. 3 is a schematic cross-sectional view for explaining a layer structure of a capacitor forming material (type III-a) according to the present invention.
  • FIG. 4 is a schematic cross-sectional view for explaining a layer structure of a capacitor forming material (type III-b) including a dissimilar metal layer according to the present invention.
  • XPS measurement it is a measurement spectrum shown as an example of a state in which a “nickel spectrum” and a “nickel oxide spectrum” can be confirmed separately. It is a schematic diagram for showing the measurement location in XPS measurement and XRD measurement.
  • the capacitor forming material 1 for manufacturing a printed wiring board according to the present invention is a capacitor forming material including an oxide dielectric layer 4 between an upper electrode forming layer 2 and a lower electrode forming layer 3, and the upper electrode forming layer 2 and At least one of the lower electrode formation layers 3 has a two-layer structure of bulk metal layer 5 / metal-metal oxide mixed layer 6 in contact with the oxide dielectric layer. Therefore, three types of layer configurations are provided. Hereinafter, each of type I to type III will be described with reference to the drawings. Each type includes an a-type that does not include a dissimilar metal layer and a b-type that includes a dissimilar metal layer. Therefore, it is classified as type Ia and type Ib.
  • Type I capacitor forming materials include type Ia shown in FIG. 1 and type Ib shown in FIG.
  • the capacitor forming material 1a (type Ia) for manufacturing a printed wiring board according to the present invention comprises the upper electrode forming layer 2, a bulk metal layer 5 and a metal-metal oxide mixed material. It is characterized in that it is composed of two layers with the layer 6.
  • the upper electrode forming layer 2 includes a bulk metal layer 5, a dissimilar metal layer 7, a metal-metal. A structure composed of three oxide mixed layers 6 is shown.
  • Type II capacitor forming materials include type II-a shown in FIG. 3 and type II-b shown in FIG.
  • the capacitor forming material 10a (type II-a) for manufacturing a printed wiring board according to the present invention includes the lower electrode forming layer 3, the bulk metal layer 5, and the metal-metal oxide mixed material. It is characterized in that it is composed of two layers 6.
  • FIG. 4 also shows the lower electrode forming layer 3 as a capacitor forming material 10b (type II-b) for manufacturing a printed wiring board according to the present invention, a bulk metal layer 5, a dissimilar metal layer 7, a metal-metal. A structure composed of three oxide mixed layers 6 is shown.
  • Type III capacitor forming materials include type III-a shown in FIG. 5 and type III-b shown in FIG.
  • the capacitor forming material 20a (type III-a) for manufacturing a printed wiring board according to the present invention includes the upper electrode forming layer 2, the bulk metal layer 5, and the metal-metal oxide mixed material.
  • the lower electrode forming layer 3 is composed of two layers of a bulk metal layer 5 and a metal-metal oxide mixed layer 6.
  • the upper electrode forming layer 2 includes a bulk metal layer 5, a dissimilar metal layer 7, and a metal-metal.
  • An oxide mixed layer 6 is composed of three layers
  • the lower electrode forming layer 3 is composed of a bulk metal layer 5, a dissimilar metal layer 7, and a metal-metal oxide mixed layer 6. Yes.
  • Each of the type I to type III capacitor forming materials having the layer configurations described above is common in the layer configuration including the oxide dielectric layer 4 between the upper electrode forming layer 2 and the lower electrode forming layer 3.
  • At least one bulk metal of the formation layer 2 and the lower electrode formation layer 3 is provided with a “metal-metal oxide mixed layer 6” on the interface side with the oxide dielectric layer 4.
  • the presence of the metal-metal oxide mixed layer 6 improves the adhesion between each electrode forming layer and the oxide dielectric layer 4.
  • the “metal-metal oxide mixed layer 6” It is effective to provide it on the electrode forming layer side.
  • a dissimilar metal layer is provided on both the upper electrode forming layer 2 and the lower electrode forming layer 3, but a dissimilar metal is provided on either the upper electrode forming layer 2 or the lower electrode forming layer 3. It should be noted that some layers may be provided.
  • the capacitor forming material according to the present invention described above can form a capacitor circuit of a printed wiring board by etching at least one of the upper electrode forming layer 2 and the lower electrode forming layer 3 after being laminated on a prepreg or the like. it can. Further, a circuit can be formed in advance on the capacitor-forming material according to the present invention by etching, and this can be placed in a printed wiring board. In any case, the capacitor forming material according to the present invention functions as a capacitor in the printed wiring board.
  • the capacitor forming material 1 for manufacturing a printed wiring board according to the present invention has a configuration in which an upper electrode forming layer 2 is formed by laminating a bulk metal layer 5 and a metal-metal oxide mixed layer 6.
  • the metal-metal oxide mixed layer 6 comes into contact with the oxide dielectric layer 4.
  • This metal-metal oxide mixed layer 6 is preferably composed of any one of copper oxide, nickel oxide, copper alloy oxide, and nickel alloy oxide. This is because the adhesiveness with the oxide dielectric layer and the adhesiveness with the bulk metal layer are excellent.
  • the metal-metal oxide mixed layer mentioned here is not composed of 100% by weight of metal oxide but contains an unoxidized metal component.
  • the copper oxide is mainly Cu 2 O, and is described as a concept including a complex state of Cu 2 O and CuO.
  • the copper alloy oxides include copper-phosphorus alloys, copper-zinc alloys, copper-nickel-zinc alloys, copper-palladium alloys, copper-gold alloys, copper-silver alloy oxides, and the like.
  • Nickel oxide is mainly NiO.
  • the nickel alloy oxide is an oxide such as a nickel-phosphorus alloy, nickel-cobalt alloy, nickel-copper alloy, nickel-palladium alloy, nickel-silver alloy, nickel-cobalt-palladium alloy. In order to specify the state of this metal-metal oxide mixed layer, the following two indices can be used.
  • the first index is a value measured by X-ray photoelectron spectroscopy (XPS) of the metal-metal oxide mixed layer. That is, when XPS measurement is performed on the metal-metal oxide mixed layer, the metal spectrum and the metal oxide spectrum constituting the metal-metal oxide mixed layer are separated and can be confirmed. It is preferable. For example, as shown in FIG. 7, a state in which peaks of “nickel spectrum” and “nickel oxide spectrum” can be confirmed separately is applicable. This is because, when such a measurement result is obtained by XPS measurement, the effect of improving the adhesion between the oxide dielectric layer and the upper electrode formation layer is easily obtained.
  • XPS X-ray photoelectron spectroscopy
  • the extreme surface of the metal-metal oxide mixed layer in contact with the oxide dielectric layer may be oxidized and may not be detected as a mixed layer. It is preferable to expose the inside of the metal-metal oxide mixed layer with XPS observation.
  • the metal-metal oxide mixed layer is composed of nickel-nickel oxide
  • the peak intensity of the (101) plane of nickel hereinafter simply referred to as “Ni (101)”
  • the nickel oxide The peak intensity ratio ([Ni (101)] / [NiO (200)]) to the peak intensity of the (200) plane (hereinafter simply referred to as “NiO (200)”) is 0.02 to 50 or more.
  • the range of 0.05 to 10 is more preferable.
  • the value of [Ni (101)] / [NiO (200)] is referred to as “peak intensity ratio”.
  • the peak intensity ratio is less than 0.02, it is not preferable because the adhesiveness with the oxide dielectric layer is likely to vary. On the other hand, if the peak intensity ratio exceeds 50, the oxide content becomes too low, and it becomes difficult to obtain adhesion with the oxide dielectric layer. When the peak intensity ratio is outside the range of 0.02 to 100, it can be considered that only one of the components is substantially present.
  • the peak intensity referred to here is an area (integrated intensity) obtained by integrating the intensities of the X-ray diffraction chart. Ni represents PDF card # 04-0850, NiO represents PDF card # 44-1159. Refers.
  • the surface of the metal-metal oxide mixed layer is not rough but has a uniform surface, and the adhesion to the bulk metal layer is also good.
  • Table 1 the composition of (Ba 1-x Sr x ) TiO 3 (0 ⁇ x ⁇ 1) formed on the nickel foil (in Table 1, simply indicated as “BST”).
  • the surface roughness (Ra) referred to here is measured with an AFM according to JIS B 0601 with a visual field of 2 ⁇ m ⁇ 2 ⁇ m.
  • the measurement of each sample is the result of measurement at three locations by changing the location within the same sample.
  • the metal-metal oxide mixed layer preferably has an average thickness of 5 nm or more.
  • the average thickness of the metal-metal oxide mixed layer is less than 5 nm, the adhesion between the oxide dielectric layer and the bulk metal (and a different metal layer to be described later) is not stabilized.
  • the average thickness is more preferably 10 nm or more.
  • the upper limit of the average thickness is considered to be 200 nm from the viewpoint of manufacturing cost.
  • the metal-metal oxide mixed layer described above can be formed by previously forming a metal layer on the oxide dielectric layer and then oxidizing the metal layer.
  • a physical vapor deposition method such as a sol-gel method, a dry process such as a sputtering method, or an EB vapor deposition method because a uniform film thickness and composition can be maintained.
  • the bulk metal layer constituting the upper electrode forming layer is preferably composed of any one of copper, nickel, a copper alloy, and a nickel alloy. It is preferable to use copper or a copper alloy when giving priority to heat dissipation as the upper electrode formation layer, and adopt nickel or nickel alloy when giving priority to strength.
  • the bulk metal layer constituting the upper electrode forming layer preferably has an average thickness of 1 ⁇ m to 100 ⁇ m.
  • the average thickness of the bulk metal layer is less than 1 ⁇ m, the strength is lowered, and therefore, careful handling is required, and the printed wiring board may be deformed by the press pressure during multilayer press, which is preferable. Absent.
  • the average thickness of the bulk metal layer exceeds 100 ⁇ m, it is not preferable because processing of a fine upper electrode shape by an etching method becomes difficult and the shape of the formed upper electrode circuit is deteriorated.
  • the bulk metal layer constituting the upper electrode forming layer is a method of laminating a metal foil on a metal-metal oxide mixed layer (or a dissimilar metal layer (only when a dissimilar metal layer described later is provided)), It is possible to employ a method such as a plating method or a sputtering method.
  • the lower electrode forming layer is composed of a single metal component
  • any one of copper, nickel, a copper alloy, and a nickel alloy is used.
  • the metal base material used as the lower electrode forming layer here can be obtained as a metal foil, and a metal substrate capable of forming an oxide dielectric layer on its surface is used in its foil state. Therefore, the foil used for the structure of the lower electrode formation layer in the present invention includes all those obtained by a rolling method, an electrolytic method, and the like. And it is described as a concept including a composite foil provided with any one of these copper, copper alloy, nickel and nickel alloy layers in the outermost layer of the metal foil.
  • a foil material constituting the lower electrode formation layer a composite foil having a nickel layer or a nickel alloy layer on the surface of a copper foil, or a composite foil having a zinc layer or a copper-zinc alloy layer on the surface of the copper foil is used. It is also possible.
  • the lower electrode forming layer is made of copper or copper alloy (brass composition, Corson alloy composition, etc.). It is preferable to configure. This is because the material can be finely etched.
  • nickel or a nickel alloy a nickel-phosphorus alloy composition
  • the lower electrode forming layer is preferably composed of a nickel-cobalt alloy composition or the like.
  • the phosphorus content may be in the range of 0.1 wt% to 11 wt%, more preferably the phosphorus content is in the range of 0.2 wt% to 3 wt%. preferable.
  • the phosphorus content is less than 0.1 wt%, it becomes the same as when pure nickel is used, and the significance of alloying is lost.
  • the phosphorus content exceeds 11 wt%, phosphorus is segregated at the interface with the oxide dielectric layer, the adhesiveness with the oxide dielectric layer is deteriorated, and peeling easily occurs.
  • the phosphorus content in the present invention is a value converted as [P component weight] / [Ni component weight] ⁇ 100 (wt%).
  • the average thickness of the lower electrode formation layer is preferably 1 ⁇ m to 100 ⁇ m. If the average thickness is less than 1 ⁇ m, the handling property as a capacitor forming material is lacking, the reliability as an electrode when the capacitor is formed is remarkably lacking, and an oxide dielectric layer having a uniform thickness is formed on the surface. Things become extremely difficult. On the other hand, there is almost no practical requirement for an average thickness exceeding 100 ⁇ m. In addition, when the average thickness of the lower electrode formation layer is set to 10 ⁇ m or less, if a metal foil is used, handling as a foil becomes difficult.
  • a metal foil with a carrier foil in which the metal foil and the carrier foil are bonded to each other through a bonding interface as the metal foil constituting the capacitor forming material.
  • the carrier foil in such a case may be removed at an arbitrary stage after being processed into the capacitor forming material referred to in the present invention.
  • the oxide dielectric layer preferably employs a basic composition of (Ba 1-x Sr x ) TiO 3 (0 ⁇ x ⁇ 1). .
  • the basic composition is referred to because it may contain additional components such as manganese and silicon described below.
  • the method for forming the oxide dielectric layer is not particularly limited as long as a dielectric film having a basic composition of (Ba 1-x Sr x ) TiO 3 (0 ⁇ x ⁇ 1) can be manufactured. Therefore, various dielectric film manufacturing methods can be employed. For example, sol-gel method, electrophoretic electrodeposition method, chemical vapor phase reaction method such as CVD, vapor deposition method, sputtering method and the like can be used.
  • the oxide dielectric layer preferably contains a total of 0.01 mol% to 5.00 mol% of one or more selected from manganese, silicon, nickel, aluminum, lanthanum, niobium, magnesium and tin.
  • These additive components are segregated mainly at the grain boundaries constituting the oxide dielectric layer, and function to block the flow path of the leakage current, thus ensuring long-term use stability as a dielectric layer. Use from a viewpoint.
  • These components may be used alone or in combination of two or more, but the content to be included in the oxide dielectric film is preferably 0.01 mol% to 5.00 mol%.
  • the addition amount of the additive component contained in the oxide dielectric film is 0.25 mol% to 1.50 mol%. This is because the effect of blocking the leakage current of the oxide dielectric layer is further stabilized.
  • the oxide dielectric layer is an oxide dielectric film having a perovskite structure, and the oxide component of the additive component is not included in principle in the oxide dielectric film.
  • the oxide dielectric layer preferably has an average thickness of 20 nm to 2 ⁇ m, more preferably 20 nm to 1 ⁇ m.
  • the average thickness of the oxide dielectric layer is less than 20 nm, the uniformity of the thickness of the formed oxide dielectric layer is impaired, and dielectric breakdown is likely to occur at an early stage. You can't get it.
  • an average thickness of about 2 ⁇ m is considered as the practical upper limit.
  • the upper electrode forming layer 2 of the capacitor forming material 1 for manufacturing a printed wiring board according to the present invention has a configuration in which a bulk metal layer 5, a dissimilar metal layer 7, and a metal-metal oxide mixed layer 6 are laminated. Also at this time, the metal-metal oxide mixed layer 6 comes into contact with the oxide dielectric layer 4. By providing this dissimilar metal layer 7, the adhesion is further improved.
  • the concept of the bulk metal layer 5 and the metal-metal oxide mixed layer 6, the oxide dielectric layer 4 and the lower electrode formation layer 3 constituting the upper electrode formation layer 2 is the type Ia. Since it is the same as that of the form, description here is abbreviate
  • the dissimilar metal layer 7 is preferably composed of any one of copper, nickel, a copper alloy, and a nickel alloy.
  • the term “different metal layer” is used because it is composed of a metal component different from the above-described bulk metal layer.
  • nickel is used as a constituent of the dissimilar metal layer
  • copper is used as a constituent of the bulk metal layer. This is because the layer configuration is changed according to the use to secure a good forming ability of the capacitor, and a balance design of strength, heat dissipation performance, and electrical conductivity required for the capacitor becomes possible.
  • This dissimilar metal layer may function as an anti-oxidation barrier layer of the metal-metal oxide mixed layer.
  • the metal-metal oxide mixed layer is once exposed to the atmosphere.
  • the composition ratio of the metal-metal oxide mixed layer changes.
  • this change can be prevented if a different metal layer exists on the surface of the metal-metal oxide mixed layer.
  • the metal component constituting the dissimilar metal layer is a metal component different from the bulk metal layer, but the same metal component as the metal component constituting the metal-metal oxide mixed layer. It is also possible to use. Therefore, specifically, it is possible to employ nickel for the dissimilar metal layer and employ a nickel-nickel oxide mixed layer as the metal-metal oxide mixed layer.
  • the dissimilar metal layer has excellent adhesion to the above-described bulk metal and metal-metal oxide mixed layer.
  • the heat resistance characteristics are improved by using a nickel-based material for the dissimilar metal layer, and the heat dissipation characteristics are improved by using a copper-based material for the dissimilar metal layer.
  • the copper alloy is a copper-phosphorus alloy, a copper-zinc alloy, a copper-nickel-zinc alloy, a copper-palladium alloy, a copper-gold alloy, a copper-silver alloy, or the like.
  • the nickel alloy is a nickel-phosphorus alloy, nickel-cobalt alloy, nickel-copper alloy, nickel-palladium alloy, nickel-silver alloy, nickel-cobalt-palladium alloy, or the like.
  • the presence of the dissimilar metal layer 7 improves the moisture absorption resistance, chemical resistance, and heat resistance in the etching process when forming the capacitor circuit, and deteriorates the adhesion between the oxide dielectric layer and the upper electrode formation layer as a capacitor. Can be prevented. Moreover, even when used as a capacitor of a printed wiring board, since the deterioration of the adhesion between the oxide dielectric layer and the upper electrode formation layer is small, long-term stable use is possible. When the average thickness of the dissimilar metal layer 7 is less than 30 nm, it is not preferable because stabilization of adhesion between the oxide dielectric layer and the upper electrode forming layer cannot be promoted.
  • the average thickness of the dissimilar metal layer 7 is preferably in the range of 30 nm to 600 nm.
  • the dissimilar metal layer 7 described above is preferably manufactured by employing a wet manufacturing method such as an electrolysis method or an electroless method, a physical vapor deposition method such as a sputtering method usually referred to as a dry process, or an EB vapor deposition method. .
  • Capacitor forming material manufacturing method As the manufacturing method of the capacitor forming material, any manufacturing method may be adopted as long as the layer configuration of the type I to type III capacitor forming material according to the present invention described above is obtained. I do not care.
  • the type I capacitor forming material includes “formation of an oxide dielectric layer on the surface of the lower electrode formation layer”, “two-layer structure of bulk metal layer / metal-metal oxide mixed layer on the surface of the oxide dielectric layer or a bulk Manufacturing of a procedure of “a laminated body in which an upper electrode forming layer having a three-layer structure of metal layer / dissimilar metal layer / metal-metal oxide mixed layer is formed” and, if necessary, “annealing of the laminated body” Adopt the method.
  • Type II capacitor forming materials are described as follows: “A metal-metal oxide mixed layer is provided on the surface of the bulk metal layer to form a two-layer structure, or a different metal layer / metal-metal oxide mixed layer is provided on the surface of the bulk metal layer. “A lower electrode forming layer having a layer structure”, “An oxide dielectric layer is formed on a metal-metal oxide mixed layer provided on a surface of a bulk metal layer of the lower electrode forming layer”, “A surface of the oxide dielectric layer And a manufacturing method having a procedure of “annealing the laminated body” is adopted as necessary.
  • the type III capacitor forming material is “a metal-metal oxide mixed layer is provided on the surface of the bulk metal layer to form a two-layer structure, or a different metal layer / metal-metal oxide mixed layer is provided on the surface of the bulk metal layer.
  • a lower electrode forming layer having a layer structure “An oxide dielectric layer is formed on a metal-metal oxide mixed layer provided on a surface of a bulk metal layer of the lower electrode forming layer”, “The oxide dielectric layer A laminated body in which a two-layer structure of bulk metal layer / metal-metal oxide mixed layer or a three-layer structure of bulk metal layer / different metal layer / metal-metal oxide mixed layer is formed on the surface of And a manufacturing method of a procedure “annealing of the laminate” is adopted as necessary.
  • the process of steps (1) to (6) is basically adopted to manufacture a capacitor forming material.
  • the method in which the step (5) is omitted is a method for producing a capacitor forming material of “type Ia form”, which is referred to as “type Ia form of production”.
  • the “type Ib form” manufacturing method of the capacitor forming material includes all of the steps (1) to (6) and is referred to as “type Ib production form”.
  • each process will be described, and “Type Ia manufacturing mode” and “Type Ib manufacturing mode” will be described simultaneously.
  • a sol-gel solution for manufacturing an oxide dielectric film having a basic composition of (Ba 1-x Sr x ) TiO 3 (0 ⁇ x ⁇ 1) is prepared.
  • a commercially available preparation agent may be used or it may be blended by itself.
  • a (Ba 1-x Sr x ) TiO 3 (0 ⁇ x ⁇ 1) film may be obtained as the desired oxide dielectric film.
  • the sol-gel solution is applied to the surface of the lower electrode formation layer (a metal foil having an average thickness of 1 ⁇ m to 100 ⁇ m of copper, nickel, copper alloy, or nickel alloy) and oxygen Drying is performed in a contained atmosphere under conditions of 120 ° C. to 250 ° C. ⁇ 30 seconds to 10 minutes, and pyrolysis is performed in a condition containing 270 ° C. to 430 ° C. ⁇ 5 minutes to 30 minutes in an atmosphere containing oxygen.
  • the unit process is repeated a plurality of times to adjust the film thickness.
  • the sol-gel solution is applied to the surface of the lower electrode forming layer, dried in an oxygen-containing atmosphere at 120 ° C. to 250 ° C. for 30 seconds to 10 minutes, and then in an oxygen-containing atmosphere.
  • a series of steps of performing pyrolysis under conditions of 270 ° C. to 430 ° C. ⁇ 5 minutes to 30 minutes is defined as one unit step, and when repeating this one unit step a plurality of times, at least between one unit step and one unit step. It is also preferable to adjust the film thickness by providing at least one 550 ° C. to 900 ° C. ⁇ 2 to 60 minutes of inert gas replacement or pre-baking treatment in vacuum.
  • This process is characterized in that a thermal decomposition temperature in a low temperature range of 270 ° C. to 430 ° C. is employed in order to prevent excessive oxidation of the lower electrode formation layer.
  • a thermal decomposition temperature in a low temperature range of 270 ° C. to 430 ° C. is employed in order to prevent excessive oxidation of the lower electrode formation layer.
  • one unit process is repeated six times, and if one pre-firing step ⁇ one unit process (second time) ⁇ 1 unit
  • the process of the process (third time) ⁇ one unit process (fourth time) ⁇ one unit process (fifth time) ⁇ one unit process (sixth time) is adopted.
  • the obtained oxide dielectric film is dense and has a small number of structural defects in the crystal grains. Therefore, the capacitor-forming material obtained through this coating process has a low leakage current and a high-capacity dielectric layer even when the upper electrode circuit is formed by a wet etching method. The capacitor provided is obtained.
  • a firing process of 550 ° C. to 900 ° C. ⁇ 5 minutes to 60 minutes is performed, and an oxide dielectric layer having an average thickness of 20 nm to 1 ⁇ m is formed on the surface of the lower electrode formation layer Form.
  • This firing step is a so-called main firing step, and a final oxide dielectric layer is obtained through this firing.
  • the heating temperature at this time is 550 ° C. to 850 ° C. ⁇ 5 minutes to 60 minutes.
  • this metal-metal oxide mixed layer forming step copper oxide, nickel oxide, copper alloy having an average thickness of 5 nm to 200 nm is formed on the surface of the oxide dielectric layer formed in the firing step by physical vapor deposition. A metal-metal oxide mixed layer containing either oxide or nickel alloy oxide is formed. A sputtering method is preferably used for forming the metal-metal oxide mixed layer at this time. This is because it is easy to form a thin and uniform thin film, and it is easy to adjust the ratio of metal to metal oxide by changing the composition of the sputtering target and the sputtering conditions (for example, adjusting the oxygen partial pressure in the sputtering atmosphere).
  • the dissimilar metal layer forming step described here is a step used only in the type Ib manufacturing mode.
  • a dissimilar metal layer of copper, nickel, copper alloy, or nickel alloy having an average thickness of 30 nm to 600 nm is formed on the surface of the metal-metal oxide mixed layer by physical vapor deposition.
  • the bulk metal layer constituting the upper electrode forming layer is formed on the surface of the metal-metal oxide mixed layer in the case of the type Ia manufacturing mode, and the type Ib manufacturing mode.
  • it is formed on the surface of the dissimilar metal layer as a metal layer of any one of copper, nickel, copper alloy and nickel alloy having an average thickness of 1 ⁇ m to 100 ⁇ m to obtain a capacitor forming material.
  • a metal component different from the constituent components of the different metal layer is used for the bulk metal layer. It is preferable to use a sputtering method also for the formation of the bulk metal layer at this time. This is because the film thickness can be easily controlled and adhesion with a metal-metal oxide mixed layer or a dissimilar metal layer formed by a sputtering method can be easily obtained.
  • the capacitor forming material according to the present invention manufactured as described above is preferably annealed at a temperature of 300 ° C. to 500 ° C. for 15 minutes to 100 minutes and used as a product.
  • a temperature of 300 ° C. to 500 ° C. for 15 minutes to 100 minutes and used as a product.
  • the annealing treatment it is possible to obtain the effect of suppressing the leakage current of the capacitor formed using the capacitor forming material and the effect of stabilizing the adhesion between the dielectric layer and the upper electrode forming layer.
  • the temperature of the annealing treatment is in the range of 300 ° C. to 500 ° C.
  • the adhesion stabilizing effect can be achieved without increasing the dielectric loss (tan ⁇ ) within the annealing time range that can be adopted industrially. It can be obtained stably.
  • an inert gas atmosphere is preferably used for the annealing treatment at this time.
  • a capacitor forming material comprising an upper electrode forming layer (bulk metal layer / different metal layer / metal-metal oxide mixed layer) / oxide dielectric layer / lower electrode forming layer corresponding to Example 1 described later is used.
  • Table 2 shows the results of measuring the leakage currents when annealing is performed and when annealing is not performed. And the formation method of a capacitor circuit is the same method as Example 1 mentioned later. Here, an annealing time of 350 ° C. ⁇ 90 minutes was employed. The leakage current was measured using a digital electrometer manufactured by Advantest Corporation.
  • the printed wiring board provided with the capacitor according to the present invention is obtained by using the capacitor forming material described above. That is, the above-described capacitor forming material according to the present invention can be suitably used for forming a built-in capacitor layer of a multilayer printed wiring board.
  • the upper electrode forming layer and the lower electrode forming layer on both surfaces of the capacitor forming material are formed into a capacitor circuit shape by an etching method, and this is used as an inner layer capacitor layer constituting material of the multilayer printed wiring board. There is no limitation on the method of manufacturing the multilayer printed wiring board at this time.
  • the plate-like capacitor forming material according to the present invention can be used by being sized into an as-is size or an arbitrary size and embedded in a printed wiring board.
  • any cutting method may be used as long as the upper electrode forming layer and the lower electrode forming layer existing on both sides of the oxide dielectric layer are in contact with each other at the cutting end portion and are not electrically conductive. May be adopted.
  • the upper electrode formation layer and the lower electrode formation layer can be etched into a lattice pattern by etching, and then divided by an exposed oxide dielectric layer to be fragmented, using a laser cutting method, a wire method, a shear cutting method, etc. It becomes possible.
  • the capacitor circuit included in the inner layer capacitor layer constituent material obtained in this way, and the fragmented capacitor embedded in the wiring of the printed wiring board, the electrode layer includes the above-described two-layer or three-layer composite layer. Excellent adhesion between the layer and the oxide dielectric layer.
  • Example 1 the oxide dielectric film is formed on the surface of a nickel foil that is a base metal (lower electrode forming layer), and the metal-metal oxide mixed layer and the heterogeneous layer are further formed on the surface of the oxide dielectric film.
  • a metal layer was formed, a bulk metal layer was sequentially formed, and a capacitor forming material was manufactured as an upper electrode forming layer. And using this capacitor formation material, the capacitor circuit was formed by the etching method, and various dielectric properties were evaluated.
  • a sol-gel solution used for the sol-gel method was prepared. Here, it was prepared so as to obtain an oxide dielectric film having a composition of Ba 0.9 Sr 0.1 TiO 3 using a trade name BST thin film forming agent 7 wt% BST manufactured by Mitsubishi Materials Corporation.
  • the sol-gel solution is applied to the surface of the metal substrate, dried in an oxygen-containing atmosphere at 150 ° C. for 2 minutes, and 390 ° C. for 15 minutes in an oxygen-containing atmosphere.
  • a series of steps for performing thermal decomposition under the conditions was defined as one unit step. Then, in repeating this one unit process 12 times, after the first unit process of the first time, the third unit process of the third time, the first unit process of the sixth time, and the first unit process of the ninth time, one 700 step is performed. The film thickness was adjusted by providing a pre-baking treatment with inert gas replacement at 15 ° C. for 15 minutes.
  • firing treatment is performed in an inert gas substitution atmosphere (nitrogen substitution atmosphere) at 850 ° C. for 30 minutes to form a lower electrode formation layer (nickel foil). An oxide dielectric layer was formed on the surface.
  • a copper layer having an average thickness of 2 ⁇ m was formed as a bulk metal layer by sputtering.
  • a copper target was placed in the vacuum chamber.
  • a capacitor forming material was obtained as an upper electrode forming layer having a three-layer structure of metal-metal oxide mixed layer / dissimilar metal layer / bulk metal layer.
  • XPS measurement and XRD measurement As shown in FIG. 8 (layer configuration of Example 1 corresponding to the type Ib form), the XPS spectrum and the XRD spectrum are the dielectric layer 4 and the metal-metal oxide mixed layer 6. And XPS measurement and XRD measurement were performed on the metal-metal oxide mixed layer 6 side.
  • the XPS apparatus includes ULVAC. QUANTUM 2000 manufactured by Phi Co., Ltd. was used. And X'Pert Pro made from Panalical was used for the XRD apparatus at this time. These measurement results are all shown in Table 3.
  • etching resist layer was provided on the surface of the upper electrode forming layer of each capacitor forming material, and an etching pattern for forming an upper electrode circuit shape was exposed and developed. Thereafter, the upper electrode formation layer was etched with an etchant, and the etching resist was peeled off to form a capacitor circuit having an upper electrode circuit area of 4 mm ⁇ 4 mm size.
  • Electric capacity density When the upper electrode circuit area was 4 mm ⁇ 4 mm, the initial average capacity density was as high as 1214 nF / cm 2 . In addition, the electric capacity density of an Example and the comparative example mentioned later is shown as an average value which measured with 30 electrodes.
  • Dielectric loss The dielectric loss of the capacitor circuit when the area of the upper electrode circuit was 4 mm ⁇ 4 mm was measured and found to be 0.041. In addition, the dielectric loss of an Example and the comparative example mentioned later is shown as an average value which measured with three samples.
  • Leakage current The leakage current was measured using a digital electrometer manufactured by Advantest Co., Ltd., using a capacitor circuit when the upper electrode circuit area was 4 mm ⁇ 4 mm size.
  • Adhesion Copper plating is performed on the upper electrode forming layer of the obtained capacitor forming material, plating is performed to an average thickness of 22 ⁇ m, and a 30 mm wide linear peel strength measuring circuit is formed to form the upper electrode. Measured as the peel strength between the forming layer and the dielectric layer.
  • the copper plating performed here is performed for convenience of measurement, and it is clearly stated that it has nothing to do with the configuration of the present invention. As a result, it was 0.373 kgf / cm.
  • the peeling strength of an Example and the comparative example mentioned later is shown as an average value which measured with three samples. In this case, the peel strength was measured using an autograph (AGS-1kNG) manufactured by Shimadzu Corporation under the condition of a peel rate of 50 mm / min. *
  • Example 2 the same process as in Example 1 was adopted to obtain a capacitor forming material, and the same evaluation was performed. The only difference is that the nickel-nickel oxide mixed layer has an average thickness of 50 nm. Each characteristic of this sample is listed in Table 3 so that it can be compared with Example 1 and a comparative example described later.
  • Example 3 the same process as in Example 1 was adopted, a capacitor forming material was obtained, and then an annealing treatment was performed, and the same evaluation was performed. Therefore, the only difference is the presence or absence of annealing treatment.
  • the capacitor forming material manufactured in Example 1 was subjected to a heat treatment for 90 minutes in a nitrogen stream atmosphere at a temperature of 350 ° C.
  • Table 3 Each characteristic of this sample is listed in Table 3 so that it can be compared with Example 1, Example 2, and a comparative example described later.
  • Comparative Example 1 In Comparative Example 1, the step (4) of Example 1 was omitted, and a metal layer (nickel layer) having an average thickness of 600 nm was formed only in the step (5). Therefore, the peak intensity ratio corresponds to infinity ( ⁇ ). Other processes were performed in the same manner as in the example to obtain a capacitor forming material.
  • the average capacity density was 1127 nF / cm 2
  • the dielectric loss was 0.023
  • the peel strength was 0.004 kgf / cm.
  • Comparative Example 2 is a metal-metal oxide in which the oxygen gas inflow rate in step (4) of Example 1 is 2.5 cc / min and the oxygen partial pressure is 1.8 ⁇ 10 ⁇ 4 Torr. An attempt was made to form a mixed layer. However, when the mixed metal-metal oxide layer is analyzed by X-ray diffraction, the peak of nickel oxide is negligible, and the intentionally formed nickel oxide is not formed. Think of it as a nickel layer. Therefore, in the comparison with the following examples, it is handled in the same manner as in Comparative Example 1. Other processes were performed in the same manner as in the example to obtain a capacitor forming material.
  • the average capacity density was 1158 nF / cm 2
  • the dielectric loss was 0.021
  • the peel strength was 0.010 kgf / cm.
  • the average capacity density was 347 nF / cm 2
  • the dielectric loss was 0.143
  • the peel strength was 0.263 kgf / cm.
  • Comparative Example 4 In Comparative Example 4, the sample after firing in Step (4) of Example 1 was placed in a vacuum chamber of a sputtering apparatus in which a copper target was placed, and oxygen gas was supplied into the vacuum chamber at 10.0 cc / min. The flow rate was set to a steady state with an oxygen partial pressure of 6.8 ⁇ 10 ⁇ 4 Torr. Thereafter, a copper oxide layer having an average thickness of 100 nm was formed by sputtering. Then, the flow of oxygen gas into the vacuum chamber of the sputtering method apparatus was stopped, and it was waited for most of the oxygen to be deaerated.
  • the average capacity density was 947 nF / cm 2
  • the dielectric loss was 0.028
  • the peel strength was 0.005 kgf / cm.
  • Comparative Example 1 and Comparative Example 2 have extremely low peel strength (adhesiveness) between the upper electrode formation layer and the dielectric layer. Therefore, after processing into a capacitor circuit, peeling of the upper electrode circuit due to vibration, peeling of the upper electrode circuit due to impact during handling, and expansion behavior of the printed wiring board due to heat generation during use as a printed wiring board The risk of causing peeling of the upper electrode circuit due to is increased.
  • Comparative Example 4 As is clear from the contents of Comparative Example 4 in Table 3, when the layer is made of only copper oxide instead of the metal-metal oxide mixed layer, the peel strength between the upper electrode forming layer and the dielectric layer ( Adhesion) is extremely low. In addition, the capacity density of the capacitor circuit is reduced.
  • the average capacitance density (Cp) is large, the dielectric loss (tan ⁇ ) is also relatively small, and the peel strength between the upper electrode formation layer and the dielectric layer is The value of (Adhesion) is also high at 0.314 kgf / cm to 0.544 kgf / cm. That is, it can be said that the capacitor forming material according to the present invention is excellent in total balance. And a printed wiring board provided with a capacitor circuit obtained by using this capacitor forming material has high-quality capacitor characteristics and is excellent in long-term use stability.
  • the capacitor forming material according to the present invention is either a metal-metal oxide mixed layer or a metal-metal oxide mixed layer / different metal layer between the oxide dielectric layer and the bulk metal layer constituting the electrode forming layer. It is characterized by having the layer structure of By having such a layer structure, the adhesion between the electrode forming layer and the oxide dielectric layer is increased. Therefore, when a printed wiring board including a capacitor is manufactured using the capacitor forming material for manufacturing a printed wiring board according to the present invention, it is possible to supply the market as a long-life product having high-quality capacitor characteristics.
  • the production does not require a special device, and it is possible to use existing equipment and to make a large capital investment. I don't need it. Good adhesion is exhibited between the oxide dielectric layer and the upper electrode formation layer, and a high-quality product is obtained in a state where a high electric capacity is ensured.
  • Capacitor forming material (Type Ia) 1b Capacitor forming material (Type Ib) 10a Capacitor forming material (Type II-a) 10b Capacitor forming material (Type II-b) 20a Capacitor forming material (Type III-a) 20b Capacitor forming material (Type III-b) 2 Upper electrode forming layer 3 Lower electrode forming layer 4 Oxide dielectric layer 5 Bulk metal layer 6 Metal-metal oxide mixed layer 7 Dissimilar metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

　この発明は、誘電層と電極形成層との密着性が安定化するキャパシタ形成材の提供を目的とする。この目的を達成するため、上部電極形成層と下部電極形成層との間に酸化物誘電層を備えるキャパシタ形成材において、当該上部電極形成層及び下部電極形成層の少なくとも一方は、バルク金属層と、当該酸化物誘電層と接する金属－金属酸化物混合層との２層構造を備えることを特徴とするキャパシタ形成材等を採用する。特に、前記上部電極形成層は、バルク金属層と金属－金属酸化物混合層との２層構造を備え、当該金属－金属酸化物混合層と当該酸化物誘電層とが接するように積層配置した層構成を備えることを特徴とするキャパシタ形成材を採用することが好ましい。

Description

キャパシタ形成材及びキャパシタを備えたプリント配線板
　本件出願に係る発明は、キャパシタ形成材及びキャパシタを備えたプリント配線板に関する。
　本件発明に言うキャパシタ形成材は、上部電極形成層と下部電極形成層との間に誘電層を備える構成を持つものである。そして、当該上部電極形成層と下部電極形成層とは、エッチング加工等によりキャパシタ回路を形成する。例えば、特許文献１に開示されているように、このようなキャパシタ形成材は、プリント配線板のキャパシタ形成材料として用いられるのが一般的である。
　ところが、上部電極形成層／誘電層／下部電極形成層のキャパシタ形成材は、下部電極形成層と誘電層との界面、上部電極形成層と誘電層との界面での密着性の問題が生じる場合がある。これらの位置での密着性が低下すると、誘電層と各電極形成層との間に隙間が生じ、形成したキャパシタ回路のキャパシタとしての要求品質を満たさないものになる。
　そこで、このような問題を解決するため、特許文献２には、電極として安価なＣｕを用いた場合でも、電極膜の導電率を充分に確保しつつ、電極膜と誘電体膜との間の剥離を十分に防止できる薄膜コンデンサ等の提供を目的として、「基板上に設けられ、一対の電極膜と前記一対の電極膜の間に設けられる誘電体膜とを有する薄膜コンデンサにおいて、前記一対の電極膜の少なくとも一方は、Ｃｕを含むＣｕ電極膜であり、前記Ｃｕ電極膜と前記誘電体膜との間に、Ｃｕ２Ｏを含む密着層が設けられており、前記誘電体膜が酸化物誘電体膜であることを特徴とする薄膜コンデンサ。」が開示されている。
　そして、特許文献２の段落００３４の誘電体膜の形成という項には、「誘電体膜４は、ゾルゲル法やＭＯＤ法（有機金属化合物堆積法）等の溶液塗布焼成法、スパッタリング法等のＰＶＤ法又はＣＶＤ法等の成膜技術を用いて形成する。」と記載され、ゾル－ゲル法の使用が示唆されている。なお、特許文献２の実施例では、段落００４８に記載されているように、ＢＳＴターゲットを使用したスパッタリング法を用いたもののみが開示されている。
ＷＯ２００６／１１８２３６号公報 特開２００７－３２９１８９号公報
　しかしながら、特許文献２に開示の発明において、誘電層の形成にゾル－ゲル法を用いると、誘電層と電極膜との密着性が不十分という問題がある。即ち、電極形成層と酸化物誘電層との間の密着性が実用的な水準（０．３ｋｇｆ／ｃｍ以上）に出来ない。
　以上のことから、市場では、ゾル－ゲル法を用いて酸化物誘電層を形成したときでも、上部電極形成層と当該酸化物誘電層との密着性が高く、且つ、高い電気容量を備えるプリント配線板製造用のキャパシタ形成材及びキャパシタを備えたプリント配線板が求められてきた。
　そこで、鋭意研究の結果、本件発明者等は、以下の発明をもって、電極形成層と誘電層との密着性を安定化させ、且つ、高い電気容量を備えるプリント配線板製造用のキャパシタ形成材及びキャパシタを備えたプリント配線板の提供が可能であることに想到した。以下、発明の概要に関して述べる。
キャパシタ形成材：　本件発明に係るキャパシタ形成材は、上部電極形成層と下部電極形成層との間に酸化物誘電層を備えるキャパシタ形成材において、当該上部電極形成層及び下部電極形成層の少なくとも一方は、バルク金属層と、当該酸化物誘電層と接する金属－金属酸化物混合層との２層構造を備えることを特徴とする。また、バルク金属層と金属－金属酸化物混合層との間に、異種金属層を備える３層構造としたことを特徴としたものでもある。従って、後述する３タイプの層構成を備える。以下、これらをタイプ別にタイプＩ（タイプＩ－ａ、タイプＩ－ｂ）、タイプＩＩ（タイプＩＩ－ａ、タイプＩＩ－ｂ）、タイプＩＩＩ（タイプＩＩＩ－ａ、タイプＩＩＩ－ｂ）と称する。
キャパシタ形成材の製造方法：　本件発明に係るキャパシタ形成材の製造方法は、キャパシタ形成材のタイプに応じて、以下に述べる３種の製造方法を採用することが好ましい。
　本件発明に係るタイプＩのキャパシタ形成材の製造には、下部電極形成層の表面に酸化物誘電層を形成し、当該酸化物誘電層の表面に、バルク金属層／金属－金属酸化物混合層の２層構造又はバルク金属層／異種金属層／金属－金属酸化物混合層の３層構造の上部電極形成層を形成した積層体とすることを特徴とする製造方法を採用する。このタイプＩの製造方法で言う積層体は、（「上部電極形成層（金属－金属酸化物混合層／バルク金属層）／誘電層／下部電極形成層」又は「上部電極形成層（金属－金属酸化物混合層／異種金属層／バルク金属層）／誘電層／下部電極形成層」）の層構成を備えるものである。なお、タイプＩにおける下部電極形成層は、意図的に金属酸化物を含ませていない金属からなる層である。
　本件発明に係るタイプＩＩのキャパシタ形成材の製造には、バルク金属層表面へ金属－金属酸化物混合層を設けて２層構造、又は、バルク金属層表面へ異種金属層／金属－金属酸化物混合層を設けて３層構造の下部電極形成層とした後に、
　当該下部電極形成層の表面にある金属－金属酸化物混合層の上に酸化物誘電層を形成し、更に、当該酸化物誘電層の表面に上部電極形成層を形成した積層体とすることを特徴とする製造方法を採用する。このタイプＩＩの製造方法で言う積層体は、（「上部電極形成層／誘電層／下部電極形成層（金属－金属酸化物混合層／バルク金属層）」又は「上部電極形成層／誘電層／下部電極形成層（金属－金属酸化物混合層／異種金属層／バルク金属層）」）の層構成を備えるものである。なお、タイプＩＩにおける上部電極形成層は、意図的に金属酸化物を含ませていない金属からなる層である。
　本件発明に係るタイプＩＩＩのキャパシタ形成材の製造には、バルク金属層表面へ金属－金属酸化物混合層を設けて２層構造、又は、バルク金属層表面へ異種金属層／金属－金属酸化物混合層を設けて３層構造の下部電極形成層とした後に、当該下部電極形成層の表面にある金属－金属酸化物混合層の上に酸化物誘電層を形成し、当該酸化物誘電層の表面に、バルク金属層／金属－金属酸化物混合層の２層構造又はバルク金属層／異種金属層／金属－金属酸化物混合層の３層構造の上部電極形成層を形成した積層体とすることを特徴とするキャパシタ形成材の製造方法を採用する。
本件出願に言うプリント配線板：　本件発明に係るプリント配線板は、内蔵キャパシタ層を備えたものであり、上述に記載のキャパシタ形成材を用いて内蔵キャパシタ層を形成して得られることを特徴とするものである。
　また、本件発明に係るプリント配線板は、上述に記載のキャパシタ形成材をプリント配線板内に配して得られることを特徴とするものでもある。
　本件発明に係るキャパシタ形成材は、上部電極形成層と下部電極形成層との間に形成した酸化物誘電層を備えるキャパシタ形成材において、当該上部電極形成層及び下部電極形成層の少なくとも一方が、「バルク金属層／金属－金属酸化物混合層の２層構造」又は、「バルク金属層／異種金属層／金属－金属酸化物混合層の３層構造」を備えるものである。このような構成を採用することで、酸化物誘電層と各電極形成層との間で良好な密着性を示す。この結果、キャパシタとしての品質を飛躍的に安定化させることが可能となる。従って、このプリント配線板製造用のキャパシタ形成材を用いて、キャパシタ層を形成したプリント配線板は、安定したキャパシタ特性を示すキャパシタを備えるようになり、高品質の多層プリント配線板となる。
本件発明に係るキャパシタ形成材（タイプＩ－ａ）の層構成を説明するための模式断面図である。 本件発明に係る異種金属層を備えるキャパシタ形成材（タイプＩ－ｂ）の層構成を説明するための模式断面図である。 本件発明に係るキャパシタ形成材（タイプＩＩ－ａ）の層構成を説明するための模式断面図である。 本件発明に係る異種金属層を備えるキャパシタ形成材（タイプＩＩ－ｂ）の層構成を説明するための模式断面図である。 本件発明に係るキャパシタ形成材（タイプＩＩＩ－ａ）の層構成を説明するための模式断面図である。 本件発明に係る異種金属層を備えるキャパシタ形成材（タイプＩＩＩ－ｂ）の層構成を説明するための模式断面図である。 ＸＰＳ測定において、「ニッケルスペクトル」と「ニッケル酸化物スペクトル」とが分離して確認可能な状態の一例として示した測定スペクトルである。 ＸＰＳ測定及びＸＲＤ測定における測定箇所を示すための模式図である。
　以下、本件発明に係るプリント配線板製造用のキャパシタ形成材及びキャパシタを備えたプリント配線板の形態に関して説明する。
［プリント配線板製造用のキャパシタ形成材の形態］
　本件発明に係るプリント配線板製造用のキャパシタ形成材１は、上部電極形成層２と下部電極形成層３との間に酸化物誘電層４を備えるキャパシタ形成材において、当該上部電極形成層２及び下部電極形成層３の少なくとも一方は、バルク金属層５／当該酸化物誘電層と接する金属－金属酸化物混合層６の２層構造を備えることを特徴とする。従って、３タイプの層構成を備える。以下、タイプＩ～タイプＩＩＩのそれぞれを図面を用いて説明する。なお、各タイプの中には、異種金属層を含まないａ型と異種金属層を含むｂ型とが存在する。よって、タイプＩ－ａ、タイプＩ－ｂのようにして分別する。
　タイプＩのキャパシタ形成材は、図１に示すタイプＩ－ａ及び図２に示すタイプＩ－ｂが含まれる。この図１から理解できるように、本件発明に係るプリント配線板製造用のキャパシタ形成材１ａ（タイプＩ－ａ）は、当該上部電極形成層２を、バルク金属層５と金属－金属酸化物混合層６との２層で構成した点に特徴を備えている。また、図２には、本件発明に係るプリント配線板製造用のキャパシタ形成材１ｂ（タイプＩ－ｂ）として、当該上部電極形成層２を、バルク金属層５、異種金属層７、金属－金属酸化物混合層６の３層で構成したものを示している。
　タイプＩＩのキャパシタ形成材は、図３に示すタイプＩＩ－ａ及び図４に示すタイプＩＩ－ｂが含まれる。この図３から理解できるように、本件発明に係るプリント配線板製造用のキャパシタ形成材１０ａ（タイプＩＩ－ａ）は、当該下部電極形成層３を、バルク金属層５、金属－金属酸化物混合層６の２層で構成した点に特徴を備えている。また、図４には、本件発明に係るプリント配線板製造用のキャパシタ形成材１０ｂ（タイプＩＩ－ｂ）として、当該下部電極形成層３を、バルク金属層５、異種金属層７、金属－金属酸化物混合層６の３層で構成したものを示している。
　タイプＩＩＩのキャパシタ形成材は、図５に示すタイプＩＩＩ－ａ及び図６に示すタイプＩＩＩ－ｂが含まれる。この図５から理解できるように、本件発明に係るプリント配線板製造用のキャパシタ形成材２０ａ（タイプＩＩＩ－ａ）は、当該上部電極形成層２を、バルク金属層５、金属－金属酸化物混合層６の２層で構成し、且つ、当該下部電極形成層３を、バルク金属層５、金属－金属酸化物混合層６の２層で構成した点に特徴を備えている。また、図６には、本件発明に係るプリント配線板製造用のキャパシタ形成材２０ｂ（タイプＩＩＩ－ｂ）として、当該上部電極形成層２を、バルク金属層５、異種金属層７、金属－金属酸化物混合層６の３層で構成し、且つ、当該下部電極形成層３を、バルク金属層５、異種金属層７、金属－金属酸化物混合層６の３層で構成したものを示している。
　以上に層構成を示したタイプＩ～タイプＩＩＩのそれぞれのキャパシタ形成材は、上部電極形成層２と下部電極形成層３との間に酸化物誘電層４を備える層構成において共通し、上部電極形成層２及び下部電極形成層３の少なくとも一方のバルク金属には、酸化物誘電層４との界面側に「金属－金属酸化物混合層６」を設けている。この金属－金属酸化物混合層６の存在により、各電極形成層と酸化物誘電層４との密着性が向上する。しかし、酸化物誘電層４との密着性不足は、「上部電極形成層２」と「酸化物誘電層４」との間に発生しやすいので、「金属－金属酸化物混合層６」を上部電極形成層側に設けることが効果的である。なお、タイプＩＩＩ－ｂには、上部電極形成層２及び下部電極形成層３の双方に異種金属層を設けているが、上部電極形成層２及び下部電極形成層３のいずれか一方に異種金属層を設ける形態もあることを明記しておく。
　以上に述べた本件発明に係るキャパシタ形成材は、プリプレグ等に積層した後に上部電極形成層２及び下部電極形成層３の少なくとも一方をエッチング加工して、プリント配線板のキャパシタ回路を形成することができる。また、本件発明に係るキャパシタ形成材に、予めエッチング加工により回路を形成し、これをプリント配線板内に配することもできる。いずれの場合においても、本件発明に係るキャパシタ形成材はプリント配線板内においてキャパシタとして機能することになる。以下、図１に示したタイプＩ－ａ及び図２に示したタイプＩ－ｂを代表的に用いて、更に詳細に説明するが、ここに示す「バルク金属層」、「異種金属層」、「金属－金属酸化物混合層」の各概念は、タイプＩＩ、タイプＩＩＩにおける、上部電極形成層及び下部電極形成層を、「バルク金属層／金属－金属酸化物混合層」の２層構造、「バルク金属層／異種金属層／金属－金属酸化物混合層」の３層構造とする場合にも適用できることを明記しておく。
タイプＩ－ａの形態：　図１を参照しつつ、以下の説明を行う。本件発明に係るプリント配線板製造用のキャパシタ形成材１は、その上部電極形成層２が、バルク金属層５と金属－金属酸化物混合層６とを積層配置した構成を備える。そして、この金属－金属酸化物混合層６が、酸化物誘電層４と接するようになる。
　最初に、金属－金属酸化物混合層６に関して説明する。この金属－金属酸化物混合層は、銅酸化物、ニッケル酸化物、銅合金酸化物、ニッケル合金酸化物のいずれかを含んで構成することが好ましい。酸化物誘電層との密着性及びバルク金属層との密着性に優れるからである。そして、ここで言う金属－金属酸化物混合層は、その１００ｗｔ％が金属酸化物で構成されているものではなく、未酸化の金属成分が含まれるものである。
　銅酸化物とは、主にＣｕ２Ｏであり、Ｃｕ２ＯとＣｕＯとのコンプレックス状態を含む概念として記載している。また、銅合金酸化物とは、銅－リン合金、銅－亜鉛合金、銅－ニッケル－亜鉛合金、銅－パラジウム合金、銅－金合金、銅－銀合金の酸化物等である。ニッケル酸化物とは、主にＮｉＯである。また、ニッケル合金酸化物とは、ニッケル－リン合金、ニッケル－コバルト合金、ニッケル－銅合金、ニッケル－パラジウム合金、ニッケル－銀合金、ニッケル－コバルト－パラジウム合金等の酸化物である。この金属－金属酸化物混合層の状態を特定するため、以下に述べる２つの指標を用いることができる。
　一つ目の指標は、当該金属－金属酸化物混合層のＸ線光電子分光分析（ＸＰＳ：Ｘ－ｒａｙ　Ｐｈｏｔｏｅｌｅｃｔｒｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）での測定値である。即ち、当該金属－金属酸化物混合層に対してＸＰＳ測定を行った際に、当該金属－金属酸化物混合層を構成する金属スペクトルと金属酸化物スペクトルとが分離して確認可能な状態となっていることが好ましい。例えば、図７に示すように「ニッケルスペクトル」と「ニッケル酸化物スペクトル」とのピークが分離して確認可能な状態が該当する。ＸＰＳ測定で、このような測定結果が得られると、酸化物誘電層と上部電極形成層との密着性向上効果が得やすくなるからである。なお、キャパシタ形成材に、後述するアニール処理を施した場合には、酸化物誘電層と接する金属－金属酸化物混合層の極表面が酸化され、混合層として検出できない場合もあるため、バックスパッタ等で金属－金属酸化物混合層の内部を露出させて、ＸＰＳ観察することが好ましい。
　更に、Ｘ線回折法（ＸＲＤ）で評価することも出来る。例えば、金属－金属酸化物混合層がニッケル－ニッケル酸化物で構成されている場合、ニッケルの（１０１）面のピーク強度（以下、単に「Ｎｉ（１０１）」と称する。）と、酸化ニッケルの（２００）面のピーク強度（以下、単に「ＮｉＯ（２００）」と称する。）とのピーク強度比（［Ｎｉ（１０１）］／［ＮｉＯ（２００）］）が、０．０２～５０、より好ましくは０．０５～１０の範囲にあることがより好ましい。この［Ｎｉ（１０１）］／［ＮｉＯ（２００）］の値を「ピーク強度比」と称する。そして、本件発明において、複数回（少なくとも３回）のＸ線回折測定を行い、各測定回のピーク強度比の平均値が、上述の範囲に入るか否かで判断することが好ましい。当該ピーク強度比が０．０２未満になると、酸化物誘電層との密着性にバラツキが生じやすくなり好ましくない。一方、当該ピーク強度比が５０を超えると、酸化物含有量が低くなりすぎて、酸化物誘電層との密着性が得られ難くなる。また、ピーク強度比が、０．０２～１００の範囲外にある場合には、実質的に、いずれか一方の成分しか存在していないと見なして差し支えないと考える。なお、ここで言うピーク強度とは、Ｘ線回折チャートの強度を積分して得られる面積（積算強度）のことであり、ＮｉはＰＤＦカード＃０４－０８５０、ＮｉＯはＰＤＦカード＃４４－１１５９を参照している。
　また、この金属－金属酸化物混合層の表面は、粗いものではなく、均一な表面を備えるものであり、バルク金属層との密着性も良好になる。その裏付けとして、表１には、ニッケル箔上に形成した（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）の組成（表１では、単に「ＢＳＴ」と表示している。）の酸化物誘電層の表面粗さ（Ｒａ）と、当該酸化物誘電層の表面に約１００ｎｍの平均厚さの金属－金属酸化物混合層（ニッケル－酸化ニッケル混合層）を設けたときの金属－金属酸化物混合層の表面粗さ（Ｒａ）とを対比して示している。ここで言う表面粗さ（Ｒａ）は、ＡＦＭを用いてＪＩＳ　Ｂ　０６０１に準じて、視野２μｍ×２μｍで測定したものである。各試料の測定は、同一試料内で場所を変えて、３箇所で測定した結果である。
Figure JPOXMLDOC01-appb-T000001
　そして、当該金属－金属酸化物混合層は、平均厚さ５ｎｍ以上であることが好ましい。この金属－金属酸化物混合層の平均厚さが５ｎｍ未満の場合には、酸化物誘電層及びバルク金属（及び後述する異種金属層）との密着性が安定化しないため好ましくない。なお、金属－金属酸化物混合層の平均厚さの均一性を確保するという観点からは、平均厚さ１０ｎｍ以上とすることがより好ましい。一方、この金属－金属酸化物混合層の平均厚さが２００ｎｍを超えても密着性向上の効果は得られないので、製造コストの観点からは平均厚さの上限は２００ｎｍと考える。
　以上に述べてきた金属－金属酸化物混合層は、予め酸化物誘電層の上に金属層を形成して、その後、当該金属層を酸化して形成する事も可能である。しかし、本件発明においては、ゾル－ゲル法、ドライプロセスであるスパッタリング法、ＥＢ蒸着法等の物理蒸着法を採用して形成することが、均一な膜厚と組成とを維持できるため好ましい。
　次に、上部電極形成層を構成するバルク金属層に関して説明する。本件発明に係るプリント配線板製造用のキャパシタ形成材において、前記上部電極形成層を構成するバルク金属層は、銅、ニッケル、銅合金、ニッケル合金のいずれかで構成することが好ましい。上部電極形成層として放熱性を優先させる場合には銅又は銅合金を使用し、強度を優先させる場合にはニッケル又はニッケル合金を採用することが好ましい。
　そして、前記上部電極形成層を構成するバルク金属層は、平均厚さが１μｍ～１００μｍであることが好ましい。このバルク金属層の平均厚さが１μｍ未満の場合には、強度が低下するため、ハンドリングに細心の注意を要すると共に、プリント配線板の多層化プレス時のプレス圧による変形を起こす場合があり好ましくない。一方、このバルク金属層の平均厚さが１００μｍを超える場合には、エッチング法による微細な上部電極形状の加工が困難となり、形成した上部電極回路の形状が悪くなるため好ましくない。この上部電極形成層を構成するバルク金属層は、金属－金属酸化物混合層（又は異種金属層（後述する異種金属層を設ける場合に限る。））の上に、金属箔を張り合わせる方法、メッキ法で形成する方法、スパッタリング法等の方法を採用することが可能である。
　そして、本件発明に係るプリント配線板製造用のキャパシタ形成材において、前記下部電極形成層を単一の金属成分で構成する際には、銅、ニッケル、銅合金、ニッケル合金のいずれかを用いることが好ましい。ここで言う下部電極形成層として用いる金属基材は、金属箔としての入手が可能で、その箔状態のままで、その表面に酸化物誘電層の形成が可能なものを用いている。従って、本件発明で下部電極形成層の構成に用いる箔とは、圧延法及び電解法等で得られたもの全てを含む。そして、当該金属箔の最表層に、これら銅、銅合金、ニッケル、ニッケル合金層のいずれか備えた複合箔の如きものも含む概念として記述している。例えば、下部電極形成層を構成する箔原料として、銅箔の表面にニッケル層若しくはニッケル合金層を備えた複合箔、銅箔の表面に亜鉛層若しくは銅－亜鉛合金層を備えた複合箔を用いることも可能である。
　この下部電極形成層をエッチングして得られるキャパシタ回路形成能を高くして、ファインなキャパシタ回路を得たい場合には、銅又は銅合金（真鍮組成、コルソン合金組成等）で下部電極形成層を構成することが好ましい。微細なエッチング加工が可能な材質だからである。一方、キャパシタの下部電極形成層の耐熱強度を高くして、ゾル－ゲル法による製造過程での熱履歴に対する耐熱性の向上を優先したい場合には、ニッケル又はニッケル合金（ニッケル－リン合金組成、ニッケル－コバルト合金組成等）で下部電極形成層を構成することが好ましい。なお、ニッケル－リン合金を用いる場合には、リン含有量は、０．１ｗｔ％～１１ｗｔ％の範囲、より好ましくはリン含有量が０．２ｗｔ％～３ｗｔ％の範囲のものを採用することが好ましい。リン含有量が０．１ｗｔ％未満の場合には、純ニッケルを用いた場合と変わらないものとなり、合金化することの意義が失われる。これに対し、リン含有量が１１ｗｔ％を超えると、酸化物誘電層との界面にリンが偏析し、酸化物誘電層との密着性が劣化し、剥離しやすいものとなる。なお、本件発明におけるリン含有量は、［Ｐ成分重量］／［Ｎｉ成分重量］×１００（ｗｔ％）として換算した値である。
　そして、下部電極形成層の平均厚さは、１μｍ～１００μｍであることが好ましい。この平均厚さが１μｍ未満では、キャパシタ形成材としてのハンドリング性に欠け、キャパシタを形成したときの電極としての信頼性にも著しく欠け、その表面へ均一な膜厚の酸化物誘電層を形成する事が極めて困難となる。一方、１００μｍを超える平均厚さとすることには、実用上の要求が殆どない。また、下部電極形成層の平均厚さを１０μｍ以下とする場合に、金属箔を用いようとすると、箔としてのハンドリングが困難となる。そこで、キャパシタ形成材を構成する金属箔として、接合界面を介して、金属箔とキャリア箔とが張り合わせられたキャリア箔付金属箔を用いることが好ましい。係る場合のキャリア箔は、本件発明に言うキャパシタ形成材に加工して以降の任意の段階で除去すれば良い。
　更に、本件発明に係るプリント配線板製造用のキャパシタ形成材において、前記酸化物誘電層は、（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）の基本組成を採用することが好ましい。本件発明に係るプリント配線板製造用のキャパシタ形成材が採用する層構成において、最も安定した各電極形成層と酸化物誘電層との密着性が発揮できるからである。なお、ここで基本組成と称しているのは、以下に述べるマンガン、ケイ素等の添加成分を含む場合があるからである。ここで、（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）膜において、ｘ＝０の場合にはＢａＴｉＯ３組成を意味し、ｘ＝１の場合にはＳｒＴｉＯ３組成を意味するものとなる。そして、この中間組成として、（Ｂａ０．７　Ｓｒ０．３）ＴｉＯ３等が存在する。なお、念のために（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）を例にとり、明記しておくが、ここで言う化学量論組成において、Ａサイト元素（Ｂａ，Ｓｒ）とＢサイト元素（Ｔｉ）との比及び酸素（Ｏ）の組成は一定の範囲で変動させる場合もある。
　なお、この酸化物誘電層の形成方法は、（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）の基本組成の誘電膜の製造が可能であれば、何ら限定は無い。よって、種々の誘電膜製造方法を採用することが可能である。例えば、ゾル－ゲル法、泳動電着法、ＣＶＤ等の化学気相反応法、蒸着法、スパッタリング法等の使用が可能である。
　そして、当該酸化物誘電層は、マンガン、ケイ素、ニッケル、アルミニウム、ランタン、ニオブ、マグネシウム、スズから選ばれる一種又は二種以上を合計で０．０１ｍｏｌ％～５．００ｍｏｌ％含有することが好ましい。これらの添加成分は、主に酸化物誘電層を構成する結晶粒界に偏析して存在し、リーク電流の流路を遮断するように機能するため、誘電層としての長期使用安定性を確保する観点から用いる。これらの成分は、一種又は二種以上を同時に用いても構わないが、当該酸化物誘電膜に含ませる含有量は、０．０１ｍｏｌ％～５．００ｍｏｌ％とすることが好ましい。当該添加量が０．０１ｍｏｌ％未満の場合には、ゾル－ゲル法で得られた酸化物誘電膜の結晶粒界への添加成分の偏析が不十分であり、良好なリーク電流減少効果が得られない。一方、当該添加量が５．００ｍｏｌ％を超える場合には、ゾル－ゲル法で得られた酸化物誘電膜の結晶粒界への異種成分の偏析が過剰になり、酸化物誘電層が脆く靱性が失われ、エッチング法で上部電極形状等を加工する際のエッチング液シャワー等により誘電層破壊が起こる等の不具合が生じやすくなる。そして、より好ましくは、当該酸化物誘電膜に含ませる添加成分の添加量は、０．２５ｍｏｌ％～１．５０ｍｏｌ％である。酸化物誘電層のリーク電流の遮断効果が、より安定化するからである。なお、酸化物誘電層とは、ペロブスカイト構造を持つ酸化物誘電膜のことであり、この酸化物誘電膜に上記添加成分の酸化物成分は、原則含まれていない。
　本件発明に係るプリント配線板製造用のキャパシタ形成材において、前記酸化物誘電層は、平均厚さが２０ｎｍ～２μｍであることが好ましく、より好ましくは２０ｎｍ～１μｍである。この酸化物誘電層の平均厚さが、薄いほど電気容量が向上するため、より薄いほど好ましい。しかし、当該酸化物誘電層の平均厚さが２０ｎｍ未満の場合には、形成した酸化物誘電層の膜厚の均一性が損なわれ、絶縁破壊が早期に起こり易くなるため、長寿命のキャパシタを得ることが出来なくなる。現実に市場に求められるキャパシタの電気容量等の要求水準を考えるに、２μｍ程度の平均厚さが実用上の上限と考える。
タイプＩ－ｂの形態：　図２を参照しつつ、以下の説明を行う。本件発明に係るプリント配線板製造用のキャパシタ形成材１の上部電極形成層２は、バルク金属層５、異種金属層７、金属－金属酸化物混合層６とを積層配置した構成を備える。そして、このときも金属－金属酸化物混合層６が、酸化物誘電層４と接するようになる。この異種金属層７を設けることで、密着性がより向上する。
　このタイプＩ－ｂの形態において、上部電極形成層２を構成するバルク金属層５及び金属－金属酸化物混合層６、酸化物誘電層４、下部電極形成層３の概念は、タイプＩ－ａの形態と同様であるため、ここでの説明は省略する。そして、上部電極形成層２を構成するバルク金属層５と金属－金属酸化物混合層６との間に設ける異種金属層７に関してのみ述べる。
　この異種金属層７は、銅、ニッケル、銅合金、ニッケル合金のいずれかで構成することが好ましい。ここで、「異種金属層」と称しているのは、上述のバルク金属層と異なる金属成分で構成するからである。例えば、異種金属層の構成成分としてニッケルを用いた場合には、バルク金属層の構成成分として銅を用いる等である。用途に応じて層構成を変化させ、キャパシタの良好な形成能を確保し、キャパシタに求められる強度、放熱性能、電気的導電性のバランス設計が可能になるからである。この異種金属層は、金属－金属酸化物混合層の酸化防止のバリア層として機能する場合もある。例えば、蒸着装置のチャンバー内で金属－金属酸化物混合層を形成し、その後ターゲット交換を行う必要がある場合には、一旦、金属－金属酸化物混合層が大気暴露を受けることになる。係る場合には、金属－金属酸化物混合層の組成比が変化する。しかし、金属－金属酸化物混合層の表面に異種金属層が存在すれば、この変化を防止できる。
　なお、上述のように当該異種金属層を構成する金属成分は、バルク金属層と異なる金属成分を採用することを前提とするが、金属－金属酸化物混合層を構成する金属成分と同じ金属成分を用いることも可能である。従って、具体的に言えば、異種金属層にニッケルを採用し、金属－金属酸化物混合層としてニッケル－ニッケル酸化物混合層を採用することも可能である。
　このような構成とすることで、異種金属層が、上述のバルク金属及び金属－金属酸化物混合層との密着性に優れるようになる。そして、異種金属層にニッケル系素材を用いることにより耐熱特性が良好となり、異種金属層に銅系素材を用いることにより放熱特性に優れたものとなる。ここで、銅合金とは、銅－リン合金、銅－亜鉛合金、銅－ニッケル－亜鉛合金、銅－パラジウム合金、銅－金合金、銅－銀合金等のことである。そして、ニッケル合金とは、ニッケル－リン合金、ニッケル－コバルト合金、ニッケル－銅合金、ニッケル－パラジウム合金、ニッケル－銀合金、ニッケル－コバルト－パラジウム合金等のことである。
　この異種金属層７の存在により、キャパシタ回路を形成する際のエッチングプロセスにおける耐吸湿性、耐薬品性、耐熱性を向上させ、キャパシタとして酸化物誘電層と上部電極形成層との密着性の劣化を防止できる。また、プリント配線板のキャパシタとして使用しても、酸化物誘電層と上部電極形成層との密着性の劣化が少ないため、長期の安定使用が可能になる。この異種金属層７の平均厚さが３０ｎｍ未満の場合には、酸化物誘電層と上部電極形成層との密着性の安定化を促進できないため好ましくない。一方、この異種金属層７の平均厚さが６００ｎｍを超えるものとしても、酸化物誘電層と上部電極形成層との密着性を安定化させる効果が向上しないため、資源の無駄遣いになるだけである。従って、異種金属層７の平均厚さは、３０ｎｍ～６００ｎｍの範囲が好ましい。
　以上に述べてきた異種金属層７は、電解法、無電解法等の湿式製造法、通常ドライプロセスと称されるスパッタリング法、ＥＢ蒸着法等の物理蒸着法を採用して製造することが好ましい。
キャパシタ形成材の製造方法：　ここで、キャパシタ形成材の製造方法に関しては、上述の本件発明に係るタイプＩ～タイプＩＩＩのキャパシタ形成材の層構成が得られる限り、いかなる製造方法を採用しても構わない。
　タイプＩのキャパシタ形成材は、「下部電極形成層表面への酸化物誘電層の形成」、「当該酸化物誘電層表面へのバルク金属層／金属－金属酸化物混合層の２層構造又はバルク金属層／異種金属層／金属－金属酸化物混合層の３層構造の上部電極形成層の形成した積層体とする」、そして、必要に応じて「当該積層体のアニール処理」という手順の製造方法を採用する。
　タイプＩＩのキャパシタ形成材は、「バルク金属層表面へ金属－金属酸化物混合層を設けて２層構造、又は、バルク金属層表面へ異種金属層／金属－金属酸化物混合層を設けて３層構造の下部電極形成層とする」、「当該下部電極形成層のバルク金属層表面に設けた金属－金属酸化物混合層上に酸化物誘電層を形成」、「当該酸化物誘電層の表面に上部電極形成層を形成した積層体とする」、そして、必要に応じて「当該積層体のアニール処理」という手順の製造方法を採用する。
　タイプＩＩＩのキャパシタ形成材は、「バルク金属層表面へ金属－金属酸化物混合層を設けて２層構造、又は、バルク金属層表面へ異種金属層／金属－金属酸化物混合層を設けて３層構造の下部電極形成層とする」、「当該下部電極形成層のバルク金属層表面に設けた金属－金属酸化物混合層の上に酸化物誘電層を形成する」、「当該酸化物誘電層の表面に、バルク金属層／金属－金属酸化物混合層の２層構造又はバルク金属層／異種金属層／金属－金属酸化物混合層の３層構造の上部電極形成層を形成した積層体とする」、そして、必要に応じて「当該積層体のアニール処理」という手順の製造方法を採用する。
　以下、図１に示したタイプＩ－ａ及び図２に示したタイプＩ－ｂを代表的に用いて、更に詳細に製造方法を説明するが、ここに示す概念は、タイプＩＩ、タイプＩＩＩの製造方法にも適用できることを明記しておく。
　例えば、キャパシタ形成材を製造するためには、基本的に工程（１）～工程（６）のプロセスを採用すると考えることができる。ここで、工程（５）を省略したものは「タイプＩ－ａの形態」のキャパシタ形成材を製造する方法であり「タイプＩ－ａ製造形態」と称する。また、「タイプＩ－ｂの形態」のキャパシタ形成材の製造方法は、工程（１）～工程（６）の全てを備え「タイプＩ－ｂ製造形態」と称する。以下、各工程毎に述べ、「タイプＩ－ａ製造形態」と「タイプＩ－ｂ製造形態」とを同時に説明する。
（１）　溶液調製工程として、（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）の基本組成を備える酸化物誘電膜を製造するためのゾル－ゲル溶液を調製する。この工程に関して、特段の制限はなく、市販の調製剤を使用しても、自らが配合しても構わない。結果として、所望の前記酸化物誘電膜として、（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）膜を得ることが出来ればよい。
（２）　塗布工程として、前記ゾル－ゲル溶液を下部電極形成層（平均厚さ１μｍ～１００μｍの銅、ニッケル、銅合金、ニッケル合金のいずれかの組成の金属箔）の表面に塗布し、酸素含有雰囲気中で１２０℃～２５０℃×３０秒～１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃～４３０℃×５分～３０分の条件等を採用して、熱分解を行う１単位工程を複数回繰り返し膜厚調整を行う。
　また、この塗布工程として、前記ゾル－ゲル溶液を下部電極形成層の表面に塗布し、酸素含有雰囲気中で１２０℃～２５０℃×３０秒～１０分の条件で乾燥し、酸素含有雰囲気中で２７０℃～４３０℃×５分～３０分の条件で熱分解を行うという一連の工程を１単位工程とし、この１単位工程を複数回繰り返すにあたり、１単位工程と１単位工程との間に少なくとも１回以上の５５０℃～９００℃×２分～６０分の不活性ガス置換又は真空中での予備焼成処理を設けて膜厚調整を行うことも好ましい。この工程では、下部電極形成層の余分な酸化を防止するため２７０℃～４３０℃という低温域での熱分解温度を採用している点に特徴がある。例えば、６回の１単位工程を繰り返し行う場合を想定し、１回の予備焼成処理を行うとすれば、１単位工程（１回目）→予備焼成工程→１単位工程（２回目）→１単位工程（３回目）→１単位工程（４回目）→１単位工程（５回目）→１単位工程（６回目）のプロセスを採用する等である。このような塗布工程を採用すると、得られる酸化物誘電膜が、膜密度が高く緻密で、結晶粒内の構造欠陥の少ない状態になる。従って、この塗布工程を経て得られたキャパシタ形成材は、上部電極回路をウェットエッチング法で形成しても、誘電層に対するエッチング液の浸透が起こりにくく、リーク電流が小さく、高容量の誘電層を備えるキャパシタが得られる。
（３）　そして、焼成工程では、最終焼成として５５０℃～９００℃×５分～６０分の焼成処理等を行い、下部電極形成層の表面に、平均厚さが２０ｎｍ～１μｍの酸化物誘電層を形成する。この焼成工程が、所謂本焼成工程であり、この焼成を経て、最終的な酸化物誘電層が得られる。この焼成工程では、下部電極形成層の酸化劣化を防止するため、不活性ガス置換雰囲気又は真空中で加熱を行うことが好ましい。このときの加熱温度には、５５０℃～８５０℃×５分～６０分の条件を採用する。この温度条件未満の加熱では、十分な焼成が困難で、下部電極形成層との密着性に優れ、適正な緻密さと適度な粒度の結晶組織を備える酸化物誘電層が得られない。そして、この温度条件を超える過剰の加熱を行うと、酸化物誘電層の劣化及び下部電極形成層の物理的強度の劣化が進行し、キャパシタとしての優れた電気容量及び長寿命化が図れなくなる。
（４）　この金属－金属酸化物混合層形成工程では、焼成工程で形成した酸化物誘電層の表面に、物理蒸着法で、平均厚さ５ｎｍ～２００ｎｍの銅酸化物、ニッケル酸化物、銅合金酸化物、ニッケル合金酸化物のいずれかを含んだ金属－金属酸化物混合層を形成する。このときの金属－金属酸化物混合層の形成には、スパッタリング法を用いることが好ましい。薄く均一な薄膜を形成することが容易で、スパッタリングターゲットの組成及びスパッタリング条件（例えば、スパッタリング雰囲気の酸素分圧調整等）の変更によって、金属と金属酸化物との比率調整も容易だからである。
（５）　ここで述べる異種金属層形成工程は、タイプＩ－ｂ製造形態のみで用いる工程である。この工程では、金属－金属酸化物混合層の表面に、物理蒸着法で、平均厚さ３０ｎｍ～６００ｎｍの銅、ニッケル、銅合金、ニッケル合金のいずれかの異種金属層を形成する。このときの異種金属層の形成には、スパッタリング法を用いることが好ましい。薄く均一な薄膜の形成が容易だからである。
（６）　このバルク金属層形成工程は、上部電極形成層を構成するバルク金属層を、タイプＩ－ａ製造形態の場合には金属－金属酸化物混合層の表面に、タイプＩ－ｂ製造形態の場合には前記異種金属層の表面に、平均厚さが１μｍ～１００μｍの銅、ニッケル、銅合金、ニッケル合金のいずれかの金属層として形成し、キャパシタ形成材とする。タイプＩ－ｂ製造形態の場合には、当該バルク金属層には、異種金属層の構成成分と異なる金属成分を用いる。このときのバルク金属層の形成にも、スパッタリング法を用いることが好ましい。膜厚制御が容易であり、スパッタリング法で形成した金属－金属酸化物混合層又は異種金属層との密着性が得やすいからである。
　以上のようにして製造した本件発明に係るキャパシタ形成材を、温度３００℃～５００℃×１５分～１００分でアニール処理を行い、製品として用いることが好ましい。このアニール処理を行うことで、当該キャパシタ形成材を用いて形成したキャパシタのリーク電流の抑制効果及び誘電層と上部電極形成層との密着性安定化効果を得ることが可能になる。ここで、アニール処理の温度が３００℃～５００℃の範囲であれば、工業的に採用可能なアニール時間の範囲内で、誘電損失（ｔａｎδ）を増加させることなく、当該密着性安定化効果を安定的に得ることができる。なお、このときのアニール処理には、不活性ガス雰囲気を用いることが好ましい。
　ここで、後述する実施例１に相当する上部電極形成層（バルク金属層／異種金属層／金属－金属酸化物混合層）／酸化物誘電層／下部電極形成層を備えるキャパシタ形成材を用いて、アニール処理有りの場合、アニール処理無しの場合、それぞれのリーク電流の測定を行った結果を表２に示した。そして、キャパシタ回路の形成方法は、後述する実施例１と同様の方法である。ここでは、３５０℃×９０分のアニール時間を採用した。なお、リーク電流に関しては、アドバンテスト社製　デジタル・エレクトロメータを用いて測定した。
Figure JPOXMLDOC01-appb-T000002
　この表２から理解できるように、キャパシタ形成材にアニール処理を施すことにより、顕著にリーク電流の抑制が出来ていることが明らかである。また、「アニール処理無し」に比べて、「アニール処理有り」の引き剥がし強さのバラツキが明らかに小さくなっていることが理解できる。
［キャパシタを備えたプリント配線板の形態］
　本件発明に係るキャパシタを備えたプリント配線板は、以上に述べてきたキャパシタ形成材を用いて得られたことを特徴とする。即ち、上述の本件発明に係るキャパシタ形成材は、多層プリント配線板の内蔵キャパシタ層の形成に好適に用いることが出来る。当該キャパシタ形成材の両面にある上部電極形成層と下部電極形成層とをエッチング法でキャパシタ回路形状とし、これを多層プリント配線板の内層キャパシタ層構成材料として用いる。このときの多層プリント配線板の製造方法に関しては、何ら限定はない。
　また、平板状の本件発明に係るキャパシタ形成材を、そのままのサイズ又は任意のサイズに小片化して、これをプリント配線板内に埋め込んで配して、使用する事もできる。この小片化する際のカッティングには、酸化物誘電層を挟んで存在する上部電極形成層と下部電極形成層とが切断端部において接触し、電気的な導通状態と成らない限り、いかなる切断方法を採用しても構わない。例えば、上部電極形成層と下部電極形成層とをエッチング法で格子状にエッチングし、露出した酸化物誘電層で割って小片化する方法、レーザー切断法、ワイヤー法、シェア切断法等の使用が可能となる。
　このようにして得られた内層キャパシタ層構成材料が備えるキャパシタ回路、プリント配線板の配線内に埋め込まれた小片化キャパシタは、電極層が上述の２層又は３層の複合層を備えるため、電極層と酸化物誘電層との間での密着性に優れている。
　この実施例１では、基材金属（下部電極形成層）であるニッケル箔の表面に、上記酸化物誘電膜を形成し、更に当該酸化物誘電膜の表面に金属－金属酸化物混合層及び異種金属層を形成し、バルク金属層を順次形成して上部電極形成層として、キャパシタ形成材を製造した。そして、このキャパシタ形成材を用いて、エッチング法でキャパシタ回路を形成し、各種誘電特性の評価を行った。
［下部電極形成層の製造］
　ここでは、圧延法で製造した平均厚さ５０μｍのニッケル箔を使用した。なお、圧延法で製造したニッケル箔の平均厚さは、ゲージ厚さとして示したものである。キャパシタ形成材となったとき、このニッケル箔の層が下部電極回路の形成に用いられる。
　そして、当該ニッケル箔の表面に誘電層を形成するにあたり、誘電層を形成する直前に、ニッケル箔の前処理として、２５０℃×１５分の加熱を行い、紫外線の１分間照射を行った。
［キャパシタ形成材の製造］
（１）　この溶液調製工程では、ゾル－ゲル法に用いるゾル－ゲル溶液を調製した。ここでは、三菱マテリアル株式会社製の商品名　ＢＳＴ薄膜形成剤　７ｗｔ％ＢＳＴを用いて、Ｂａ０．９Ｓｒ０．１ＴｉＯ３の組成の酸化物誘電膜を得られるように調製した。
（２）　この塗布工程では、前記ゾル－ゲル溶液を金属基材の表面に塗布し、酸素含有雰囲気中で１５０℃×２分の条件で乾燥し、酸素含有雰囲気中で３９０℃×１５分の条件で熱分解を行う一連の工程を１単位工程とした。そして、この１単位工程を１２回繰り返すにあたり、第１回目の１単位工程、第３回目の１単位工程、第６回目の１単位工程、第９回目の１単位工程の後に、１回の７００℃×１５分の不活性ガス置換での予備焼成処理を設けて膜厚調整を行った。
（３）　そして、焼成工程では、最終工程として、上記塗布工程の後、８５０℃×３０分の不活性ガス置換雰囲気（窒素置換雰囲気）で焼成処理を行い、下部電極形成層（ニッケル箔）の表面に酸化物誘電層を形成した。
（４）　焼成後の試料を、ニッケルターゲットを配置したスパッタリング装置の真空チャンバー内に入れ、当該真空チャンバー内に、アルゴンガスを７２ｃｃ／ｍｉｎ、酸素ガスを５．０ｃｃ／ｍｉｎのフロー速度で流入させ、酸素分圧が３．７×１０－４Ｔｏｒｒの定常状態とした。その後、スパッタリング法により平均厚さ１００ｎｍ、ピーク強度比＝０．０６～５．６８のニッケル－酸化ニッケル混合層（金属－金属酸化物混合層）を形成した。なお、ここでのピーク強度比は、実施例１～実施例３の測定結果を併せて、実施例全体としての値範囲として示している。
（５）　スパッタリング装置の真空チャンバー内への酸素ガスの流入を止め、酸素の殆どが脱気するのを待った。そして、酸素の脱気が完了した後に、再びスパッタリング法を採用し、金属－金属酸化物混合層上に、平均厚さ５００ｎｍのニッケル層（異種金属層）を形成し、ニッケル－酸化ニッケル混合層／ニッケル層の２層構成の複合層とした。
（６）　以上のようにして形成した複合層の上に、スパッタリング法により、平均厚さ２μｍの銅層をバルク金属層として形成した。このとき、真空チャンバー内には銅ターゲットを配置した。これにより金属－金属酸化物混合層／異種金属層／バルク金属層の３層構成の上部電極形成層としたキャパシタ形成材を得た。
ＸＰＳ測定及びＸＲＤ測定：　ＸＰＳスペクトル及びＸＲＤスペクトルは、図８（タイプＩ－ｂの形態に相当する実施例１の層構成）に示すように、誘電層４と金属－金属酸化物混合層６との間で剥離し、金属－金属酸化物混合層６側に対してＸＰＳ測定及びＸＲＤ測定を行って得られたものである。このときのＸＰＳ装置には、アルバック．ファイ株式会社製　ＱＵＡＮＴＵＭ　２０００を用いた。そして、このときのＸＲＤ装置には、パナリティカル製　Ｘ’Ｐｅｒｔ　Ｐｒｏを用いた。これらの測定結果は、全て表３に纏めて示す。
［キャパシタ回路の形成］
　前記各キャパシタ形成材の上部電極形成層の表面にエッチングレジスト層を設け、上部電極回路形状を形成するための、エッチングパターンを露光し、現像した。その後、エッチング液で上部電極形成層をエッチング加工して、エッチングレジスト剥離を行うことで、上部電極回路面積が４ｍｍ×４ｍｍサイズのキャパシタ回路を形成した。
［誘電特性の評価］
電気容量密度：　上部電極回路面積が４ｍｍ×４ｍｍサイズとした場合の初期の平均容量密度は１２１４ｎＦ／ｃｍ２と高い電気容量を示した。なお、実施例及び後述する比較例の電気容量密度は、３０個の電極で測定を行った平均値として示している。
誘電損失：　上部電極回路面積が４ｍｍ×４ｍｍサイズとした場合のキャパシタ回路の誘電損失を測定すると、０．０４１であった。なお、実施例及び後述する比較例の誘電損失は、３つの試料での測定を行った平均値として示している。
リーク電流：　リーク電流に関しては、上部電極回路面積が４ｍｍ×４ｍｍサイズとした場合のキャパシタ回路を採用し、アドバンテスト社製　デジタル・エレクトロメータを用いて測定した。
密着性：　得られたキャパシタ形成材の上部電極形成層に銅めっきを行い、平均厚さ２２μｍにめっきアップして、３０ｍｍ幅の直線状の引き剥がし強さ測定用回路を形成して、上部電極形成層と誘電層との間での引き剥がし強さとして測定した。ここで実施した銅めっきは、測定の都合上行ったものであり、本発明の構成とは、何ら関係無いことを明記しておく。その結果、０．３７３ｋｇｆ／ｃｍであった。なお、実施例及び後述する比較例の引き剥がし強さは、３つの試料での測定を行った平均値として示している。なお、このときの引き剥がし強さの測定には、島津製作所製のオートグラフ（ＡＧＳ－１ｋＮＧ）を用いて、引き剥がし速度を５０ｍｍ／ｍｉｎの条件を採用した。　
　以上に述べてきた各特性は、後述する比較例と対比可能なように表３に纏めて掲載した。
　この実施例２では、実施例１と同様のプロセスを採用し、キャパシタ形成材を得て、同様の評価を行った。異なるのは、ニッケル－酸化ニッケル混合層の厚さを平均厚さ５０ｎｍとした点のみである。この試料の各特性は、実施例１、後述する比較例と対比可能なように表３に纏めて掲載した。
　この実施例３では、実施例１と同様のプロセスを採用し、キャパシタ形成材を得て、その後アニール処理を施し、同様の評価を行った。よって、異なるのはアニール処理の有無のみである。ここで採用したアニール処理は、実施例１で製造したキャパシタ形成材に対して、温度３５０℃の窒素気流雰囲気中で９０分間の加熱処理を行うものとした。この試料の各特性は、実施例１、実施例２、後述する比較例と対比可能なように表３に纏めて掲載した。
比較例
［比較例１］
　この比較例１では、実施例１の工程（４）を省略し、工程（５）のみで平均厚さ６００ｎｍの金属層（ニッケル層）を形成した。従って、ピーク強度比は、無限大（∞）に相当する。その他の工程は、実施例と同様にして、キャパシタ形成材を得た。
　そして、実施例と同様の評価を行った。その結果は、平均容量密度は１１２７ｎＦ／ｃｍ２、誘電損失は０．０２３、引き剥がし強さは０．００４ｋｇｆ／ｃｍであった。
　以上に述べてきた各特性は、実施例及び他の比較例と対比可能なように表３に纏めて掲載した。
［比較例２］
　この比較例２は、実施例１の工程（４）での酸素ガスの流入量を２．５ｃｃ／ｍｉｎとして、酸素分圧が１．８×１０－４Ｔｏｒｒの状態として、金属－金属酸化物混合層の形成を試みた。しかし、このときの金属－金属酸化物混合層をＸ線回折法で分析すると、酸化ニッケルのピークは極僅かであり、意図的に生成した酸化ニッケルの形成は出来ていない状態であり、通常のニッケル層と考えて差し支えのないものである。従って、以下の実施例との対比においては、比較例１と同様と考えて取り扱う。その他の工程は、実施例と同様にして、キャパシタ形成材を得た。
　そして、実施例と同様の評価を行った。その結果は、平均容量密度は１１５８ｎＦ／ｃｍ２、誘電損失は０．０２１、引き剥がし強さは０．０１０ｋｇｆ／ｃｍであった。
　以上に述べてきた各特性は、実施例及び他の比較例と対比可能なように表３に纏めて掲載した。
［比較例３］
　この比較例３は、実施例１の工程（４）での酸素ガスの流入量を１０．０ｃｃ／ｍｉｎとして、酸素分圧が６．８×１０－４Ｔｏｒｒの状態として、金属酸化物のみで構成した金属酸化物層のみで、平均厚さ１００ｎｍの酸化ニッケル層を形成した。このときの金属酸化物層をＸ線回折法で分析すると、未酸化のニッケルは殆ど見られず、酸化ニッケルのピークのみと考えて差し支えのないものである。従って、［Ｎｉ（１０１）］＝０と考え、ピーク強度比は無限小（≒０）に相当する。その他の工程は、実施例と同様にして、キャパシタ形成材を得た。
　そして、実施例と同様の評価を行った。その結果は、平均容量密度は３４７ｎＦ／ｃｍ２、誘電損失は０．１４３、引き剥がし強さは０．２６３ｋｇｆ／ｃｍであった。
　以上に述べてきた各特性は、実施例及び他の比較例と対比可能なように表３に纏めて掲載した。
［比較例４］
　この比較例４は、実施例１の工程（４）で、焼成後の試料を、銅ターゲットを配置したスパッタリング装置の真空チャンバー内に入れ、当該真空チャンバー内に、酸素ガスを１０．０ｃｃ／ｍｉｎのフロー速度で流入し、酸素分圧が６．８×１０－４Ｔｏｒｒの定常状態とした。その後、スパッタリング法により、平均厚さ１００ｎｍの酸化銅層を形成した。そして、スパッタリング法装置の真空チャンバー内への酸素ガスの流入を止め、酸素の殆どが脱気するのを待った。そして、酸素の脱気が完了した後に、再びスパッタリング法を用いて、金属酸化物層上に、平均厚さ２μｍの銅層をバルク金属層として形成した。このときの酸化銅層をＸ線回折法で分析すると、未酸化の銅は殆ど見られず、酸化銅のピークのみと考えて差し支えのないものである。従って、［Ｃｕ（２００）］＝０と考え、実施例のピーク強度比に相当する（［Ｃｕ（２００）］／［Ｃｕ２Ｏ（１１１）］）≒０の銅－酸化銅混合層（金属－金属酸化物混合層）を形成した。 その他の工程は、実施例と同様にして、キャパシタ形成材を得た。なお、ＣｕはＰＤＦカード＃０４－０８３６、Ｃｕ２ＯはＰＤＦカード＃０５－０６６７を参照している。
　そして、実施例と同様の評価を行った。その結果は、平均容量密度は９４７ｎＦ／ｃｍ２、誘電損失は０．０２８、引き剥がし強さは０．００５ｋｇｆ／ｃｍであった。
　以上に述べてきた各特性は、実施例及び他の比較例と対比可能なように表３に纏めて掲載した。
Figure JPOXMLDOC01-appb-T000003
［実施例と比較例との対比］
　表３の比較例１及び比較例２の掲載内容から明らかなように、金属－金属酸化物混合層ではなく金属ニッケルになると、平均容量密度（Ｃｐ）は大きく、誘電損失（ｔａｎδ）も小さく、一見すれば良好なキャパシタ特性を備えるように見える。ところが、比較例１及び比較例２は、上部電極形成層と誘電層との間での引き剥がし強さ（密着性）の値が、極端に低くなっている。したがって、キャパシタ回路に加工して以降の、振動による上部電極回路の剥離、ハンドリング時の衝撃による上部電極回路の剥離、プリント配線板として使用している途中での発熱現象によるプリント配線板の膨張挙動による上部電極回路の剥離等を起こす危険性が高くなる。
　次に、比較例３を考えてみる。表３の比較例３の掲載内容から明らかなように、金属－金属酸化物混合層に代えて酸化ニッケルのみの層になっても、上部電極形成層と誘電層との間での引き剥がし強さ（密着性）は、実用的な値（０．３ｋｇｆ／ｃｍ以上）とはならない。しかも、平均容量密度（Ｃｐ）が極端に低く、誘電損失（ｔａｎδ）も大きな値を示している。従って、キャパシタ回路としての基本的特性を満たさないと考えられる。
　更に、比較例４を考えてみる。表３の比較例４の掲載内容から明らかなように、金属－金属酸化物混合層に代えて酸化銅のみの層になると、上部電極形成層と誘電層との間での引き剥がし強さ（密着性）は、極端に低くなる。しかも、キャパシタ回路としての容量密度が低くなる。
　以上述べた各比較例に対し、実施例の場合は、平均容量密度（Ｃｐ）は大きく、誘電損失（ｔａｎδ）も比較的小さく、上部電極形成層と誘電層との間での引き剥がし強さ（密着性）の値も０．３１４ｋｇｆ／ｃｍ～０．５４４ｋｇｆ／ｃｍと高くなっている。即ち、本件発明に係るキャパシタ形成材は、トータルバランスに優れたものであると言える。そして、このキャパシタ形成材を用いて得られるキャパシタ回路を備えるプリント配線板は、高品質のキャパシタ特性を備え、且つ、長期の使用安定性に優れるものとなる。
　最後にピーク強度比に関して対比してみる。ここで、比較例として挙げたものは、本件発明で言うキャパシタ形成材が備えるピーク強度比条件を全く備えていない。即ち、このピーク強度比を満足することが、本件発明に係るキャパシタ形成材の上部電極形成層と酸化物誘電層との密着性が良好であることの指標となりうる。
　本件発明に係るキャパシタ形成材は、酸化物誘電層と電極形成層を構成するバルク金属層との間に、金属－金属酸化物混合層又は金属－金属酸化物混合層／異種金属層のいずれかの層構成を備える点に特徴がある。このような層構成を持つことで、電極形成層と酸化物誘電層との間での密着性が高くなる。従って、本件発明に係るプリント配線板製造用のキャパシタ形成材を用いて、キャパシタを備えるプリント配線板を製造すると、高品質のキャパシタ特性を備え、長寿命の製品としての市場供給が可能になる。
　また、以上に述べた本件発明に係るキャパシタ形成材の層構成から理解できるように、その製造には、特殊な装置を要するものではなく、既存の設備を用いることが可能で、大きな設備投資を要さない。酸化物誘電層と上部電極形成層との間で良好な密着性を示し、高い電気容量を確保した状態で、高品質の製品となる。
符号の説明
１ａ　　キャパシタ形成材（タイプＩ－ａ）
１ｂ　　キャパシタ形成材（タイプＩ－ｂ）
１０ａ　キャパシタ形成材（タイプＩＩ－ａ）
１０ｂ　キャパシタ形成材（タイプＩＩ－ｂ）
２０ａ　キャパシタ形成材（タイプＩＩＩ－ａ）
２０ｂ　キャパシタ形成材（タイプＩＩＩ－ｂ）
２　　　上部電極形成層
３　　　下部電極形成層
４　　　酸化物誘電層
５　　　バルク金属層
６　　　金属－金属酸化物混合層
７　　　異種金属層

Claims (20)

  1. 上部電極形成層と下部電極形成層との間に酸化物誘電層を備えるキャパシタ形成材において、
    　当該上部電極形成層及び下部電極形成層の少なくとも一方は、バルク金属層と、当該酸化物誘電層と接する金属－金属酸化物混合層との２層構造を備えることを特徴とするキャパシタ形成材。
  2. 前記上部電極形成層は、バルク金属層と金属－金属酸化物混合層との２層構造を備え、
    　当該金属－金属酸化物混合層と当該酸化物誘電層とが接するように積層配置した層構成を備えることを特徴とする請求項１に記載のキャパシタ形成材。
  3. 前記金属－金属酸化物混合層をＸ線光電子分光分析で測定した際に、当該金属－金属酸化物混合層を構成する金属スペクトルと金属酸化物スペクトルとが分離して確認可能である請求項１に記載のキャパシタ形成材。
  4. 前記金属－金属酸化物混合層を構成する金属酸化物は、銅酸化物、ニッケル酸化物、銅合金酸化物、ニッケル合金酸化物のいずれかである請求項１に記載のキャパシタ形成材。
  5. 前記金属－金属酸化物混合層が、ニッケルとニッケル酸化物との混合組成である場合において、
    　Ｘ線回折法で測定したニッケルの（１０１）面のピーク強度（Ｎｉ（１０１））と、酸化ニッケルの（２００）面のピーク強度（ＮｉＯ（２００））とのピーク強度比（［Ｎｉ（１０１）］／［ＮｉＯ（２００）］）が、０．０２～５０の範囲にある請求項１に記載のキャパシタ形成材。
  6. 前記金属－金属酸化物混合層は、平均厚さ５ｎｍ～２００ｎｍである請求項１に記載のキャパシタ形成材。
  7. 前記上部電極形成層及び下部電極形成層を構成するバルク金属層は、銅、ニッケル、銅合金、ニッケル合金のいずれかで構成したものである請求項１に記載のキャパシタ形成材。
  8. 前記上部電極形成層と下部電極形成層との少なくとも一方において、
    　当該バルク金属層と金属－金属酸化物混合層との間に、異種金属層を備える３層構造を備えるものである請求項１に記載のキャパシタ形成材。
  9. 前記異種金属層は、バルク金属層と異なる金属成分であって、金属－金属酸化物混合層に含まれる金属成分で構成したものである請求項８に記載のキャパシタ形成材。
  10. 前記異種金属層は、平均厚さ３０ｎｍ～６００ｎｍである請求項８に記載のキャパシタ形成材。
  11. 前記酸化物誘電層は、（Ｂａ１－ｘ　Ｓｒｘ）ＴｉＯ３（０≦ｘ≦１）の基本組成を備えるものである請求項１に記載のキャパシタ形成材。
  12. 前記酸化物誘電層は、平均厚さが２０ｎｍ～２μｍである請求項１に記載のキャパシタ形成材。
  13. 請求項１に記載のキャパシタ形成材の製造方法であって、
    　下部電極形成層の表面に酸化物誘電層を形成し、
    　当該酸化物誘電層の表面に、バルク金属層／金属－金属酸化物混合層の２層構造又はバルク金属層／異種金属層／金属－金属酸化物混合層の３層構造の上部電極形成層を形成した積層体とすることを特徴としたキャパシタ形成材の製造方法。
  14. 前記積層体にアニール処理を施すものである請求項１３に記載のキャパシタ形成材の製造方法。
  15. 請求項１に記載のキャパシタ形成材の製造方法であって、
    　バルク金属層表面へ金属－金属酸化物混合層を設けて２層構造、又は、バルク金属層表面へ異種金属層／金属－金属酸化物混合層を設けて３層構造の下部電極形成層とした後に、
    　当該下部電極形成層の表面にある金属－金属酸化物混合層の上に酸化物誘電層を形成し、
    　更に、当該酸化物誘電層の表面に上部電極形成層を形成した積層体とすることを特徴としたキャパシタ形成材の製造方法。
  16. 前記積層体にアニール処理を施すものである請求項１５に記載のキャパシタ形成材の製造方法。
  17. 請求項１に記載のキャパシタ形成材の製造方法であって、
    　バルク金属層表面へ金属－金属酸化物混合層を設けて２層構造、又は、バルク金属層表面へ異種金属層／金属－金属酸化物混合層を設けて３層構造の下部電極形成層とした後に、
    　当該下部電極形成層の表面にある金属－金属酸化物混合層の上に酸化物誘電層を形成し、
    　当該酸化物誘電層の表面に、バルク金属層／金属－金属酸化物混合層の２層構造又はバルク金属層／異種金属層／金属－金属酸化物混合層の３層構造の上部電極形成層を形成した積層体とすることを特徴としたキャパシタ形成材の製造方法。
  18. 前記積層体にアニール処理を施すものである請求項１７に記載のキャパシタ形成材の製造方法。
  19. 請求項１に記載のキャパシタ形成材を用いて内層キャパシタ層を形成して得られることを特徴とするプリント配線板。
  20. 請求項１に記載のキャパシタ形成材をプリント配線板内に配して得られることを特徴とするプリント配線板。
PCT/JP2009/051905 2008-03-31 2009-02-04 キャパシタ形成材及びキャパシタを備えたプリント配線板 WO2009122774A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/933,261 US20110005817A1 (en) 2008-03-31 2009-02-04 Capacitor-forming material and printed wiring board provided with capacitor
CN200980111865.2A CN101983408B (zh) 2008-03-31 2009-02-04 电容器形成材料和带有电容器的印刷电路板
JP2010505425A JPWO2009122774A1 (ja) 2008-03-31 2009-02-04 キャパシタ形成材及びキャパシタを備えたプリント配線板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008093057 2008-03-31
JP2008-093057 2008-03-31

Publications (1)

Publication Number Publication Date
WO2009122774A1 true WO2009122774A1 (ja) 2009-10-08

Family

ID=41135173

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/051905 WO2009122774A1 (ja) 2008-03-31 2009-02-04 キャパシタ形成材及びキャパシタを備えたプリント配線板

Country Status (6)

Country Link
US (1) US20110005817A1 (ja)
JP (1) JPWO2009122774A1 (ja)
KR (1) KR20100123886A (ja)
CN (1) CN101983408B (ja)
TW (1) TW200949873A (ja)
WO (1) WO2009122774A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095295A1 (ja) 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2010095296A1 (ja) * 2009-02-20 2010-08-26 株式会社村田製作所 抵抗記憶素子およびその使用方法
WO2014088691A1 (en) * 2012-12-03 2014-06-12 Advanced Technology Materials Inc. IN-SITU OXIDIZED NiO AS ELECTRODE SURFACE FOR HIGH k MIM DEVICE
US20150269314A1 (en) 2014-03-20 2015-09-24 Rudjer Boskovic Institute Method and apparatus for unsupervised segmentation of microscopic color image of unstained specimen and digital staining of segmented histological structures
CN103971933B (zh) * 2014-05-12 2017-02-15 同济大学 一种固态薄膜电容器及其制备方法
KR102584993B1 (ko) * 2018-02-08 2023-10-05 삼성전기주식회사 커패시터 부품 및 그 제조방법
JP7056290B2 (ja) * 2018-03-23 2022-04-19 Tdk株式会社 薄膜キャパシタ、及び薄膜キャパシタの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745475A (ja) * 1993-06-29 1995-02-14 Hitachi Ltd 薄膜コンデンサ及びその製造方法
JPH11243032A (ja) * 1998-02-25 1999-09-07 Kyocera Corp 薄膜コンデンサ
JP2001185443A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 薄膜コンデンサ
JP2007150207A (ja) * 2005-11-30 2007-06-14 Tdk Corp 誘電体素子とその製造方法
JP2007329189A (ja) * 2006-06-06 2007-12-20 Tdk Corp 薄膜コンデンサ及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3764160B2 (ja) * 2004-09-10 2006-04-05 三井金属鉱業株式会社 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
US7192654B2 (en) * 2005-02-22 2007-03-20 Oak-Mitsui Inc. Multilayered construction for resistor and capacitor formation
US8223966B2 (en) * 2006-05-10 2012-07-17 Mediatek Inc. Multiple stream decrypting and decoding systems and related methods thereof
US8557352B2 (en) * 2006-06-20 2013-10-15 Tdk Corporation Method of making a metal oxide film, laminates and electronic devices
US7605048B2 (en) * 2007-04-06 2009-10-20 Kemet Electronics Corporation Method for forming a capacitor having a copper electrode and a high surface area aluminum inner layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745475A (ja) * 1993-06-29 1995-02-14 Hitachi Ltd 薄膜コンデンサ及びその製造方法
JPH11243032A (ja) * 1998-02-25 1999-09-07 Kyocera Corp 薄膜コンデンサ
JP2001185443A (ja) * 1999-12-22 2001-07-06 Hitachi Ltd 薄膜コンデンサ
JP2007150207A (ja) * 2005-11-30 2007-06-14 Tdk Corp 誘電体素子とその製造方法
JP2007329189A (ja) * 2006-06-06 2007-12-20 Tdk Corp 薄膜コンデンサ及びその製造方法

Also Published As

Publication number Publication date
CN101983408A (zh) 2011-03-02
KR20100123886A (ko) 2010-11-25
JPWO2009122774A1 (ja) 2011-07-28
CN101983408B (zh) 2012-11-14
US20110005817A1 (en) 2011-01-13
TW200949873A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
WO2009122774A1 (ja) キャパシタ形成材及びキャパシタを備えたプリント配線板
US6493207B2 (en) Multilayer ceramic capacitor
JP5158061B2 (ja) 薄膜コンデンサ
US11715593B2 (en) Multi-layer ceramic capacitor
JP6020503B2 (ja) 積層セラミック電子部品
JP5267251B2 (ja) 薄膜コンデンサ、及び薄膜コンデンサの製造方法
JP6020502B2 (ja) 積層セラミック電子部品
WO2009125620A1 (ja) コンデンサおよびその製造方法
JP2006196848A (ja) キャパシタ層形成材及びそのキャパシタ層形成材の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
JP2007194592A (ja) 誘電体素子とその製造方法
WO2006118236A1 (ja) 酸化物誘電層の形成方法及びその形成方法で得られた酸化物誘電層を備えたキャパシタ層形成材
JP4665866B2 (ja) バルブ金属複合電極箔の製造方法
JP3958343B2 (ja) 酸化物誘電層の形成方法及びその形成方法で得られた酸化物誘電層を備えたキャパシタ層形成材
JP7070947B2 (ja) 配線基板及びその製造方法、並びに電子部品及びその製造方法
JP4765321B2 (ja) 導電性ペースト
JP2008166470A (ja) 電子部品及びその製造方法
JP4211783B2 (ja) 導電性ペーストおよび積層セラミック電子部品
JP4665854B2 (ja) バルブ金属複合電極箔およびその製造方法
JP2008252019A (ja) 薄膜キャパシタの製造方法
JP2006332572A (ja) 積層セラミックコンデンサの製法および積層セラミックコンデンサ
JPH0696988A (ja) 積層セラミックコンデンサー内部電極用ペースト及び該ペーストを用いた積層セラミックコンデンサー
JPWO2007029789A1 (ja) プリント配線板の内蔵キャパシタ回路に適したｐｚｔ系誘電層の形成方法
TWI387421B (zh) A multilayer printed circuit board capacitor layer forming material, and a capacitor layer forming material
JP2008135478A (ja) 端子電極形成方法及び電子部品の製造方法
JP2019091749A (ja) コンデンサ、及び該コンデンサの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980111865.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09728782

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010505425

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12933261

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107021592

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09728782

Country of ref document: EP

Kind code of ref document: A1