TWI387421B - A multilayer printed circuit board capacitor layer forming material, and a capacitor layer forming material - Google Patents

A multilayer printed circuit board capacitor layer forming material, and a capacitor layer forming material Download PDF

Info

Publication number
TWI387421B
TWI387421B TW96144495A TW96144495A TWI387421B TW I387421 B TWI387421 B TW I387421B TW 96144495 A TW96144495 A TW 96144495A TW 96144495 A TW96144495 A TW 96144495A TW I387421 B TWI387421 B TW I387421B
Authority
TW
Taiwan
Prior art keywords
layer
zinc
forming
capacitor
forming material
Prior art date
Application number
TW96144495A
Other languages
English (en)
Other versions
TW200836605A (en
Original Assignee
Mitsui Mining & Smelting Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co filed Critical Mitsui Mining & Smelting Co
Publication of TW200836605A publication Critical patent/TW200836605A/zh
Application granted granted Critical
Publication of TWI387421B publication Critical patent/TWI387421B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

多層印刷電路板用電容層形成材料以及電容層形成材料之製造方法
本發明係有關於一種多層印刷電路板用的電容層形成材料、電容層形成材料的製造方法以及具備使用該電容層形成材料而得到的內藏電容層的多層印刷電路板。
在習知技術中,具備內藏電容層的多層印刷電路板係使用位於其內層的一個以上的絕緣層做為介電層,在該介電層的兩面上,做為電容電路的上部電極與下部電極呈對峙的構造。因此,如此電容電路被稱為內藏電容電路,存在該內藏電容電路的層被稱為內藏電容層。
在具備該內藏電容層的多層電路板的製造上,如專利文獻1(日本專利公開案2002-539634號公報)所示,使用在介電體的兩面上具有導體的電容層形成材料。然後,在多層印刷電路板的電容電路上,為了省電化且提高實裝的電子元件的動作穩定性,要求大的電容量、低的介電損失等。因此,在電容電路的介電層上,選擇具有良好介電率的素材,相當薄且確保大電極面積。其中,為了得到薄的介電層,採用專利文獻2(日本專利公開案2006-135036號公報)所揭露的溶膠-凝膠法(sol-gel)。
溶膠-凝膠法係將含有無機氧化物前軀體的溶膠-凝膠溶液均勻地塗佈在基材上,通常在600℃以上的溫度做最終加熱而得到做為介電層功能的無機氧化物層。因此, 在上部電極電路形成用導電層與下部電極電路形成用導電層之間具有介電層的電容層形成材料,如專利文獻2所揭露,在成為下部電極電路形成用導電層的金屬層(包含金屬箔)上以溶膠-凝膠法直接形成介電層。由於此時以600℃以上的最終溫度燒結而成,在構成下部電極電路形成用導電層的金屬層上,必須選擇耐熱性優良的素材。例如,使用專利文獻2所揭露的鎳箔。如使用一般的銅箔做為下部電極電路形成用導電層,在溶膠-凝膠法的加熱工程中,銅成分會產生氧化,下部電極電路形成用導電層與介電層的密合性會無法維持,由於藉由加熱使銅成分擴散至介電層側而電容能力會產生零散分佈的傾向。
在專利文獻3(專利協力條款:國際公開案WO2004/084597號公報)中,揭露了在金屬箔的表面上,設置比誘導電率為10~2000而且膜厚為0.05~2μm的介電體薄膜做為電容內藏多層配線板用材料。然後,在該專利文獻3中,在與介電體薄膜接觸的導體層的表面,設有銅的氧化保護皮膜。揭露了在用於形成該氧化保護皮膜的金屬中,白金、金、銀、鈀、釕、銦所構成的群組中選擇一種以上,又使用在銅的表面上形成穩定的自氧化皮膜的金屬的鉻、鉬、鈦、鎳所構成的群組中選擇一種以上。
但是,如上述專利文獻2所揭露的發明,在下部電極電路形成用導電層上使用鎳箔的情況下,由於鎳箔的價格高且蝕刻性差,要廉價且高精度地製造電容層形成材是困難的。
然後,在專利文獻3所揭露的其他的方法,達到以防止成為電極的銅氧化為目的的效果,做為保護膜的金屬由於大多是貴金屬成分而價格高,使用鎳箔以上的成本也會提高。又,在形成穩定的自身氧化皮膜的金屬中,必須使用濺鍍等物理性的成膜法而會有製造成本提高的問題。
在另一方面,電容電路為印刷電路板的內藏電路的一部份,印刷電路板的主要電路是以銅形成的,與一般的相同,確保電路的電氣阻抗的整合性,使做為高頻基板的特性提升。因此,希望使用一種電容電路,其具備即便有關於電容電路也是以銅成分為主體的電極。
結果,在下部電極電路形成用導電層係包含銅為主成分,而且活用溶膠-凝膠法的有用性,而成為形成薄的介電層的電容層形成材,而發揮穩定且良好的介電特性。
於此,本發明的發明人在努力研究後,採用以下的技術思想,而想到可解決上述問題。以下為有關於本發明的敘述。
本發明之電容層形成材為多層印刷電路板的內藏電容層形成用電容層形成材:本發明之電容層形成材在上部電極電路形成用導電層與下部電極電路形成用導電層之間具備介電層,其中上述下部電極電路形成用導電層為銅層,而且在與該介電層相向的面上具有鋅含有層,其含有每單位面積50mg/m2 ~1000mg/m2 的鋅。
又,本發明之電容層形成材的上述鋅含有層最好從最表面至0.5μm為止的區域中存在鋅50mg/m2 以上。
而且,本發明之電容層形成材的鋅含有層最好面向介電層的面的80原子%以上的鋅為氧化鋅。
本發明的電容層形成材料的製造方法:本發明之多層印刷電路板的內藏電容層形成用的電容層形成材的製造方法包括以下的工程A~工程D:
工程A:在銅箔表面形成鋅層,而得到具備鋅層的鋅層銅箔。
工程B:根據需要以氧化雰圍氣對上述鋅層銅箔做熱處理,以氧化鋅做為鋅成分的至少一部分,而得到具有鋅含有層的下部電極電路形成用導電層。
工程C:在上述下部電極電路形成用導電層的鋅含有層上形成介電層而成為具介電層的下部電極電路形成用導電層。
工程D:在上述具介電層的下部電極電路形成用導電層的介電層上形成上部電極電路形成用導電層,而得到電容層形成材料。
本發明的電容層形成材的製造方法的上述工程A中的鋅層的形成最好使用電化學性鍍法或物理蒸鍍法。
本發明的電容層形成材的製造方法的上述工程B中的熱處理最好採用含氧的雰圍氣,雰圍氣溫度為150℃~400℃而進行加熱。
本發明的電容層形成材的製造方法的上述工程B中的 上述含氧的雰圍氣中,其氧濃度最好為20體積%~27體積%。
本發明的附有電極電路的電容層形成材料:本發明的多層印刷電路板的內藏電容層形成用的附有電極電路的電容層形成材料,在介電層的一面側具備下部電極電路形成用導電層,在另一面側具備上部電極電路,其中上述下部電極電路形成用導電層為銅層,且在與該介電層相向的面上具有鋅含有層,其含有每單位面積50mg/m2 ~1000mg/m2 的鋅。
本發明的多層印刷電路板:本發明的多層印刷電路板,形成內藏電容層,該內藏電路層係使用上述之附有電極電路的電容層形成材料。
在本發明中,在上述下部電極電路形成用導電層上採用具備鋅含有層的銅層,該鋅含有層與介電層相接而配置。藉由該配置,即使實施做為後製的加熱處理,也可抑制由於加熱使銅產生的氧化,可維持下部電極電路形成用導電層與介電層的良好的密合性。又,可抑制由於該加熱燒成時的熱所造成的銅成分的介電層的擴散,使電容電路表現穩定的介電特性。而且,包含於鋅含有層的鋅與其他金屬成分相比是低價的,可廉價地提供高品質的電容層形成材。
又,藉由使用本發明的電容層形成材,可形成介電特性優良的電容電路。該電容電路由於電容電極使用銅成分 為主體,與構成多層印刷電路板的訊號電路、電源電路等的銅箔具有同等的低阻抗,充放電等響應性能佳而適用於高頻基板。
而且,本發明的電容層形成材的製造方法使用電化學鍍法形成鋅含有層,製造成本便宜而可大量生產,而製造高品質且廉價的電容層形成材。
以下,參照圖式說明本發明的實施形態。而且,在各圖面中,雖然將各層構造以剖視圖表示,但為了容易理解起見,各層的厚度與實際是不同的,在此敘明。
本發明的電容層形成材的形態:本發明的電容層形成材為多層印刷電路板的內藏電容層形成用,在上部電極電路形成用導電層與下部電極電路形成用導電層之間具備介電層的電容層形成材。然後,上述下部電極電路形成用導電層為銅層,且與該介電層相接的面具備鋅含有層。在第1圖表示本發明之電容層形成材1的剖視圖。該電容層形成材1,在介電層2的一面側具有下部電極電路形成用導電層3,在另一面側具有上部電極電路形成用導電層4。然後,與介電層2相接的下部電極電路形成用導電層3的表面具有鋅含有層5。
藉由存在該鋅含有層,在其表面以溶膠-凝膠法形成介電層,但由於鋅含有層係存在於銅層上,在以後的製程中,由於加熱而使銅氧化的問題得以被抑制,可確保下部 電極電路形成用導電層與介電層的良好密合性,同時抑制由加熱燒結時的熱所造成的銅成分朝介電層的擴散,顯示電容電路穩定的介電特性。即,此謂鋅含有層最好在其最表面具有氧化鋅層。然後,在鋅含有層的下部,最好具備黃銅層。該黃銅層具有做為使構成下部電極電路形成用導電層的銅成分向介電層側擴散的障礙物的功能。
然後,本發明的電容層形成材的鋅含有層最好在每單位面積含有50 mg/m2 ~1000mg/m2 的鋅。該重量厚度係作為鋅含有層的厚度的替代性指標。為了維持介電層與下部電極電路形成用導電層良好的密合性而顯示必要的範圍。在單位面積的鋅量不滿50mg/m2 的情況下,無法均勻地覆蓋銅的表面,介電層與下部電極電路形成用導電層良好的密合性容易產生不平均。另一方面,當單位面積的鋅量超過1000 mg/m2 時,形成電容電路時的電氣容量的降低傾向變得顯著,可見到介電損失的值升高的傾向。又,當鋅量超過該上限值時,形成厚的黃銅層,由於電氣阻抗與銅相比是上升的,電容電路動作的速度變慢,而無法追隨高速訊號。
而且,本發明的電容層形成材的鋅含有層最好從最表面至0.5μm為止的區域中存在鋅50 mg/m2 以上。即,由於上述鋅含有層的單位面積的鋅量的必要最低限量為50 mg/m2 ,以該鋅量的值為基準。藉由在表面附近存在一定量以上的鋅,設置鋅含有層的效果可充分地發揮。本發明的電容層形成材的情況中,與介電層連接的下部電極電路形 成用導電層的最表面存在鋅是重要的。於此,上述鋅量從最表面至深度0.5μm的區域的鋅不滿50mg/m2 的情況下,介電層與下部電極電路形成用導電層的密合性容易產生不平均。在此所謂的深度為用以下的方法所算出的深度。即,由GDS法的分析而利用形成於深度方向的穴部的深度輪廓,可得到在任意深度的資訊。由GDS法所得到的一般性的資料係以橫軸為時間,縱軸為任意單位的鋅發光強度。將該時間與發光強度的關係與從試料表面算起的深度換算成於此檢測出的鋅的總量。即,藉由測定發現試料挖掘深度與測定時間通常為線性的關係。因此,將鋅訊號消失為止的所測定的試料的測定部分的深度以粗度計算做測定時,GDS資料中的橫軸的加工時間可換算成從表面算起的深度。而且,GDS資料中的發光強度的積分值由於相當於鋅的總量,若鋅的總量由發光分光法等預作分析,則與從上述時間軸的換算結果算出的深度合併,可算出至任意的深度為止檢測出的的鋅的總量。
在本發明的電容層形成材中,雖然與上述鋅含有層的介電層連接的面的80原子%以上的鋅為氧化鋅,做為電容的容量密度變高的觀點來看是較佳的。又,由於設置鋅含有層,為了提高銅層的防氧化的效果,在鋅含有層的表面部分的[鋅(原子%)]/[銅(原子%)]的值最好在5以上。
本發明的電容層形成材的製造形態:本發明的多層印刷電路板的內藏電容層形成用的電容層形成材的製造方 法為包含以下的工程A~工程D的特徵。以下對每個工程做說明。
在工程A中,在銅箔表面形成鋅層,而得到具備鋅層的具鋅層銅箔。於此,為了在銅箔的表面形成鋅層,使用電化學的方法、物理蒸鍍法的任一種皆可。但是,採用電化學性鍍法而設置鋅層較佳。與物理蒸鍍法相比,製造成本較低。雖然電解鍍法與無電解鍍法皆可採用,由於無電解鍍法需要金屬觸媒,因此採用電解鍍法較佳。在採用電解鍍法的情況下,例如,在電解浴中使用硫酸酸性鍍浴,包含流匴千在150g/l~450g/l的濃度,添加硫酸鈉、硫酸鎂等的硫酸鹽做為緩衝劑,而且,根據需要添加光亮劑等,液溫為40℃~65℃,電流密度為20A/dm2 ~60A/dm2 ,做達到既定厚度的時間電解。
然後,對形成鋅層可使用濺鍍法、電子束蒸鍍法等的物理蒸鍍法。該物理蒸鍍法與上述電化學鍍法相比,有製造成本高的缺點,若使用物理蒸鍍法,可形成直接氧化鋅層。
在工程B中,對在工程A中所得到的上述具鋅層銅箔以氧化雰圍氣做熱處理,以鋅成分做為氧化鋅而得到具備鋅含有層的下部電極電路形成用導電層。在此工程中,以將形成於銅箔層表面的金屬鋅層的至少最表面轉化成氧化鋅為其主要目的工程。此時金屬鋅的一部會朝下方的銅層中擴散而黃銅化。即,在該工程B中所得到的鋅含有層係在表層具備氧化鋅層,而在內部具備黃銅層。在此工程 中,若加熱相當長的時間,交互擴散會進行,為了在鋅含有層的表面側出現氧化銅層,必須採用適當的加熱條件。
在本發明中,如前所述,從具鋅層的銅箔的鋅層側的最表面起至0.5μm為止的厚度範圍內最好存在50mg/m2 以上的鋅。然後,由於金屬加熱所產生的交互擴散受加熱溫度與加熱時間的影響,擴散速度係與絕對溫度呈指數相關。因此,低於溫度下限的150℃的條件下,加熱時間變長而生產性差。然後,當加熱溫度超過400℃時,由於鋅與銅交互擴散速度急速地增加,即使加熱時間稍微延長,在表面也會出現銅成分而不佳。然後,加熱時間雖然可對應於設定的加熱溫度而設定,但在上述加熱溫度範圍中最好是5分鐘至30分鐘。
於此的熱處理是為了達到形成氧化鋅的目的而使用含氧的雰圍氣。在此所謂的含氧的雰圍氣係包含大氣雰圍氣為概念。雰圍氣中的氧氣分壓最好採用20體積%~27體積%。藉由滿足此處所謂的條件,在金屬鋅層的表面形成適量的氧化鋅,可得到下部電極電路形成用導電層與介電層的良好的密合性。
於此說明加熱前後的具鋅層的銅箔的深度方向上的鋅與銅的深度方向輪廓的變化。後述的實施例的試料7的具鋅層的銅箔(以下,單稱「試料7」)與試料8的具鋅層的銅箔(以下,單稱「試料8」)的深度方向上的鋅與銅的深度方向輪廓做對比而說明。於此,鋅與銅的深度方向的輪廓以XPS(X射線電子分光分析)法使用鹼金屬離 子,濺鍍蝕刻對既定深度中的鋅與銅的存在率(原子%)進行半定量分析。其結果表示於表1。
從表1可以理解,在進行濺鍍時間6000秒(以氧化矽換算約150μm的深度)的時間點,無加熱的試料7並未檢測出鋅。對此,在加熱後的試料8,在同樣的深度僅檢測出鋅。然後,比對濺鍍時間0秒(最表面層:以氧化矽換算為0μm的深度)以及濺鍍時間20秒(以氧化矽換算為0.5μm的深度)的測定值可看出,與加熱前的試料7相比,加熱後的試料8可說是均質的鋅的分佈。而且,從X射線電子分光分析的加熱前後的鋅層表面的觀察結果,與加熱前相比,加熱後最表層的鋅轉化成氧化鋅。
在工程C中,在上述下部電極電路形成用導電層的鋅含有層上形成介電層,而成為具介電層的下部電極電路形成用導電層。關於介電層的形成方法並無特別限定。例如,即使使用MO-CVD法、溶膠-凝膠法、濺鍍法等物理蒸鍍法,只要是塗佈含有介電體填充劑的樹脂溶液就可以。但是,就大面積上形成薄而均勻的介電膜的觀點而言,使用溶膠-凝膠法較佳。就此而言,在溶膠-凝膠法中,形成 介電層的種類、形成方法並無特別限定。但是,大概舉例的話,在以溶膠-凝膠法形成的介電層上以具有Pb(Zr,Ti)O3 、(Pb,La)(Zr,Ti)O3 、Bax Sr1-x TiO3 (0≦x≦1)、(Pb,Ca)(Zr,Ti)O3 等鈣鈦礦(perovskite)的複合氧化物所構成較佳。其中,上述Bax Sr1-x TiO3 (0≦x≦1)組成的複合氧化物,其介電層的構成成分不含鉛而得到高的容量密度較佳。
針對該等介電層的形成方法敘述。首先,調製包含該等前軀體成分的溶膠-凝膠液。然後,將該溶膠-凝膠液以旋轉塗佈機塗佈在成為下部電極電路形成用導電層的金屬箔上,以乾燥、熱分解作為一單位工程,反覆該單位工程而達到既定的厚度,為了最終的結晶化而加熱,而形成既定厚度的介電層。在此製程中,在一單位工程與一單位工程之間,最好加入預燒工程。
在工程D中,在上述具介電層的下部電極電路形成用導電層的介電層上,形成上部電極電路形成用導電層而得到電容層。在介電層上形成上部電極電路形成用導電層,可使用物理蒸鍍法、電化學的方法、金屬箔的開合等的方法,並無特別限定。但是,上部電極電路形成用導電層為了可以很薄,最好使用物理蒸鍍法。
而且,雖然在此敘明,採用上述工程A~工程D的電容層形成材的製造方法是作為本發明的多層印刷電路板的內藏電容層構造用的電容層形成材的製造方法中最佳的製造型態。即,省略上述工程B的鋅層的加熱處理也可 作為本發明的電容層形成材。特別是電解析出的鋅層,由於處於活性化的狀態,即使放置於大氣氛圍氣中,也可與大氣中的氧結合而有使其表層轉化成氧化鋅的傾向。因此,在以下的實施例中,也包含省略對形成於下部電極電路形成用導電層上的鋅層加熱而說明。但是,為了形成穩定量的氧化鋅,最好實施工程B的熱處理。
本發明的具電極電路的電容層形成材的型態:本發明的多層印刷電路板的內藏電容層構造用的具電極電路的電容層形成材為在介電層的一面側具有下部電極電路形成用導電層,而在另一面側具有上部電極電路的具電極電路的電容層形成材,上述下部電極電路形成用導電層為銅層,而且與該介電層相接的面上具有鋅含有層,因此包含與上述電容層形成材相同的技術思想。
在此情況下,如第1圖所示,當上部電極電路形成用導電層4覆蓋介電層2的整面時,用蝕刻法將上部電極電路形成用導電層4的不要部分除去,如第2A圖所示,形成上部電極電路6而成為具電極電路的電容層形成材7。在以蝕刻法加工的情況下,使用可作為蝕刻光阻使用的乾膜或液體光阻等,在導電層上設置蝕刻光阻層。然後,在該蝕刻光阻層上對光阻圖案曝光而顯像,剝離除去不要的部分,而形成蝕刻光阻圖案。之後,使用氯化亞銅等的蝕刻液而溶解除去上部電極電路形成用導電層的不要的部分,形成上部電極電路,而成為具電極電路的電容層形成材7。而且,如第2B圖所示,上部電極電路6與上部電極 電路6之間露出的介電層2最好用噴砂法除去。
又,在介電層2上,也可以直接形成上部電極電路6。此時,載置上部電極電路形成用的蒸鍍遮罩,以濺鍍法等直接形成上部電極電路6。之後,除去蒸鍍用遮罩,可直接得到具電極電路的電容層形成材7。
本發明的多層印刷電路板:本發明的多層印刷電路板係使用上述的具電極電路的電容層形成材而形成內藏電容層。關於多層印刷電路板的製造並無特別限定,公知的多層印刷電路板用的製造方法可適用。對該製造流程做簡單的敘述,使用第2圖所示的具電極電路的電容層形成材7,如第3a圖所示,將聚酯膠片8及導體箔9以熱間壓成型而開合,如第4b圖所示的兩面導體多層積層板10。然後,用以下的公知的方法,將外層的導體箔9與上部電極電路6做層間連接而形成,實施蝕刻處理等而得到具備內藏電容層的多層印刷電路板。
以上所述的本發明的具備內藏電容層的多層印刷電路板使用銅層作為下部電極,同時在與介電層相接的介面上具備包含氧化鋅的鋅含有層。藉由具備該構造,如溶膠-凝膠法進行高溫負荷而形成介電層,介電層與下部電極形成用導體層的密合性優良。但是,相關的介電層顯示優良的介電特性。結果,使用該電容層形成材而達到使具備所得到的內藏電容層的多層印刷電路板長壽命化的目的,但是,品質的不穩定得以降低,即使作為高頻用途基板也能發揮良好的性能。
[實施例]
在該實施例中,使用銅箔作為下部電極電路形成用導電層,由於形成各種鋅含有層,銅箔表面的鋅層的厚度改變,製造8種的電容層形成材,實施各種評價。即,在35μm厚度的電解銅箔的表面,在實施例中,在50mg/m2 ~1000mg/m2 的範圍內的6位準(試料1~試料8)的厚度形成鋅層而作為鋅含有層。然後,在該鋅含有層上以溶膠-凝膠法形成Ba0.7 Sr0.3 TiO3 的膜。評價電容容量與介電損失而見到介電特性的穩定性。於此做成的下部電極電路形成用導電層及介電層的主要調製條件顯示於表2。
具鋅層的銅箔的形成:使用電鍍法在銅箔上形成鋅層。在鍍浴中使用硫酸鋅浴,二氫吡咯酸鋅.3水合物濃度80g/l,二氫吡咯酸鉀濃度300g/l,pH 10.7,液溫55℃,電流密度15A/dm2 ,以SUS板做為陰極,以表2所記載的得到鋅量的時間進行電解。
下部電極電路形成用導電層的調製:如上述所得到的具鋅層的銅箔中,對表2所記載的「有」加熱的試料6、試料8在300℃進行15分鐘的加熱處理,而製作個別的下部電極電路形成用導電層。對此,試料1、試料2、試料3、試料4、試料5、試料7為未加熱的試料。以下,使用試料1~試料8,雖然製造具電極電路的電容層形成材,在個別的階段中還是同樣地稱呼試料1~試料8以茲區別。
介電層的形成:在上述下部電極電路形成用導電層上,使用溶膠-凝膠法形成介電層。以溶膠-凝膠法形成介 電層之前的下部電極電路形成用導電層未達到表面清潔化的目的,以紫外線照射1分鐘。
於此處所用的溶膠-凝膠法,使用三菱materials公司製的商品名「BST薄膜形成劑」7wt%BST,調製而得到Ba0.7 Sr0.3 TiO3 組成的氧化物介電層。然後,將上述溶膠-凝膠溶液塗佈於下部電極電路形成用導電層的表面,以在含氧的雰圍氣中以150℃×2分的條件進行乾燥、在含氧的雰圍氣中以330℃×15分的條件進行熱分解的一連串的工程為一單位工程,反覆進行該一單位工程而形成介電體。在試料1~試料5中,反覆進行該一單位工程6次以進行膜厚調整,最後以600℃×30分的氮氣置換雰圍氣做燃燒處理,而實施最終結晶化而形成介電層。然後,在試料6~試料8中,將該一單位工程重複9次而進行膜厚調整,在中途的第一次、第3次、第6次的一單位工程結束後,在氮氣置換雰圍氣下以650℃×15分實施預燃燒,最後以800℃×30分的氮氣至換雰圍氣做燃燒處理,而實施最終結晶化而形成介電層。
具電極電路的電容層形成材的調製:如上所述,在形成的介電層上,使用濺鍍法,直接形成上部電極電路。具體而言,在介電層上載置著用於形成上部電極電路的蒸鍍用遮罩,使用銅靶做為靶材,而形成厚0.5μm、0.25mm×0.25mm尺寸的上部電極電路,而得到具備上部電極電路的具電極電路電容層形成材7。
評價結果:以下,敘述每個評價項目的評價方法,其 評價結果可與比較例做對比而表示於表3。
下部電極電路形成用導電層的鋅含有層的鋅量是將下部電極電路形成用導電層的鋅層形成表面以酸溶液溶解,將該溶液以發光分光分析法測定。結果,在表3中表示而可與比較例做對比。
下部電極電路形成用導電層的鋅含有層的鋅、銅等的深度輪廓係使用輝光放電發光分析裝置(GD-OES:JY-5000RF、HORIBA JOBIN YVON製),分析面積為4mm ψ,測定從最表層至0.5μm的深度的鋅量,其結果表示於表3而可與比較例做對比。
初期的容量密度以508nF/cm2 ~1585nF/cm2 為相當高的電容量表示。詳細的在表3中表示而可與比較例做對比。
電容電路的介電損失測定為0.042(4.2%)~0.084(8.4%)的範圍。詳細的在表3中表示而可與比較例做對比。
[比較例]
在該比較例中,形成上述鋅量在50mg/m2 ~1000mg/m2 的範圍外的二位準的鋅層,製作加熱處理後的下部電極電路形成用導電層與未加熱處理的下部電極電路形成用導電層,而製作三種比較試料(比較試料1~比較試料3)。以下,使用該比較試料1~比較試料3,製造具電極電路的電容層形成材,但在個別階段還是以比較試料1~比較試料3相同的稱呼以資區別。此時的鋅量表示於表2而可與實施例做對比。
比較試料的製造方法原則上與實施例相同,僅針對不 同的工程做說明。在介電層的形成中,在比較試料1與比較試料2中,與實施例相同的一單位工程重複6次而進行膜厚調整,最後以600℃×15分的氮氣至換雰圍氣做燃燒處理,而實施最終結晶化而形成介電層。然後,用比較試料3,對該一單位工程反覆9次而進行膜厚調整,在中途的第一次、第3次、第6次的一單位工程結束後,在氮氣至換雰圍氣下以650℃×15分實施預燃燒,最後以800℃×30分的氮氣至換雰圍氣做燃燒處理,而實施最終結晶化而形成介電層。
得到與實施例相同的具電極電路的電容層形成材,進行與實施例相同的評價。其結果表示於表3而可與實施例做對比。
[實施例與比較例的對比]
最初,實施例與比較例對比下,介電損失的差異大。於此,實施例的試料1~試料8的電容電路的介電損失不到0.1的值。對此,比較例中的比較試料1~比較試料3的電容電路的介電損失為1以上。因此,實施例明顯地具有比比較例優量的介電損失。更具體的對比,在實施例的試料內,最大的介電損失的值也只有0.084。以該值做基準,在鋅量少的比較試料1及比較試料2所得到的介電損失的值為大約14倍的1.2,而表示大的介電損失。又,鋅量過剩的比較試料3的介電損失的值為大約30倍的2.5,表示更加惡化的介電損失。然後,將比較試料3與實施例的試料6與試料8做比較。該等各試料的介電層的調製條件係相同。比較該等的容量密度,試料6為1585nF/cm2 , 試料8為1417nF/cm2 ,與此對比,比較試料3為968nF/cm2 。因此,下部電極形成用導電層的表面的鋅量超過本發明規定的適當的鋅量的範圍,可確認容量密度降低。
接著,說明加熱下部電極形成用導電層的鋅層對介電特性的影響。對比試料7(不加熱下部電極形成用導電層)與試料8(有加熱下部電極形成用導電層)並說明。首先,關於容量密度的對比,試料7為1293 nF/cm2 、試料8為1417 nF/cm2 ,進行下部電極形成用導電層的加熱者,其容量密度變高。接著,關於介電損失的對比,試料7為0.073,試料8為0.065,進行下部電極形成用導電層的加熱者,其介電損失降低。因此,對設有形成於銅層上的鋅層的下部電極形成用導電層最好施加預加熱處理。
產業上的可利用性
本發明的電容層形成材係用於製造具備內藏電容層的多層印刷電路板的製造,藉由與下部電極形成層的介電層的接觸面具備含有鋅層,下部電極形成層與介電層的密合性提升,結果,容量密度及介電損失等的介電特性飛躍地提升,而且穩定地發揮性能。但是,本發明的電容層由於不需要白金、金、銀、鈀等貴金屬系的高價素材,而是廉價且高品質。因此可提供具高品質的電極電路的電容層形成材以及將該等組入的內藏電容電路的多層印刷電路板。而且,本發明的電容層形成材的製造上不需要特殊的 裝置,可使用習知的設備而不會導致製造成本增加。
1‧‧‧電容層形成材
2‧‧‧介電層
3‧‧‧下部電極電路形成用導電層
4‧‧‧上部電極電路形成用導電層
5‧‧‧鋅含有層
6‧‧‧上部電極電路
7‧‧‧電容層形成材
8‧‧‧聚酯膠片
9‧‧‧導體箔
10‧‧‧兩面導體多層積層板
第1圖為本發明的電容層形成材的剖視圖。
第2(A)、(B)圖為本發明的具備電極電路的電容形成材的剖視圖。
第3(a)圖為本發明的具備內藏電容層的多層印刷電路板的製造流程的說明圖。
第4(b)圖為本發明的具備內藏電容層的多層印刷電路板的製造流程的說明圖。
1‧‧‧電容層形成材
2‧‧‧介電層
3‧‧‧下部電極電路形成用導電層
4‧‧‧上部電極電路形成用導電層
5‧‧‧鋅含有層

Claims (11)

  1. 一種電容層形成材料,在上部電極電路形成用導電層與下部電極電路形成用導電層之間具備介電層,其中上述下部電極電路形成用導電層為銅層,而且在與該介電層相向的面上具有鋅含有層,上述鋅含有層含有每單位面積50mg/m2 ~1000mg/m2 的鋅。
  2. 如申請專利範圍第1項所述之電容層形成材料,其中上述鋅含有層從最表面至0.5μm為止的區域中存在鋅50 mg/m2 以上。
  3. 如申請專利範圍第1項所述之電容層形成材料,其中上述鋅含有層中,面向介電層的面的80原子%以上的鋅為氧化鋅。
  4. 如申請專利範圍第1-3項任一項所述之電容層形成材料,作為多層印刷電路板的內藏電容層形成用使用。
  5. 一種電容層形成材料的製造方法,包括以下的工程A~工程D:工程A:在銅箔表面形成鋅層,而得到具備鋅層的鋅層銅箔;工程B:根據需要以氧化雰圍氣對上述鋅層銅箔做熱處理,以氧化鋅做為鋅成分的至少一部分,而得到具有鋅含有層的下部電極電路形成用導電層;工程C:在上述下部電極電路形成用導電層的鋅含有層上形成介電層而成為具介電層的下部電極電路形成用導電層;以及 工程D:在上述具介電層的下部電極電路形成用導電層的介電層上形成上部電極電路形成用導電層,而得到電容層形成材料。
  6. 如申請專利範圍第5項所述之電容層形成材料的製造方法,其中在上述工程A中的鋅層的形成係使用電化學性鍍法或物理蒸鍍法。
  7. 如申請專利範圍第5或6項所述之電容層形成材料的製造方法,其中在上述工程B中的熱處理係採用含氧的雰圍氣,雰圍氣溫度為150℃~400℃而進行加熱。
  8. 如申請專利範圍第7項所述之電容層形成材料的製造方法,其中上述含氧的雰圍氣,雰圍氣中的氧濃度為20體積%~27體積%。
  9. 一種多層印刷電路板的內藏電容層形成用的電容層形成材料的製造方法,係使用申請專利範圍第5-8項任一項所述之電容層形成材料的製造方法。
  10. 一種附有電極電路的電容層形成材料,在介電層的一面側具備下部電極電路形成用導電層,在另一面側具備上部電極電路,其中上述下部電極電路形成用導電層為銅層,且在與該介電層相向的面上具有鋅含有層,上述鋅含有層含有每單位面積50mg/m2 ~1000mg/m2 的鋅。
  11. 一種多層印刷電路板,形成內藏電容層,該內藏電路層係使用申請專利範圍第10項所述之附有電極電路的電容層形成材料。
TW96144495A 2006-12-26 2007-11-23 A multilayer printed circuit board capacitor layer forming material, and a capacitor layer forming material TWI387421B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006349113 2006-12-26

Publications (2)

Publication Number Publication Date
TW200836605A TW200836605A (en) 2008-09-01
TWI387421B true TWI387421B (zh) 2013-02-21

Family

ID=39562360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96144495A TWI387421B (zh) 2006-12-26 2007-11-23 A multilayer printed circuit board capacitor layer forming material, and a capacitor layer forming material

Country Status (3)

Country Link
JP (1) JP5022238B2 (zh)
TW (1) TWI387421B (zh)
WO (1) WO2008078566A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705482A (en) * 2005-04-28 2007-02-01 Mitsui Mining & Smelting Co Capacitor layer forming material and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380412A (ja) * 1986-09-24 1988-04-11 古河電気工業株式会社 電気回路板用Cu系基材及びその製造方法
JP2004253997A (ja) * 2003-02-19 2004-09-09 Murata Mfg Co Ltd 電子部品の製造方法、電子部品、共振器、及びフィルタ
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
JP2006128326A (ja) * 2004-10-27 2006-05-18 Mitsui Mining & Smelting Co Ltd キャパシタ層形成材及びそのキャパシタ層形成材製造に用いる複合箔の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200705482A (en) * 2005-04-28 2007-02-01 Mitsui Mining & Smelting Co Capacitor layer forming material and method for manufacturing the same

Also Published As

Publication number Publication date
WO2008078566A1 (ja) 2008-07-03
JP5022238B2 (ja) 2012-09-12
TW200836605A (en) 2008-09-01
JPWO2008078566A1 (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
US6839219B2 (en) Laminate for forming capacitor layer and method for manufacturing the same
JP4303291B2 (ja) 複合銅箔及びその製造方法
TWI434965B (zh) A roughening method for copper foil, and a copper foil for a printed wiring board which is obtained by the roughening method
US7472650B2 (en) Nickel alloy plated structure
JP5706386B2 (ja) 2層フレキシブル基板、並びに2層フレキシブル基板を基材としたプリント配線板
RU2287618C2 (ru) Многослойная фольга и способ ее изготовления
JP4705143B2 (ja) 印刷回路基板の製造方法
US7430106B2 (en) Materials for forming capacitor layer and printed wiring board having embedded capacitor circuit obtained by using the same
TW200300288A (en) Process for manufacturing multiple layer wiring substrate onto which thin film capacitor is incorporated
JP2016168687A (ja) 複合金属箔及びその製造方法並びにプリント配線板
US10080299B2 (en) Manufacturing method of double sided printed circuit board
JPWO2009122774A1 (ja) キャパシタ形成材及びキャパシタを備えたプリント配線板
JP2006324362A (ja) フレキシブル基板とそのエッチング方法
TW201942422A (zh) 表面處理銅箔、覆銅層積板、及印刷配線板的製造方法
TWI387421B (zh) A multilayer printed circuit board capacitor layer forming material, and a capacitor layer forming material
JP4952332B2 (ja) キャパシタ層形成材およびその製造方法ならびにプリント配線板
KR101832806B1 (ko) 캐리어가 구비된 구리박, 캐리어가 구비된 구리박의 제조 방법, 캐리어가 구비된 구리박을 사용하여 얻어지는 구리 클래드 적층판 및 프린트 배선판
KR20200060228A (ko) 플렉시블 기판
JP2005262707A (ja) 銅張り積層フィルムおよびフレキシブル回路基板用材料
JP2989975B2 (ja) 窒化アルミニウム質基板の製造方法
JP4872257B2 (ja) 2層めっき基板およびその製造方法
JP2018135561A (ja) 銅張積層基板とその製造方法、並びに配線基板
TW201739967A (zh) 黑化鍍液、導電性基板的製造方法
WO2020004624A1 (ja) 配線基板及びその製造方法、並びに電子部品及びその製造方法
JP5835670B2 (ja) プリント配線基板およびその製造方法