JP4941466B2 - 誘電体薄膜素子の製造方法 - Google Patents
誘電体薄膜素子の製造方法 Download PDFInfo
- Publication number
- JP4941466B2 JP4941466B2 JP2008333389A JP2008333389A JP4941466B2 JP 4941466 B2 JP4941466 B2 JP 4941466B2 JP 2008333389 A JP2008333389 A JP 2008333389A JP 2008333389 A JP2008333389 A JP 2008333389A JP 4941466 B2 JP4941466 B2 JP 4941466B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric thin
- temperature
- reducing atmosphere
- film element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
表面を鏡面研磨した下部電極としてのNi箔上に、下記条件のスパッタ法による前駆体層としてのBT薄膜を成膜した。
・基板(Ni箔)温度:24℃
・入力電力:1.8W/cm2
・雰囲気:Ar+O2(33容積%)
・成膜時間:120分
・膜厚:300nm
・還元アニール温度:280、300、340、380、420、460、480℃
・還元アニール時間:20、30、90、160、200、480、600、720、740分
・還元雰囲気開始温度及び終了温度(還元雰囲気保持の最低温度):室温(R.T.)、80、100、180、200、220℃
実施例と同様にNi箔上に成膜したBT薄膜を、大気雰囲気、焼成温度800℃で焼成し、還元アニール温度380℃、還元アニール時間200分、還元雰囲気開始温度80℃で還元アニールし、その後の処理は実施例と同様に行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
実施例と同様にNi箔上に成膜したBT薄膜を、真空雰囲気及び還元雰囲気の下、焼成温度800℃で焼成し、還元アニール処理は行わずに、誘電体薄膜上にスパッタ法にてCuを主成分とする上部電極を形成し、リカバリーアニールを行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
実施例と同様にNi箔上に成膜したBT薄膜を、真空雰囲気及び還元雰囲気の下、焼成温度380℃で焼成し、還元アニール温度380℃、還元アニール時間200分、還元雰囲気開始温度80℃で還元アニールし、その後の処理は実施例と同様に行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
実施例と同様にNi箔上に成膜したBT薄膜を、真空雰囲気及び還元雰囲気の下、焼成温度1250℃で焼成し、還元アニール温度380℃、還元アニール時間200分、還元雰囲気開始温度80℃で還元アニールし、その後の処理は実施例と同様に行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
Claims (8)
- 金属箔上に形成された誘電体薄膜を、真空雰囲気又は還元雰囲気の下で400〜1200℃に加熱する焼成工程と、
前記焼成工程の後に、還元雰囲気でアニール処理を行う還元アニール工程と、
を備え、
前記還元アニール工程における還元アニール温度が280〜480℃で、前記還元アニール工程における還元アニール時間が20〜740分であることを特徴とする誘電体薄膜素子の製造方法。 - 前記還元アニール温度が300〜460℃であることを特徴とする、請求項1に記載の誘電体薄膜素子の製造方法。
- 前記還元アニール時間が30〜720分であることを特徴とする、請求項1または請求項2に記載の誘電体薄膜素子の製造方法。
- 前記還元アニール工程が昇温工程及び降温工程を備え、該昇温工程において還元雰囲気を開始し、前記降温工程において還元雰囲気を終了することを特徴とする、請求項1〜3のいずれか1項に記載の誘電体薄膜素子の製造方法。
- 前記昇温工程において還元雰囲気を室温から開始し、前記降温工程において還元雰囲気を室温で終了することを特徴とする、請求項4に記載の誘電体薄膜素子の製造方法。
- 前記昇温工程において還元雰囲気を220℃以下から開始し、前記降温工程において還元雰囲気を220℃以下で終了することを特徴とする、請求項5に記載の誘電体薄膜素子の製造方法。
- 前記還元アニール工程の後に、前記誘電体薄膜の上に上部電極を形成する工程と、
前記上部電極の形成後に、アニール処理を行う工程と、
をさらに備えることを特徴とする、請求項1〜6のいずれか1項に記載の誘電体薄膜素子の製造方法。 - 前記焼成工程における焼成温度が700〜900℃であることを特徴とする、請求項1〜7のいずれか1項に記載の誘電体薄膜素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333389A JP4941466B2 (ja) | 2008-12-26 | 2008-12-26 | 誘電体薄膜素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008333389A JP4941466B2 (ja) | 2008-12-26 | 2008-12-26 | 誘電体薄膜素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010157529A JP2010157529A (ja) | 2010-07-15 |
JP4941466B2 true JP4941466B2 (ja) | 2012-05-30 |
Family
ID=42575242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008333389A Active JP4941466B2 (ja) | 2008-12-26 | 2008-12-26 | 誘電体薄膜素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4941466B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012014648A1 (ja) * | 2010-07-30 | 2012-02-02 | 三洋電機株式会社 | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 |
JP2013214538A (ja) * | 2010-07-30 | 2013-10-17 | Sanyo Electric Co Ltd | 基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板 |
WO2012014647A1 (ja) * | 2010-07-30 | 2012-02-02 | 三洋電機株式会社 | 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法 |
WO2015182114A1 (ja) | 2014-05-30 | 2015-12-03 | パナソニックIpマネジメント株式会社 | 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法 |
JPWO2016031206A1 (ja) | 2014-08-29 | 2017-06-15 | パナソニックIpマネジメント株式会社 | 半導体装置、実装体、車両 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09208394A (ja) * | 1996-02-07 | 1997-08-12 | Tdk Corp | 強誘電体薄膜及び強誘電体薄膜コンデンサの製造方法 |
JP4670612B2 (ja) * | 2005-11-30 | 2011-04-13 | Tdk株式会社 | 誘電体素子とその製造方法 |
-
2008
- 2008-12-26 JP JP2008333389A patent/JP4941466B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010157529A (ja) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108257779B (zh) | 层叠陶瓷电子部件 | |
Hennings | Dielectric materials for sintering in reducing atmospheres | |
US7581311B2 (en) | Method for manufacturing a dielectric element | |
TWI294132B (en) | Method of production of multilayer ceramic electronic device | |
JP4941466B2 (ja) | 誘電体薄膜素子の製造方法 | |
JP4362079B2 (ja) | 積層型チップコンデンサおよびその製造方法 | |
TW200534306A (en) | Multilayer ceramic capacitor | |
JP4956939B2 (ja) | 誘電体膜及びその製造方法 | |
JP2007005804A (ja) | アクセプタがドープされた、金属箔上のチタン酸バリウム系薄膜キャパシタと、その作製方法 | |
JP2012015505A (ja) | 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ | |
JP2005285806A (ja) | 積層セラミック素子の製造方法 | |
JP4604939B2 (ja) | 誘電体薄膜、薄膜誘電体素子およびその製造方法 | |
JP5375582B2 (ja) | 薄膜コンデンサの製造方法 | |
JPH08167536A (ja) | 銅内部電極積層セラミックコンデンサの製造方法 | |
JP2008147497A (ja) | 積層セラミック素子の製造方法 | |
JP4403733B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2018150205A (ja) | チタン酸バリウム膜およびその形成方法 | |
KR100296865B1 (ko) | 적층세라믹콘덴서의제조방법 | |
JP3586258B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP3240048B2 (ja) | 積層セラミックスコンデンサの製造方法 | |
JP2008135478A (ja) | 端子電極形成方法及び電子部品の製造方法 | |
JP4993056B2 (ja) | 積層型圧電素子の製造方法及び酸素供給方法 | |
JP2008227115A (ja) | 薄膜キャパシタ用の下部電極とその製造方法 | |
JPH11111558A (ja) | セラミック電子部品の製造方法 | |
JP5307531B2 (ja) | 誘電体薄膜素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4941466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |