JP4941466B2 - 誘電体薄膜素子の製造方法 - Google Patents

誘電体薄膜素子の製造方法 Download PDF

Info

Publication number
JP4941466B2
JP4941466B2 JP2008333389A JP2008333389A JP4941466B2 JP 4941466 B2 JP4941466 B2 JP 4941466B2 JP 2008333389 A JP2008333389 A JP 2008333389A JP 2008333389 A JP2008333389 A JP 2008333389A JP 4941466 B2 JP4941466 B2 JP 4941466B2
Authority
JP
Japan
Prior art keywords
thin film
dielectric thin
temperature
reducing atmosphere
film element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008333389A
Other languages
English (en)
Other versions
JP2010157529A (ja
Inventor
浩司 時田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008333389A priority Critical patent/JP4941466B2/ja
Publication of JP2010157529A publication Critical patent/JP2010157529A/ja
Application granted granted Critical
Publication of JP4941466B2 publication Critical patent/JP4941466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、誘電体薄膜素子の製造方法に関する。
チタン酸バリウムをベースにした誘電体は、チップコンデンサの材料として広く用いられている。近年、電子部品の薄型化が急速に進んでおり、誘電体層は従来の粉末を焼結して形成する手法では薄型化の限界が近い。そこで誘電体の薄膜を用いた電子部品への要望が高まってきており、例えば基板と下部電極を兼ねる金属箔上に誘電体薄膜を成膜し、その上に上部電極を形成した薄膜コンデンサに対するニーズが高まってきている。
コンデンサなど受動部品は低コストであることが大前提であるため、金属箔や電極の材料に安価な卑金属を用いることが望ましい。この場合、卑金属は酸化を受けやすい性質があるため、金属箔の酸化による導電性低下を抑制すべく、チタン酸バリウムをベースにした誘電体薄膜を真空雰囲気で焼成する必要がある(例えば特許文献1)。
特開2007−66754号公報
しかしながら、特許文献1のように誘電体薄膜を真空焼成した場合、金属箔の酸化を防止して導電性低下を抑制できるものの、誘電体薄膜に欠陥(酸素欠陥など)が入るために誘電体内に生じる荷電要素(電子や正孔)により、リーク電流が発生し、絶縁抵抗が充分高くできないという問題があった。
本発明は、上記問題点を鑑みてなされたものであり、金属箔の酸化を防止しながら、絶縁抵抗を充分高くできる誘電体薄膜素子の製造方法を提供することを目的とする。
本発明に係る誘電体薄膜素子の製造方法は、上記課題を解決するために、金属箔上に形成された誘電体薄膜を、真空雰囲気又は還元雰囲気の下で400〜1200℃に加熱する焼成工程と、焼成工程の後に、還元雰囲気でアニール処理を行う還元アニール工程と、を備えることを特徴とする。
このような誘電体薄膜素子の製造方法によれば、金属箔の酸化を防止すべく真空雰囲気又は還元雰囲気で焼成された誘電体薄膜を、さらに還元雰囲気でアニールすることによりリーク電流を低減でき、絶縁抵抗を充分高くできる。
ここで、還元アニール工程における還元アニール温度が280〜480℃であることが好適であり、還元アニール温度が300〜460℃であることがさらに好適である。これにより、リーク電流をさらに低減でき、絶縁抵抗をより一層高くできる。
また、還元アニール工程における還元アニール時間が20〜740分であることが好適であり、還元アニール時間が30〜720分であることがさらに好適である。これにより、リーク電流をさらに低減でき、絶縁抵抗をより一層高くできる。
また、還元アニール工程が昇温工程及び降温工程を備え、この昇温工程において還元雰囲気を開始し、降温工程において還元雰囲気を終了することが好適である。そして、昇温工程において還元雰囲気を室温から開始し、降温工程において還元雰囲気を室温で終了することが好適である。同様に、昇温工程において還元雰囲気を220℃以下から開始し、降温工程において還元雰囲気を220℃以下で終了することが好適である。これにより、リーク電流をさらに低減でき、絶縁抵抗をより一層高くできる。
本発明に係る誘電体薄膜素子の製造方法によれば、金属箔の酸化を防止しながら、絶縁抵抗を充分高くできる。
以下、本発明の好適な実施形態について説明する。但し、本発明は以下の実施形態に限定されるものではない。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
図1は、本発明の一実施形態に係る誘電体薄膜素子10の構造を示す概略断面図である。誘電体薄膜素子10は、金属箔11と、この金属箔11の上に設けられた誘電体薄膜12と、誘電体薄膜12の上に設けられた上部電極13とを備えて構成されている。
金属箔11は、低コスト化のため、安価なNi、Cu、Al、などの卑金属またはこれらの合金を主成分としたもの、ステンレス鋼、インコネルが好ましく、特にNi箔が好ましい。金属箔11の膜厚は5〜500μmであることが好ましい。本実施形態では、金属箔11は、誘電体薄膜12を保持する保持部材としての機能と、下部電極としての機能と、誘電体薄膜を形成する基体として機能と、を兼ね備えている。
誘電体薄膜12は、BTすなわちチタン酸バリウムBaTiO、BSTすなわちチタン酸バリウムストロンチウム(BaSr)TiO、チタン酸ストロンチウムSrTiO、(BaSr)(TiZr)O、BaTiZrOなどのペロブスカイト型酸化物が好適に用いられる。誘電体薄膜12は、これらの酸化物のうち一つ以上を含んでいてもよい。誘電体薄膜12の膜厚は、30nm〜5μm程度が好ましい。
上部電極13は、低コスト化のため、安価な卑金属材料を主成分として構成されるのが好ましく、特にCuを主成分として構成されるのが好ましい。なお、上部電極13は、例えば、Ni、Pt、Pd、Ir、Ru、Rh、Re、Os、Au、Ag、Cu、IrO、RuO、SrRuO、およびLaNiOの少なくともいずれか1つを含むように構成してもよい。
次に、図2を参照して、誘電体薄膜素子10の製造方法を説明する。
まず、金属箔11が、誘電体薄膜を形成するための基体として準備され(S1)、金属箔11の上にBTなどの誘電体からなる前躯体層が形成される(S2)。前躯体層の形成には、例えばスパッタ法、CSD法などが用いられる。成膜後の前躯体層においては、一般に、誘電体がアモルファスの状態にある。
次に、金属箔11上に形成された前駆体層が、真空雰囲気又は還元雰囲気の下で加熱され、誘電体の結晶化が進行して、高い誘電率を有する誘電体薄膜12が得られる(S3:焼成工程)。特に本実施形態においては、焼成温度は、400〜1200℃が好ましく、700〜900℃がより好ましい。
ここで、本実施形態における「真空雰囲気」とは、圧力が1×10−9〜1×10Paとなる減圧雰囲気のことであり、一般的には、1×10−5〜1×10Paであることが好ましく、1×10−3〜10Paであることがより好ましい。特に金属箔11が主としてNiからなる場合には、上記圧力が2×10−3〜8×10−1Paであることが好ましく、金属箔11が主としてCuからなる場合には、上記圧力が4×10−1〜8×10−1Paであることが好ましい。また、「還元雰囲気」とは、窒素やヘリウム、アルゴンなどの不活性ガスと水素ガスからなる雰囲気のことであり、不活性ガスに水素を4vol%以下含有されていることが好ましい。このような条件化で熱処理することにより、Ni箔などの金属箔11の酸化が抑制される。
次に、金属箔11上に形成された誘電体薄膜12が、還元雰囲気でアニール処理される(S4:還元アニール工程)。特に本実施形態においては、アニール処理中における被処理物近傍で維持される温度である「還元アニール温度」は、280〜480℃であることが好ましく、300〜460℃であることがより好ましく、340〜420℃であることがさらに好ましい。また、上記還元アニール温度を継続する時間である「還元アニール時間」は、20〜740分であることが好ましく、30〜720分であることより好ましく、90〜600分であることがより好ましく、160〜480分であることがさらに好ましい。また、「還元雰囲気」とは、窒素やヘリウム、アルゴンなどの不活性ガスと水素ガスからなる雰囲気のことであり、不活性ガスに水素を4vol%以下含有されていることが好ましい。
本実施形態では、還元アニール工程は、アニール炉の内部温度を室温(25℃程度)から還元アニール温度まで昇温させる昇温工程と、還元アニール温度を還元アニール時間維持する維持工程と、還元アニール温度から室温まで降温させる降温工程とを備える。この昇温工程において室温から所定温度に到達したときに、アニール炉内に還元性の雰囲気ガスが導入され、アニール炉内の雰囲気が還元雰囲気に切り換えられて、還元雰囲気が開始される。同様に、降温工程において還元アニール温度から所定温度に到達したときに、アニール炉内への還元性の雰囲気ガスの導入が停止され、還元雰囲気が終了する。還元雰囲気を開始・終了する所定温度は、220℃以下が好ましく、例えば室温、80、100、180、200、220℃などに設定することができる。
還元アニール工程において、このような条件化で誘電体薄膜12をアニール処理することにより、誘電体薄膜素子10におけるリーク電流が低減される。これは、真空焼成または還元焼成した誘電体はキャリアとしてホールを多く含むため酸素欠陥が発生するが、還元アニールで水素がドープされることでホールが減少し、発生した酸素欠陥が緩和されるため、リーク電流が低減すると考えられる。
そして、還元アニール処理された誘電体薄膜12の上に上部電極13が形成される(S5)。上部電極13の形成方法としては、例えばスパッタ法などが挙げられる。上部電極13形成後、必要に応じて酸素雰囲気あるいは減圧雰囲気中などで所定時間にわたってリカバリーアニールが行われる(S6)。
なお、ステップS4の還元アニール工程は、ステップS5の上部電極13の形成後に行ってもよい。
このように、本実施形態に係る誘電体薄膜素子10の製造方法によれば、金属箔11の酸化を防止すべく真空雰囲気又は還元雰囲気で焼成された誘電体薄膜12を、さらに還元雰囲気でアニールするため、リーク電流を低減でき、絶縁抵抗を充分高くできる。
以下、実施例を挙げて本発明についてより具体的に説明する。ただし、本発明は以下の実施例に限定されるものではない。
(実施例)
表面を鏡面研磨した下部電極としてのNi箔上に、下記条件のスパッタ法による前駆体層としてのBT薄膜を成膜した。
・基板(Ni箔)温度:24℃
・入力電力:1.8W/cm2
・雰囲気:Ar+O2(33容積%)
・成膜時間:120分
・膜厚:300nm
次いで、得られたBT薄膜を真空雰囲気(圧力4×10−2Pa)又は還元雰囲気(窒素−水素混合ガス(水素0.1%)を流し、35℃のウエッターを用いて酸素分圧1×10−14MPaに調整)の下で、焼成温度を400、700、800、900、1200℃として加熱することにより、BTの結晶化が進行した誘電体薄膜を形成させた。
そして、Ni箔上に形成された誘電体薄膜に対して、水素3vol%(残りは窒素)の混合ガスを毎分500cc流す還元雰囲気の下で、下記条件を表1のように組み合わせて還元アニール処理を行った。
・還元アニール温度:280、300、340、380、420、460、480℃
・還元アニール時間:20、30、90、160、200、480、600、720、740分
・還元雰囲気開始温度及び終了温度(還元雰囲気保持の最低温度):室温(R.T.)、80、100、180、200、220℃
その後、誘電体薄膜上にスパッタリング法によって基板加熱無しでCu膜を形成し、メタルマスクを用いて1mmΦ、膜厚200nmの電極を作製して上部電極を形成し、真空炉中で加熱温度350℃、加熱時間1時間の条件でリカバリーアニールを行った。作製した誘電体薄膜素子について、リーク特性を測定した。
リーク特性としては、室温下で誘電体薄膜素子(Ni箔)及び上部電極間に4Vの直流電圧を印加することにより測定したリーク電流値を電極面積で除して得られるリーク電流密度(A/cm)を算出した。
(比較例1)
実施例と同様にNi箔上に成膜したBT薄膜を、大気雰囲気、焼成温度800℃で焼成し、還元アニール温度380℃、還元アニール時間200分、還元雰囲気開始温度80℃で還元アニールし、その後の処理は実施例と同様に行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
(比較例2)
実施例と同様にNi箔上に成膜したBT薄膜を、真空雰囲気及び還元雰囲気の下、焼成温度800℃で焼成し、還元アニール処理は行わずに、誘電体薄膜上にスパッタ法にてCuを主成分とする上部電極を形成し、リカバリーアニールを行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
(比較例3)
実施例と同様にNi箔上に成膜したBT薄膜を、真空雰囲気及び還元雰囲気の下、焼成温度380℃で焼成し、還元アニール温度380℃、還元アニール時間200分、還元雰囲気開始温度80℃で還元アニールし、その後の処理は実施例と同様に行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
(比較例4)
実施例と同様にNi箔上に成膜したBT薄膜を、真空雰囲気及び還元雰囲気の下、焼成温度1250℃で焼成し、還元アニール温度380℃、還元アニール時間200分、還元雰囲気開始温度80℃で還元アニールし、その後の処理は実施例と同様に行った。作製した誘電体薄膜素子について、実施例と同様にリーク特性を測定した。
上述の実施例及び比較例1〜4について、焼成雰囲気、焼成温度、還元アニール温度、還元アニール時間、還元雰囲気開始温度、リーク電流密度を表1に示す。
Figure 0004941466

表1に示すように、還元又は真空雰囲気の下焼成温度400〜1200℃で焼成し、還元アニール温度280〜480℃、還元アニール時間20〜740分、還元雰囲気開始温度220以下の条件で還元アニールを行って作製された実施例の誘電体薄膜素子は、リーク電流密度が充分に低いことが確認された。これに対して、大気雰囲気で焼成を行った比較例1、真空又は還元焼成の後に還元アニールを行わない比較例2、焼成温度が380℃の比較例3、焼成温度が1250℃の比較例4は、リーク電流密度が実施例よりも著しく大きかった。すなわち、実施例の誘電体薄膜素子は、比較例に比べてリーク電流密度を1/10倍から1/10000倍程度に低減でき、リーク特性を向上できる。このように、本発明によれば、金属箔の酸化を防止しながら、リーク電流を低減して絶縁抵抗を充分高くできる誘電体薄膜素子が提供されることが確認された。
本発明の一実施形態に係る誘電体薄膜素子の構造を示す概略断面図である。 本実施形態に係る誘電体薄膜素子の製造方法を示すフロー図である。
符号の説明
10…誘電体薄膜素子、11…金属箔、12…誘電体薄膜、13…上部電極。












Claims (8)

  1. 金属箔上に形成された誘電体薄膜を、真空雰囲気又は還元雰囲気の下で400〜1200℃に加熱する焼成工程と、
    前記焼成工程の後に、還元雰囲気でアニール処理を行う還元アニール工程と、
    を備え
    前記還元アニール工程における還元アニール温度が280〜480℃で、前記還元アニール工程における還元アニール時間が20〜740分であることを特徴とする誘電体薄膜素子の製造方法。
  2. 前記還元アニール温度が300〜460℃であることを特徴とする、請求項に記載の誘電体薄膜素子の製造方法。
  3. 前記還元アニール時間が30〜720分であることを特徴とする、請求項1または請求項2に記載の誘電体薄膜素子の製造方法。
  4. 前記還元アニール工程が昇温工程及び降温工程を備え、該昇温工程において還元雰囲気を開始し、前記降温工程において還元雰囲気を終了することを特徴とする、請求項1〜のいずれか1項に記載の誘電体薄膜素子の製造方法。
  5. 前記昇温工程において還元雰囲気を室温から開始し、前記降温工程において還元雰囲気を室温で終了することを特徴とする、請求項に記載の誘電体薄膜素子の製造方法。
  6. 前記昇温工程において還元雰囲気を220℃以下から開始し、前記降温工程において還元雰囲気を220℃以下で終了することを特徴とする、請求項に記載の誘電体薄膜素子の製造方法。
  7. 前記還元アニール工程の後に、前記誘電体薄膜の上に上部電極を形成する工程と、
    前記上部電極の形成後に、アニール処理を行う工程と、
    をさらに備えることを特徴とする、請求項1〜6のいずれか1項に記載の誘電体薄膜素子の製造方法。
  8. 前記焼成工程における焼成温度が700〜900℃であることを特徴とする、請求項1〜7のいずれか1項に記載の誘電体薄膜素子の製造方法。
JP2008333389A 2008-12-26 2008-12-26 誘電体薄膜素子の製造方法 Active JP4941466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008333389A JP4941466B2 (ja) 2008-12-26 2008-12-26 誘電体薄膜素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008333389A JP4941466B2 (ja) 2008-12-26 2008-12-26 誘電体薄膜素子の製造方法

Publications (2)

Publication Number Publication Date
JP2010157529A JP2010157529A (ja) 2010-07-15
JP4941466B2 true JP4941466B2 (ja) 2012-05-30

Family

ID=42575242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008333389A Active JP4941466B2 (ja) 2008-12-26 2008-12-26 誘電体薄膜素子の製造方法

Country Status (1)

Country Link
JP (1) JP4941466B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012014648A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
JP2013214538A (ja) * 2010-07-30 2013-10-17 Sanyo Electric Co Ltd 基板内蔵用キャパシタの製造方法、及びこれを備えたキャパシタ内蔵基板
WO2012014647A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
WO2015182114A1 (ja) 2014-05-30 2015-12-03 パナソニックIpマネジメント株式会社 半導体装置、内蔵用キャパシタユニット、半導体実装体と、内蔵用キャパシタユニットの製造方法
JPWO2016031206A1 (ja) 2014-08-29 2017-06-15 パナソニックIpマネジメント株式会社 半導体装置、実装体、車両

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09208394A (ja) * 1996-02-07 1997-08-12 Tdk Corp 強誘電体薄膜及び強誘電体薄膜コンデンサの製造方法
JP4670612B2 (ja) * 2005-11-30 2011-04-13 Tdk株式会社 誘電体素子とその製造方法

Also Published As

Publication number Publication date
JP2010157529A (ja) 2010-07-15

Similar Documents

Publication Publication Date Title
CN108257779B (zh) 层叠陶瓷电子部件
Hennings Dielectric materials for sintering in reducing atmospheres
US7581311B2 (en) Method for manufacturing a dielectric element
TWI294132B (en) Method of production of multilayer ceramic electronic device
JP4941466B2 (ja) 誘電体薄膜素子の製造方法
JP4362079B2 (ja) 積層型チップコンデンサおよびその製造方法
TW200534306A (en) Multilayer ceramic capacitor
JP4956939B2 (ja) 誘電体膜及びその製造方法
JP2007005804A (ja) アクセプタがドープされた、金属箔上のチタン酸バリウム系薄膜キャパシタと、その作製方法
JP2012015505A (ja) 薄膜キャパシタの製造方法及び該方法により得られた薄膜キャパシタ
JP2005285806A (ja) 積層セラミック素子の製造方法
JP4604939B2 (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
JP5375582B2 (ja) 薄膜コンデンサの製造方法
JPH08167536A (ja) 銅内部電極積層セラミックコンデンサの製造方法
JP2008147497A (ja) 積層セラミック素子の製造方法
JP4403733B2 (ja) 積層セラミック電子部品の製造方法
JP2018150205A (ja) チタン酸バリウム膜およびその形成方法
KR100296865B1 (ko) 적층세라믹콘덴서의제조방법
JP3586258B2 (ja) 積層セラミック電子部品の製造方法
JP3240048B2 (ja) 積層セラミックスコンデンサの製造方法
JP2008135478A (ja) 端子電極形成方法及び電子部品の製造方法
JP4993056B2 (ja) 積層型圧電素子の製造方法及び酸素供給方法
JP2008227115A (ja) 薄膜キャパシタ用の下部電極とその製造方法
JPH11111558A (ja) セラミック電子部品の製造方法
JP5307531B2 (ja) 誘電体薄膜素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

R150 Certificate of patent or registration of utility model

Ref document number: 4941466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3