JP2002500430A - 読出し専用メモリ及び読出し専用メモリ装置 - Google Patents
読出し専用メモリ及び読出し専用メモリ装置Info
- Publication number
- JP2002500430A JP2002500430A JP2000512214A JP2000512214A JP2002500430A JP 2002500430 A JP2002500430 A JP 2002500430A JP 2000512214 A JP2000512214 A JP 2000512214A JP 2000512214 A JP2000512214 A JP 2000512214A JP 2002500430 A JP2002500430 A JP 2002500430A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- semiconductor material
- electrode
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0009—RRAM elements whose operation depends upon chemical change
- G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
- G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Abstract
(57)【要約】
読出し専用メモリが受動伝導体マトリックスに亙って電気的にアドレス可能にされており、この場合マトリックス中の二つの伝導体（２、４）の共通部分間の体積がメモリセル（５）を定める。データーはメモリセルのインピーダンス値として記憶される。メモリセル（５）は、大きなインピーダンスを与える絶縁材料（６）、又は一つ以上の無機又は有機半導体（９）、好ましくは異方性伝導性を有する半導体を有する。半導体材料（９）は、マトリックス中の金属伝導体（２、４）に対する界面の所にダイオード接合を形成する。メモリセル中に絶縁材料（６）及び半導体材料（９）を夫々適切に配置することにより、それらに決定インピーダンス値を与えることができ、その値は電気的に読出すことができ、２進又は多値コードでの論理値に相当する。読出し専用メモリ装置を完成するために、駆動及び制御回路（１３）も有する半導体基板（１）上に一つ以上の読出し専用メモリ（ＲＯＭ）を与えることができる。その装置は、平面状化、又は複数の水平層（１５）として幾つかの読出し専用メモリ（ＲＯＭ）を重ね、それらをアドレス母線により基板（１）と接続することによりボリューム型としても実現することができる。
Description
【０００１】 本発明は、読出し専用メモリの製造過程の一部分を占める書込み操作で、メモ
リに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに
従って、一つ又は二つ以上の論理状態が夫々永久的に割り当てられている複数の
メモリセル、及びアドレスするための電気伝導体の受動マトリックスを有する電
気的にアドレス可能な不揮発性読出し専用メモリにおいて、前記受動電気伝導体
マトリックスが、相互に離れて配置された平行な平面内にある第一及び第二の電
極構造体で、各平面内に平行な電極を有し、前記電極が実質的に直交ｘ、ｙマト
リックスを形成している電極構造体を有し、前記第一電極構造体の電極が、マト
リックスの桁、即ちｘ電極を構成し、第二電極構造体の電極が、マトリックスの
行、即ちｙ電極を構成し、ｘ電極とｙ電極との共通部分の間の体積の少なくとも
一部分が読出し専用メモリのメモリセルを定め、前記メモリセル中の接触領域が
、ｙ電極の各測縁に沿って夫々伸びる部分で、ｙ電極がメモリセル中でｘ電極と
重なっている部分によって定められており、選択された電気伝導性電極材料に関
して整流性を有する少なくとも一つの半導体材料及び第一電気絶縁性材料が与え
られており、前記メモリセル中の電極と電気接触した半導体材料が、半導体材料
と前記電極材料との間の界面にダイオード接合を形成している、読出し専用メモ
リに関する。
リに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに
従って、一つ又は二つ以上の論理状態が夫々永久的に割り当てられている複数の
メモリセル、及びアドレスするための電気伝導体の受動マトリックスを有する電
気的にアドレス可能な不揮発性読出し専用メモリにおいて、前記受動電気伝導体
マトリックスが、相互に離れて配置された平行な平面内にある第一及び第二の電
極構造体で、各平面内に平行な電極を有し、前記電極が実質的に直交ｘ、ｙマト
リックスを形成している電極構造体を有し、前記第一電極構造体の電極が、マト
リックスの桁、即ちｘ電極を構成し、第二電極構造体の電極が、マトリックスの
行、即ちｙ電極を構成し、ｘ電極とｙ電極との共通部分の間の体積の少なくとも
一部分が読出し専用メモリのメモリセルを定め、前記メモリセル中の接触領域が
、ｙ電極の各測縁に沿って夫々伸びる部分で、ｙ電極がメモリセル中でｘ電極と
重なっている部分によって定められており、選択された電気伝導性電極材料に関
して整流性を有する少なくとも一つの半導体材料及び第一電気絶縁性材料が与え
られており、前記メモリセル中の電極と電気接触した半導体材料が、半導体材料
と前記電極材料との間の界面にダイオード接合を形成している、読出し専用メモ
リに関する。
【０００２】 本発明は、本発明による一つ以上の読出し専用メモリを具えた読出し専用メモ
リ装置、及び本発明による二つ以上の読出し専用メモリを具えた読出し専用メモ
リ装置にも関する。
リ装置、及び本発明による二つ以上の読出し専用メモリを具えた読出し専用メモ
リ装置にも関する。
【０００３】 平面上のデーター記憶位置又はビット点のマトリックスアドレスは、極めて多
数のアドレス可能なメモリ位置を、穏当な数の電気アドレスラインで達成する簡
単で有効な方法である。ｘ方向とｙ方向の両方に夫々ｎ本の線を有する四角なｘ
、ｙマトリックスでは、メモリ位置の数はｎ2になる。現在この基本的原理は、 どの形態の場合でも、固体半導体メモリ機構の多数の異なった態様で実施されて
いる。それらでは、メモリ位置は、マトリックスとメモリ素子、典型的には電荷
蓄積素子中の共通部分を経て外へ通ずる簡単な電気回路を有する。そのような機
構は技術的及び商業的に非常に成功を収めている場合でも、それらは多くの欠点
を有し、特に各メモリ位置は複雑な構造を有し、それがコストの増大及びデータ
ー記憶密度の減少をもたらしている。大きな分類として所謂揮発性メモリ機構の
中に入るものでは、回路は一定して電流供給を持続しなければならず、記憶され
た情報を維持するためには、電力の消費及び加熱を伴う。一方、不揮発性機構は
この問題を起こさないが、減少したアクセス及びスイッチング時間の外、電力消
費の増大及び高度の複雑性を代償として払っている。
数のアドレス可能なメモリ位置を、穏当な数の電気アドレスラインで達成する簡
単で有効な方法である。ｘ方向とｙ方向の両方に夫々ｎ本の線を有する四角なｘ
、ｙマトリックスでは、メモリ位置の数はｎ2になる。現在この基本的原理は、 どの形態の場合でも、固体半導体メモリ機構の多数の異なった態様で実施されて
いる。それらでは、メモリ位置は、マトリックスとメモリ素子、典型的には電荷
蓄積素子中の共通部分を経て外へ通ずる簡単な電気回路を有する。そのような機
構は技術的及び商業的に非常に成功を収めている場合でも、それらは多くの欠点
を有し、特に各メモリ位置は複雑な構造を有し、それがコストの増大及びデータ
ー記憶密度の減少をもたらしている。大きな分類として所謂揮発性メモリ機構の
中に入るものでは、回路は一定して電流供給を持続しなければならず、記憶され
た情報を維持するためには、電力の消費及び加熱を伴う。一方、不揮発性機構は
この問題を起こさないが、減少したアクセス及びスイッチング時間の外、電力消
費の増大及び高度の複雑性を代償として払っている。
【０００４】 従来技術では、受動マトリックスで電気的アドレスをする半導体系読出し専用
メモリの多くの例を与えている。例えば、米国特許第４，０９９，２６０号明細
書〔ラインズ(Lynes）その他〕には、大規模集積装置として製造された半導体系
読出し専用メモリ（ＲＯＭ）が記載されており、この場合一つの伝導型の自己絶
縁性ビットライン表面領域が半導体基板に、直接反対の伝導型のバルク領域内に
形成されている。バルク領域として同じ伝導型のチャンネルストップ領域が、ビ
ットライン領域の間の間隔内に形成されている。ビットライン領域に対し直角に
上に横たわる金属ワードラインが、絶縁層によりそれらとは別に形成されている
。メモリセルは単一ショットキーダイオードからなる。この種のダイオードは、
ビットラインの僅かにドープした部分とワードラインを接触させるために、製造
中に絶縁層に開口が形成されるか否かに従い、ワードラインとビットラインとの
各共通部分に形成されているか、又はそこには形成されない。この種のＲＯＭは
、小さな領域、高速、低電力消費、及び低コストを有すると述べられている。
メモリの多くの例を与えている。例えば、米国特許第４，０９９，２６０号明細
書〔ラインズ(Lynes）その他〕には、大規模集積装置として製造された半導体系
読出し専用メモリ（ＲＯＭ）が記載されており、この場合一つの伝導型の自己絶
縁性ビットライン表面領域が半導体基板に、直接反対の伝導型のバルク領域内に
形成されている。バルク領域として同じ伝導型のチャンネルストップ領域が、ビ
ットライン領域の間の間隔内に形成されている。ビットライン領域に対し直角に
上に横たわる金属ワードラインが、絶縁層によりそれらとは別に形成されている
。メモリセルは単一ショットキーダイオードからなる。この種のダイオードは、
ビットラインの僅かにドープした部分とワードラインを接触させるために、製造
中に絶縁層に開口が形成されるか否かに従い、ワードラインとビットラインとの
各共通部分に形成されているか、又はそこには形成されない。この種のＲＯＭは
、小さな領域、高速、低電力消費、及び低コストを有すると述べられている。
【０００５】 更に、米国特許第４，０００，７１３号明細書〔ボーゲ(Bauge）及びモリエー
ル(Mollier）〕により、チップ上にマトリックスの形に集積されたショットキー
ダイオード及びトランジスタのような半導体素子を有する装置が知られている。
マトリックスは、希望の機能を与えるように注文設計することができる。例えば
、それは、プログラム可能な論理アレー（ＰＬＡ）のＡＮＤ又はＯＲマトリック
スとして、又は記憶密度及び電力消費に関して一層よい性質を有すると言われて
いる読出し専用メモリとして用いることができる。幾らか異なった設計の平行金
属電極を有する第一電極構造体が、例えば、ｐ型の半導体基板上に与えられてい
る。半導体基板上には酸化物層が形成されており、その酸化物層に開口が形成さ
れて金属線によるアノード接点及びカソード接点を与えるようにしてあり、それ
ら金属線が電極マトリックス中の第一金属レベルを構成する。カソード接点の下
には二つのｎ+領域が配置されている。これらの領域はその下のコレクタ層まで 伸びており、ショットキーダイオードが形成されるようになっている。第一金属
レベル、即ち、電極レベルの上には絶縁層が与えられており、この上に第二電極
レベルがあり、それは例えば直交第二電極構造体を構成する。絶縁層を通る開口
は、マトリックス中の別の素子中に含まれる一群のそのような接点としてカソー
ド接点との接触を確実に与える。
ル(Mollier）〕により、チップ上にマトリックスの形に集積されたショットキー
ダイオード及びトランジスタのような半導体素子を有する装置が知られている。
マトリックスは、希望の機能を与えるように注文設計することができる。例えば
、それは、プログラム可能な論理アレー（ＰＬＡ）のＡＮＤ又はＯＲマトリック
スとして、又は記憶密度及び電力消費に関して一層よい性質を有すると言われて
いる読出し専用メモリとして用いることができる。幾らか異なった設計の平行金
属電極を有する第一電極構造体が、例えば、ｐ型の半導体基板上に与えられてい
る。半導体基板上には酸化物層が形成されており、その酸化物層に開口が形成さ
れて金属線によるアノード接点及びカソード接点を与えるようにしてあり、それ
ら金属線が電極マトリックス中の第一金属レベルを構成する。カソード接点の下
には二つのｎ+領域が配置されている。これらの領域はその下のコレクタ層まで 伸びており、ショットキーダイオードが形成されるようになっている。第一金属
レベル、即ち、電極レベルの上には絶縁層が与えられており、この上に第二電極
レベルがあり、それは例えば直交第二電極構造体を構成する。絶縁層を通る開口
は、マトリックス中の別の素子中に含まれる一群のそのような接点としてカソー
ド接点との接触を確実に与える。
【０００６】 最後に、米国特許第５，２７２，３７０号明細書〔フレンチ(French)〕から、
ガラス又は他の基板上に薄膜積層体として形成された開放及び閉鎖メモリセルの
マトリックスに基づいた薄膜ＲＯＭ装置が知られている。各閉鎖メモリセルは薄
膜ダイオードからなり、それは、例えば、水素化無定形珪素の半導体膜の積層体
で、別々の膜が異なった伝導型を有する積層体を用いることにより、異なった伝
導特性を持つダイオードとして得ることができる。それにより、ＲＯＭマトリッ
クス中の情報容量は増大する。その場合、ダイオード構造体と共に形成された各
メモリ素子は、或る製造プロトコルに従い異なった論理レベルを持つように設定
することができる。メモリ素子がダイオード構造体をもたない場合、又は半導体
が、電極接点が形成されていないような絶縁層により覆われている場合、メモリ
素子は、決定された第一論理レベル、例えば、論理０を形成するように用いるこ
とができる。
ガラス又は他の基板上に薄膜積層体として形成された開放及び閉鎖メモリセルの
マトリックスに基づいた薄膜ＲＯＭ装置が知られている。各閉鎖メモリセルは薄
膜ダイオードからなり、それは、例えば、水素化無定形珪素の半導体膜の積層体
で、別々の膜が異なった伝導型を有する積層体を用いることにより、異なった伝
導特性を持つダイオードとして得ることができる。それにより、ＲＯＭマトリッ
クス中の情報容量は増大する。その場合、ダイオード構造体と共に形成された各
メモリ素子は、或る製造プロトコルに従い異なった論理レベルを持つように設定
することができる。メモリ素子がダイオード構造体をもたない場合、又は半導体
が、電極接点が形成されていないような絶縁層により覆われている場合、メモリ
素子は、決定された第一論理レベル、例えば、論理０を形成するように用いるこ
とができる。
【０００７】 上述の従来法の装置は全て閉鎖電極接点中にダイオード接合を与えることによ
り、それ自体既知のやり方で受動マトリックスでの電気的アドレスを実現してい
るが、それらは一つには異なった型の半導体を用いているため、比較的大きな複
雑性を有する。しかし、最後に言及した刊行物（米国特許第５，２７２，３７０
号）に記載されているようなＲＯＭ装置では、マトリックスに二つより多い論理
値を記憶させることは可能であるかもしれないが、これは異なったダイオード型
、従って、ダイオード接合を有するビット点に異なったドープをした半導体の幾
つかの層を使用することを前提としている。
り、それ自体既知のやり方で受動マトリックスでの電気的アドレスを実現してい
るが、それらは一つには異なった型の半導体を用いているため、比較的大きな複
雑性を有する。しかし、最後に言及した刊行物（米国特許第５，２７２，３７０
号）に記載されているようなＲＯＭ装置では、マトリックスに二つより多い論理
値を記憶させることは可能であるかもしれないが、これは異なったダイオード型
、従って、ダイオード接合を有するビット点に異なったドープをした半導体の幾
つかの層を使用することを前提としている。
【０００８】 従って、本発明の目的は、第一に、受動マトリックスで読出し専用メモリの別
々のメモリセルに電気的アドレスすることを可能にし、半導体及び薄膜技術で適
用されているようなそれ自体既知の技術及び方法を用いて、読出し専用メモリを
簡単に安く実現しながら、メモリセルに記憶されたデーターを維持するために再
書き込みを必要としない読出し専用メモリ、即ちＲＯＭを与えることである。
々のメモリセルに電気的アドレスすることを可能にし、半導体及び薄膜技術で適
用されているようなそれ自体既知の技術及び方法を用いて、読出し専用メモリを
簡単に安く実現しながら、メモリセルに記憶されたデーターを維持するために再
書き込みを必要としない読出し専用メモリ、即ちＲＯＭを与えることである。
【０００９】 特に、本発明の目的は、有機材料、例えば、重合体材料で、伝導体、絶縁体及
び半導体材料の両方で用いることができる薄膜技術で実現され、一層融通性のあ
る技術的解決法を与え、特に結晶質無機半導体を用いた場合よりも遥かに少ない
コストを与えると考えられるものを使用することに基づく不揮発性読出し専用メ
モリを与えることにある。
び半導体材料の両方で用いることができる薄膜技術で実現され、一層融通性のあ
る技術的解決法を与え、特に結晶質無機半導体を用いた場合よりも遥かに少ない
コストを与えると考えられるものを使用することに基づく不揮発性読出し専用メ
モリを与えることにある。
【００１０】 更に、予め定められたメモリセル又はメモリ位置の多値コード化を可能にする
読出し専用メモリを与えることも一つの目的である。
読出し専用メモリを与えることも一つの目的である。
【００１１】 最後に、本発明の目的は、ボリューム型(volumetric)読出し専用メモリ装置を
実現するのに用いることができる読出し専用メモリを与えることである。
実現するのに用いることができる読出し専用メモリを与えることである。
【００１２】 これら及び他の目的及び利点は、本発明による読出し専用メモリによって達成
され、そのメモリは、ｙ電極が第二電気絶縁性材料の上に与えられており、その
絶縁材料は前記ｙ電極と実質的に同じ形態及び広がりを持つ帯状構造体として実
現され、マトリックスの一部分としてｘ電極に隣接して与えられており、半導体
材料が前記電極構造体の上に与えられており、読出し専用メモリ中のメモリセル
の第一論理状態が、メモリセル中の全接触領域を覆う半導体材料の活性部分によ
り生成し、ダイオード接合がメモリセルの全接触領域を占め、読出し専用メモリ
中の選択されたメモリセルの第二論理状態が第一絶縁材料により覆われたメモリ
セル中の両方の電極構造体により生成し、読出し専用メモリ中のメモリセルの一
つ以上の付加的論理状態が接触領域の一部分だけを覆う半導体材料の活性部分に
より生成し、メモリに記憶されるデーターが２進コード又は多値コードの論理状
態により表すことができ、各場合の論理状態がメモリセルのインピーダンス値に
より与えられ、前記インピーダンス値が実質的に次の因子：半導体材料のインピ
ーダンス特性、絶縁材料のインピーダンス特性、半導体材料の活性部分の広がり
、ダイオード接合を形成する接触領域の部分の広がり、及びダイオード接合のイ
ンピーダンス特性；の一つ以上により与えられることを特徴とする。
され、そのメモリは、ｙ電極が第二電気絶縁性材料の上に与えられており、その
絶縁材料は前記ｙ電極と実質的に同じ形態及び広がりを持つ帯状構造体として実
現され、マトリックスの一部分としてｘ電極に隣接して与えられており、半導体
材料が前記電極構造体の上に与えられており、読出し専用メモリ中のメモリセル
の第一論理状態が、メモリセル中の全接触領域を覆う半導体材料の活性部分によ
り生成し、ダイオード接合がメモリセルの全接触領域を占め、読出し専用メモリ
中の選択されたメモリセルの第二論理状態が第一絶縁材料により覆われたメモリ
セル中の両方の電極構造体により生成し、読出し専用メモリ中のメモリセルの一
つ以上の付加的論理状態が接触領域の一部分だけを覆う半導体材料の活性部分に
より生成し、メモリに記憶されるデーターが２進コード又は多値コードの論理状
態により表すことができ、各場合の論理状態がメモリセルのインピーダンス値に
より与えられ、前記インピーダンス値が実質的に次の因子：半導体材料のインピ
ーダンス特性、絶縁材料のインピーダンス特性、半導体材料の活性部分の広がり
、ダイオード接合を形成する接触領域の部分の広がり、及びダイオード接合のイ
ンピーダンス特性；の一つ以上により与えられることを特徴とする。
【００１３】 本発明による第一読出し専用メモリ装置は、半導体材料の基板上、又は半導体
材料の基板の間に与えられ、それら基板を経て駆動及びアドレスのための駆動及
び制御回路と接続されており、前記駆動及び制御回路が基板（単数又は複数）に
集積されており、基板材料に適合する半導体技術で実現されていることを特徴と
し、本発明による第二読出し専用メモリ装置は、読出し専用メモリが水平層とし
て積層され、ボリューム型メモリ装置を与え、半導体材料の基板又は半導体材料
の基板の間にボリューム型メモリ装置が与えられ、前記基板（単数又は複数）を
経て、駆動及びアドレスのための駆動及び制御回路と接続されており、前記駆動
及び制御回路が前記基板（単数又は複数）に集積されており、基板材料に適合す
る半導体技術で実現されていることを特徴とする。
材料の基板の間に与えられ、それら基板を経て駆動及びアドレスのための駆動及
び制御回路と接続されており、前記駆動及び制御回路が基板（単数又は複数）に
集積されており、基板材料に適合する半導体技術で実現されていることを特徴と
し、本発明による第二読出し専用メモリ装置は、読出し専用メモリが水平層とし
て積層され、ボリューム型メモリ装置を与え、半導体材料の基板又は半導体材料
の基板の間にボリューム型メモリ装置が与えられ、前記基板（単数又は複数）を
経て、駆動及びアドレスのための駆動及び制御回路と接続されており、前記駆動
及び制御回路が前記基板（単数又は複数）に集積されており、基板材料に適合す
る半導体技術で実現されていることを特徴とする。
【００１４】 本発明による読出し専用メモリが、唯一つの付加的論理状態を持つ２進論理メ
モリを構成している場合、論理０又は論理１を表す第一論理状態が、メモリセル
に形成されたダイオードの実効順方向バイアス抵抗により与えられ、半導体材料
がｘ電極とｙ電極の両方に接触し、それに対応して、論理１又は論理０を表す付
加的論理状態が、メモリセル中に与えられた第一絶縁材料についての選択された
抵抗値により与えられ、半導体材料がｘ電極又はｙ電極とは接触しておらず、メ
モリセルの前記絶縁材料が、好ましくは無限の抵抗値を有するのが有利である。
モリを構成している場合、論理０又は論理１を表す第一論理状態が、メモリセル
に形成されたダイオードの実効順方向バイアス抵抗により与えられ、半導体材料
がｘ電極とｙ電極の両方に接触し、それに対応して、論理１又は論理０を表す付
加的論理状態が、メモリセル中に与えられた第一絶縁材料についての選択された
抵抗値により与えられ、半導体材料がｘ電極又はｙ電極とは接触しておらず、メ
モリセルの前記絶縁材料が、好ましくは無限の抵抗値を有するのが有利である。
【００１５】 本発明による読出し専用メモリが、二つ以上の付加的論理状態を持つ多値論理
メモリとして実現されている場合、第一論理状態が、メモリセルに形成されたダ
イオードの実効順方向バイアス抵抗により与えられ、半導体材料がｘ電極とｙ電
極の両方に接触しており、付加的論理状態が、メモリセルに与えられた絶縁材料
に対し決定された抵抗値によって与えられ、半導体材料がせいぜいｘ電極又はｙ
電極と接触し、各場合の選択された決定抵抗値が、ダイオードに形成されたメモ
リセルの実効順方向バイアス抵抗と無限との間に存在するのが有利である。
メモリとして実現されている場合、第一論理状態が、メモリセルに形成されたダ
イオードの実効順方向バイアス抵抗により与えられ、半導体材料がｘ電極とｙ電
極の両方に接触しており、付加的論理状態が、メモリセルに与えられた絶縁材料
に対し決定された抵抗値によって与えられ、半導体材料がせいぜいｘ電極又はｙ
電極と接触し、各場合の選択された決定抵抗値が、ダイオードに形成されたメモ
リセルの実効順方向バイアス抵抗と無限との間に存在するのが有利である。
【００１６】 本発明による読出し専用メモリの第一の態様として、選択されたメモリセルの
第一絶縁材料は、メモリセル中の電極を全て又は部分的に覆う別々の層状アイソ
レータパッチの形で電極構造体の上に与えられており、半導体材料の活性部分に
依存して選択されたメモリセル及び（又は）後者の場合のダイオード接合領域が
、多値コードの一つのレベルに相当する論理状態を得ている。この態様の半導体
材料は、全体的層として電極構造体の上及びその外選択されたメモリセル中のア
イソレータパッチの上に与えられているか、又は別法として、電極構造体の上及
び選択されたメモリセル中のアイソレータパッチに隣接して与えられており、半
導体材料及びアイソレータパッチは、共通の連続層として相互に同じ高さに平ら
になっているのが好ましい。
第一絶縁材料は、メモリセル中の電極を全て又は部分的に覆う別々の層状アイソ
レータパッチの形で電極構造体の上に与えられており、半導体材料の活性部分に
依存して選択されたメモリセル及び（又は）後者の場合のダイオード接合領域が
、多値コードの一つのレベルに相当する論理状態を得ている。この態様の半導体
材料は、全体的層として電極構造体の上及びその外選択されたメモリセル中のア
イソレータパッチの上に与えられているか、又は別法として、電極構造体の上及
び選択されたメモリセル中のアイソレータパッチに隣接して与えられており、半
導体材料及びアイソレータパッチは、共通の連続層として相互に同じ高さに平ら
になっているのが好ましい。
【００１７】 本発明による読出し専用メモリの第二の態様として、選択されたメモリセル中
の部分を除いて、第一絶縁材料が実質的に全体的な層の形で電極構造体の上に与
えられており、前記除かれた部分が、選択されたメモリセルの電極を全て又は部
分的に露出し、半導体材料の活性部分に依存した前記メモリセル及び（又は）後
者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論理状
態を得ている。好ましくは、この態様の半導体材料は、電極構造体の上、及び絶
縁層の上に全体的層として与えられており、その上、絶縁層の除かれた部分中の
電極構造体と接触しているか、又は別法として、電極構造体の上及び選択された
メモリセル中の絶縁層に隣接して与えられており、前記半導体材料及び絶縁層は
、共通の連続した層中で相互に同じ高さになっている。
の部分を除いて、第一絶縁材料が実質的に全体的な層の形で電極構造体の上に与
えられており、前記除かれた部分が、選択されたメモリセルの電極を全て又は部
分的に露出し、半導体材料の活性部分に依存した前記メモリセル及び（又は）後
者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論理状
態を得ている。好ましくは、この態様の半導体材料は、電極構造体の上、及び絶
縁層の上に全体的層として与えられており、その上、絶縁層の除かれた部分中の
電極構造体と接触しているか、又は別法として、電極構造体の上及び選択された
メモリセル中の絶縁層に隣接して与えられており、前記半導体材料及び絶縁層は
、共通の連続した層中で相互に同じ高さになっている。
【００１８】 本発明による読出し専用メモリの第三の態様として、選択されたメモリセル中
の半導体材料は、セル中の電極を全て又は部分的に覆う別々の層状半導体パッチ
の形で電極構造体の上に与えられており、前記半導体材料の活性部分に依存する
選択されたメモリセル及び（又は）後者の場合のダイオード接合領域は、多値コ
ードの一つのレベルに相当する論理状態を必要としている。好ましくは、この態
様の第一絶縁材料は、電極構造体の上に全体的層として与えられ、その上、選択
されたメモリセル中の半導体パッチの上に与えられているか、又は別法として、
電極構造体の上及び選択されたメモリセル中の半導体パッチに隣接して与えられ
ており、前記第一絶縁材料及び半導体パッチは、共通の連続した層中で相互に同
じ高さで平らになっている。
の半導体材料は、セル中の電極を全て又は部分的に覆う別々の層状半導体パッチ
の形で電極構造体の上に与えられており、前記半導体材料の活性部分に依存する
選択されたメモリセル及び（又は）後者の場合のダイオード接合領域は、多値コ
ードの一つのレベルに相当する論理状態を必要としている。好ましくは、この態
様の第一絶縁材料は、電極構造体の上に全体的層として与えられ、その上、選択
されたメモリセル中の半導体パッチの上に与えられているか、又は別法として、
電極構造体の上及び選択されたメモリセル中の半導体パッチに隣接して与えられ
ており、前記第一絶縁材料及び半導体パッチは、共通の連続した層中で相互に同
じ高さで平らになっている。
【００１９】 本発明による読出し専用メモリの第四の態様では、半導体材料は、選択された
メモリセル中の部分を除いて、実質的に全体的な層の形で電極構造体の上に与え
られており、その除かれた部分が選択されたメモリセル中の電極を全て又は部分
的に露出しており、前記半導体材料の活性部分に依存するメモリセル及び（又は
）後者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論
理状態を得ている。好ましくは、この態様の第一絶縁材料は、電極構造体及び半
導体材料の上に全体的層として与えられており、その上、半導体層の前記除かれ
た部分中の電極構造体を絶縁しているか、又は別法として、電極構造体の上及び
選択されたメモリセル中の半導体層に隣接して与えられており、前記第一絶縁材
料及び半導体層は、共通の連続した層中で相互に同じ高さで平らになっている。
メモリセル中の部分を除いて、実質的に全体的な層の形で電極構造体の上に与え
られており、その除かれた部分が選択されたメモリセル中の電極を全て又は部分
的に露出しており、前記半導体材料の活性部分に依存するメモリセル及び（又は
）後者の場合のダイオード接合領域が、多値コードの一つのレベルに相当する論
理状態を得ている。好ましくは、この態様の第一絶縁材料は、電極構造体及び半
導体材料の上に全体的層として与えられており、その上、半導体層の前記除かれ
た部分中の電極構造体を絶縁しているか、又は別法として、電極構造体の上及び
選択されたメモリセル中の半導体層に隣接して与えられており、前記第一絶縁材
料及び半導体層は、共通の連続した層中で相互に同じ高さで平らになっている。
【００２０】 最後に、本発明により、半導体材料が無定形珪素、多結晶質珪素、又は有機半
導体であるのが有利であり、有機半導体は共役重合体であるのが好ましい。
導体であるのが有利であり、有機半導体は共役重合体であるのが好ましい。
【００２１】 本発明により、半導体材料は異方性伝導体にしてもよい。半導体材料は、一種
類以上の半導体からなるのが好ましく、出来れば電気伝導性材料が添加されてい
るか、又はそれと一緒にする。
類以上の半導体からなるのが好ましく、出来れば電気伝導性材料が添加されてい
るか、又はそれと一緒にする。
【００２２】 半導体材料、絶縁材料、及び電極構造体は、薄膜として実現されているのが好
ましい。
ましい。
【００２３】 本発明の背景及びその態様の種々の例を、次に図面を参照して詳細に述べる。
【００２４】 本発明の一般的背景を次に詳細に論ずる。一般的マトリックスアドレスシステ
ムを第１図に示す。図中、ｍ本の電気伝導線２が相互に間隔を開けて配置され、
ｘ方向に伸びており、その上に、例えばｎ本の電気伝導線４がｙ方向に伸びて横
たわっており、直角ｘ、ｙ電極マトリックスとして夫々第一及び第二電極構造体
を形成している。ｘ電極２とｙ電極４は、幾何学的に明確に定められた重なった
領域、即ち、それら電極間の共通部分が与えられるように、互いに充分近接して
配置されている。これらの共通部分の交差するｘ電極とｙ電極の幅によって与え
られる重複領域によって大略規定される各共通部分に近く、それらの間の体積部
分は、次の記載でメモリセル５として示すものを構成する。図２参照。メモリセ
ル５中のｘ及びｙ電極２、４の夫々相互に重なった領域は、メモリセルの接触領
域として示す。本発明により、データーは各メモリセルにインピーダンス値とし
て記憶され、例えば、各共通部分のｘ及びｙ電極間の抵抗値として記憶される。
各共通部分又はメモリの位置の論理状態は、メモリセル中で互いに交差している
ｘ電極とｙ電極との間の電気インピーダンスを測定することにより見出される。
ムを第１図に示す。図中、ｍ本の電気伝導線２が相互に間隔を開けて配置され、
ｘ方向に伸びており、その上に、例えばｎ本の電気伝導線４がｙ方向に伸びて横
たわっており、直角ｘ、ｙ電極マトリックスとして夫々第一及び第二電極構造体
を形成している。ｘ電極２とｙ電極４は、幾何学的に明確に定められた重なった
領域、即ち、それら電極間の共通部分が与えられるように、互いに充分近接して
配置されている。これらの共通部分の交差するｘ電極とｙ電極の幅によって与え
られる重複領域によって大略規定される各共通部分に近く、それらの間の体積部
分は、次の記載でメモリセル５として示すものを構成する。図２参照。メモリセ
ル５中のｘ及びｙ電極２、４の夫々相互に重なった領域は、メモリセルの接触領
域として示す。本発明により、データーは各メモリセルにインピーダンス値とし
て記憶され、例えば、各共通部分のｘ及びｙ電極間の抵抗値として記憶される。
各共通部分又はメモリの位置の論理状態は、メモリセル中で互いに交差している
ｘ電極とｙ電極との間の電気インピーダンスを測定することにより見出される。
【００２５】 一般に知られている電流アドレス及びマトリックスに基づくメモリシステムと
は異なって、本発明は、純粋に受動電気アドレスを使用することができるように
している。なぜなら、メモリセル中に別々の活性回路素子は存在しないからであ
る。受動マトリックス中にメモリセルを有する電子メモリを使用することは、電
極マトリックス中の別の電流路又は漏洩電流路で妨害されることはよく知られて
いる。この問題は図２に示してあり、この場合、電極ｍk、ｎlの間の共通部分に
より与えられるメモリセル５klをアドレスすることにより発生する別の電流路が
、隣のメモリセルへの細い破線によって示されている。マトリックスの大きさ、
即ち、積ｘ・ｙが増大すると、漏洩電流問題も増大する。もし各共通部分中のメ
モリ素子が純粋に抵抗性インピーダンスを有するならば、このことは書き込み操
作で抵抗差が、図２に示すような別の電流路を通って漏洩する電流によって隠さ
れることを意味する。もし各共通部分中の電気的接続に高度に非線形電流・電圧
特性が与えられるならば、漏洩電流問題は小さくなるか、又は完全に除かれる。
これは全く簡単に、当分野で示唆され、既によく知られているやり方で、即ち、
各共通部分のインピーダンス又は抵抗と直列に整流ダイオードを与えることによ
り達成される。
は異なって、本発明は、純粋に受動電気アドレスを使用することができるように
している。なぜなら、メモリセル中に別々の活性回路素子は存在しないからであ
る。受動マトリックス中にメモリセルを有する電子メモリを使用することは、電
極マトリックス中の別の電流路又は漏洩電流路で妨害されることはよく知られて
いる。この問題は図２に示してあり、この場合、電極ｍk、ｎlの間の共通部分に
より与えられるメモリセル５klをアドレスすることにより発生する別の電流路が
、隣のメモリセルへの細い破線によって示されている。マトリックスの大きさ、
即ち、積ｘ・ｙが増大すると、漏洩電流問題も増大する。もし各共通部分中のメ
モリ素子が純粋に抵抗性インピーダンスを有するならば、このことは書き込み操
作で抵抗差が、図２に示すような別の電流路を通って漏洩する電流によって隠さ
れることを意味する。もし各共通部分中の電気的接続に高度に非線形電流・電圧
特性が与えられるならば、漏洩電流問題は小さくなるか、又は完全に除かれる。
これは全く簡単に、当分野で示唆され、既によく知られているやり方で、即ち、
各共通部分のインピーダンス又は抵抗と直列に整流ダイオードを与えることによ
り達成される。
【００２６】 本発明の本質的目的は、簡単で安く、信頼性があり、同時に制御可能なインピ
ーダンスの形で適当なメモリ構造体を使用することを可能にするやり方でこの種
のダイオードのネットワークを形成することである。本発明によれば、ｘ及びｙ
電極は半導体材料の層を取り巻き、例えば、薄膜状に取り巻いているのが好まし
い。特にこの半導体材料は、チオフェン又はＰＰＶ型の共役重合体であるのが有
利である。半導体材料に関して適切な電極材料を選択することにより、電極・半
導体界面にダイオード接合が得られ、そのダイオードには非常に良好な整流特性
が与えられる。簡単な線形化した分析により、電極共通部分の数、即ち、漏洩電
流による歪み又はノイズを起こすことなくアドレスできるメモリセルの数は、各
共通部分内のダイオード整流比、即ち、与えられたバイアス電圧で順方向に流れ
る電流と逆方向に流れる電流との関係にほぼ等しいことが示されている。
ーダンスの形で適当なメモリ構造体を使用することを可能にするやり方でこの種
のダイオードのネットワークを形成することである。本発明によれば、ｘ及びｙ
電極は半導体材料の層を取り巻き、例えば、薄膜状に取り巻いているのが好まし
い。特にこの半導体材料は、チオフェン又はＰＰＶ型の共役重合体であるのが有
利である。半導体材料に関して適切な電極材料を選択することにより、電極・半
導体界面にダイオード接合が得られ、そのダイオードには非常に良好な整流特性
が与えられる。簡単な線形化した分析により、電極共通部分の数、即ち、漏洩電
流による歪み又はノイズを起こすことなくアドレスできるメモリセルの数は、各
共通部分内のダイオード整流比、即ち、与えられたバイアス電圧で順方向に流れ
る電流と逆方向に流れる電流との関係にほぼ等しいことが示されている。
【００２７】 図１に例示したように、有限の抵抗を持つ連続的材料層が電極マトリックスの
共通部分の間の間隔内に伸びている場合の受動マトリックスメモリについての別
の基本的問題は、各共通部分で完全な整流が行われていてさえも、これらの間隔
内の電極線２、４の間に電流が流れることである。これら間隔内の電流路の長さ
が、共通部分、即ちメモリセル内の場合よりも遥かに長くても、また電極構造体
間の層が極めて薄く、大きな表面抵抗を持つ場合でも、多くのそのような電流路
の相互効果は測定インピーダンスに有害であり、従って最終的に、受動マトリッ
クスで実現される共通部分の数、従って、メモリセルの数に上限が設定されるこ
とになる。
共通部分の間の間隔内に伸びている場合の受動マトリックスメモリについての別
の基本的問題は、各共通部分で完全な整流が行われていてさえも、これらの間隔
内の電極線２、４の間に電流が流れることである。これら間隔内の電流路の長さ
が、共通部分、即ちメモリセル内の場合よりも遥かに長くても、また電極構造体
間の層が極めて薄く、大きな表面抵抗を持つ場合でも、多くのそのような電流路
の相互効果は測定インピーダンスに有害であり、従って最終的に、受動マトリッ
クスで実現される共通部分の数、従って、メモリセルの数に上限が設定されるこ
とになる。
【００２８】 最後の種類の漏話は、フイルムコンダクタンスを極めて異方性にする、即ち、
希望の電流方向では大きなコンダクタンスにし、その他は低いコンダクタンスに
することにより防止することができる。図１の場合、これは、マトリックスの面
に垂直方向には大きなコンダクタンスにし、マトリックス平面内では低いコンダ
クタンスにすることに相当する。この種の性質を有する重合体組成物が文献、例
えば、Ｍ．グランストレーム(Granstroem)及びＯ．インガネス(Inganaes)による
論文「重合体混合発光ダイオードからの白色光の発光」(White light emission
from a polymer blend light emitting diode)、Applied Physics Letters 68,2
:147-149(1996)に記載されており、電極手段及びそれに基づく装置は、本出願人
に譲渡されているＮＯ特許出願Ｎｏ．９７３３９０に記載されている。
希望の電流方向では大きなコンダクタンスにし、その他は低いコンダクタンスに
することにより防止することができる。図１の場合、これは、マトリックスの面
に垂直方向には大きなコンダクタンスにし、マトリックス平面内では低いコンダ
クタンスにすることに相当する。この種の性質を有する重合体組成物が文献、例
えば、Ｍ．グランストレーム(Granstroem)及びＯ．インガネス(Inganaes)による
論文「重合体混合発光ダイオードからの白色光の発光」(White light emission
from a polymer blend light emitting diode)、Applied Physics Letters 68,2
:147-149(1996)に記載されており、電極手段及びそれに基づく装置は、本出願人
に譲渡されているＮＯ特許出願Ｎｏ．９７３３９０に記載されている。
【００２９】 電極の共通部分に大きな整流比を有する異方性薄膜の一方の側にｘ及びｙ電極
２、４が与えられている、図１に示したようなそれ自体既知の基本的構造から出
発して、選択された共通部分のダイオード間に電気絶縁性材料の制御された堆積
を行うことにより、データーをコード化することができ、そのようなものを、図
３ａに関連して一層詳細に論ずる。もしそのような選択された共通部分に無限抵
抗が与えられるならば、各共通部分又は各メモリセルは、例えば、順方向バイア
ス電圧がＲ＝ＲF（ここでＲFはこの共通部分中の実効順方向バイアス抵抗である
）の時、論理１を与え、Ｒ＝∞の時、論理０を与えるようにすることにより２進
コード化することができる。この場合、意図的に無限抵抗を共通部分内に挿入し
ておく。一層大きなデーター記憶容量が一層大きな範囲の抵抗値を用いることに
より得られ、その範囲は、例えば抵抗値を、Ｒ1、Ｒ2、Ｒ3、…、ＲF＜Ｒ1＜Ｒ2
＜Ｒ3＜∞として、各メモリセル中に記憶される数ビットに相当する。
２、４が与えられている、図１に示したようなそれ自体既知の基本的構造から出
発して、選択された共通部分のダイオード間に電気絶縁性材料の制御された堆積
を行うことにより、データーをコード化することができ、そのようなものを、図
３ａに関連して一層詳細に論ずる。もしそのような選択された共通部分に無限抵
抗が与えられるならば、各共通部分又は各メモリセルは、例えば、順方向バイア
ス電圧がＲ＝ＲF（ここでＲFはこの共通部分中の実効順方向バイアス抵抗である
）の時、論理１を与え、Ｒ＝∞の時、論理０を与えるようにすることにより２進
コード化することができる。この場合、意図的に無限抵抗を共通部分内に挿入し
ておく。一層大きなデーター記憶容量が一層大きな範囲の抵抗値を用いることに
より得られ、その範囲は、例えば抵抗値を、Ｒ1、Ｒ2、Ｒ3、…、ＲF＜Ｒ1＜Ｒ2
＜Ｒ3＜∞として、各メモリセル中に記憶される数ビットに相当する。
【００３０】 次に図３〜８を参照して、本発明による読出し専用メモリの態様の例を記述す
る。これらの態様では、製造の調節作業を簡単にし、多くの利点を与える特別な
アドレス幾何学性を用いる。これらの態様は、平行して記述するもの、及び本願
と同じ優先権を持つ同じ日に出願された国際出願ＰＣＴ／ＮＯ／９８００２６３
とは、半導体材料及び絶縁材料が電極構造体の間に挟まれた形で与えられている
のではなく、その代わり、例えば図３ａ及び図３ｂから明らかになるようなブリ
ッヂ形に配列した電極構造体の上に与えられている点で異なっている。ここでは
、ｙ電極の各々は電気絶縁性又は誘電体材料の帯１２の上に与えられており、そ
れは実質的にｙ電極４と同じ形及び広がりをもち、ｙ電極４に直角に与えられた
ｘ電極２の上に乗っており、従って、ｘ及びｙ電極２、４の間に物理的又は電気
的接触はない。
る。これらの態様では、製造の調節作業を簡単にし、多くの利点を与える特別な
アドレス幾何学性を用いる。これらの態様は、平行して記述するもの、及び本願
と同じ優先権を持つ同じ日に出願された国際出願ＰＣＴ／ＮＯ／９８００２６３
とは、半導体材料及び絶縁材料が電極構造体の間に挟まれた形で与えられている
のではなく、その代わり、例えば図３ａ及び図３ｂから明らかになるようなブリ
ッヂ形に配列した電極構造体の上に与えられている点で異なっている。ここでは
、ｙ電極の各々は電気絶縁性又は誘電体材料の帯１２の上に与えられており、そ
れは実質的にｙ電極４と同じ形及び広がりをもち、ｙ電極４に直角に与えられた
ｘ電極２の上に乗っており、従って、ｘ及びｙ電極２、４の間に物理的又は電気
的接触はない。
【００３１】 電極２、４がブリッヂ形に与えられている、本発明による読出し専用メモリの
第一の態様は、図３ａに夫々平面図及び断面図として示されている。ｘ及びｙ電
極２、４の間の共通部分中に定められているメモリセル５については、別々の層
状アイソレータパッチ７として電極構造体の上に与えられたメモリセルを選択し
て第一絶縁材料６によりデーターをコード化する。半導体材料９は電極２、４を
有する電極構造体及びアイソレータパッチ７の上に与えられており、アイソレー
タパッチ７が存在していないメモリセル５中では電極２、４だけに接触している
。接触領域１１は、メモリセル５中のｙ電極４の上の側縁上のパッチングにより
示されており、この場合にインピーダンス値を与える半導体材料の活性領域は、
ｙ電極４から半導体材料９を通りｘ電極２と接触するように伸びている。好まし
くは、明瞭にするため図３ａの平面図では除かれている半導体材料は異方性半導
体材料であるが、例えば、メモリセルの間の距離が非常に小さいものではなく、
即ち、記憶密度が低い場合には、半導体材料は異方性伝導性半導体材料で充分で
ある。図３ａの態様の変更では、半導体材料９は露出した電極２、４の上に、ア
イソレータパッチ７に隣接して与えられており、アイソレータパッチ７の表面及
び絶縁体材料９は、図３ｂに示してあるように、相互に同じ高さになっている。
それにより基板１、３の間の距離を小さくすることができ、勿論電気絶縁性であ
る基板３の上に乗っている電極４に対してはなにもない。
第一の態様は、図３ａに夫々平面図及び断面図として示されている。ｘ及びｙ電
極２、４の間の共通部分中に定められているメモリセル５については、別々の層
状アイソレータパッチ７として電極構造体の上に与えられたメモリセルを選択し
て第一絶縁材料６によりデーターをコード化する。半導体材料９は電極２、４を
有する電極構造体及びアイソレータパッチ７の上に与えられており、アイソレー
タパッチ７が存在していないメモリセル５中では電極２、４だけに接触している
。接触領域１１は、メモリセル５中のｙ電極４の上の側縁上のパッチングにより
示されており、この場合にインピーダンス値を与える半導体材料の活性領域は、
ｙ電極４から半導体材料９を通りｘ電極２と接触するように伸びている。好まし
くは、明瞭にするため図３ａの平面図では除かれている半導体材料は異方性半導
体材料であるが、例えば、メモリセルの間の距離が非常に小さいものではなく、
即ち、記憶密度が低い場合には、半導体材料は異方性伝導性半導体材料で充分で
ある。図３ａの態様の変更では、半導体材料９は露出した電極２、４の上に、ア
イソレータパッチ７に隣接して与えられており、アイソレータパッチ７の表面及
び絶縁体材料９は、図３ｂに示してあるように、相互に同じ高さになっている。
それにより基板１、３の間の距離を小さくすることができ、勿論電気絶縁性であ
る基板３の上に乗っている電極４に対してはなにもない。
【００３２】 図３ａに示した態様の読出し専用メモリに記憶すべきデーターの入力で多値コ
ードを用いることも可能であり、これは図７ａに関連して下で詳細に述べる。
ードを用いることも可能であり、これは図７ａに関連して下で詳細に述べる。
【００３３】 本発明による読出し専用メモリの第二の態様は、図４ａに示されている。ここ
では、代わりにメモリセルが電気絶縁材料６の実質的に全体的な層を用いてアイ
ソレータパッチ７によりコード化されており、その材料は電極構造体の上に与え
られているが、選択されたメモリセル５の中の部分８は除かれている。全体的半
導体層９が絶縁層６の上に与えられており、絶縁層６が除かれた部分８の所のメ
モリセル５中の電極２、４とだけ接触している。接触領域１１は、図３ａの態様
の場合に相当するやり方で形成されている。図４ａの平面図でも、簡明にするた
め半導体層９は省略されている。半導体材料９は、図４ａの態様でも除かれた部
分８の中だけに与えられており、その表面は、図４ｂに示したように、絶縁層６
の表面と同じ高さになっている。その場合、除かれた部分８は隔離されたメモリ
セル５を形成し、従って、これらのメモリセル中の半導体材料は異方性半導体材
料である必要はないが、同様に等方性伝導性を持っていてもよい。なぜなら、そ
の半導体材料は連続層を形成せず、ブラインド電流又はバルク電流はメモリセル
の間を流れるからである。また、ここでは更にｙ電極４は電気絶縁性基板３に対
して乗っている。勿論、この場合、ｙ電極の表面も半導体材料及び第一絶縁材料
の表面と同じ高さになっている。図４に示した態様では、多値コードを実施する
ことも更に可能であり、これは図７ｂに関連して下で一層詳細に論ずる。
では、代わりにメモリセルが電気絶縁材料６の実質的に全体的な層を用いてアイ
ソレータパッチ７によりコード化されており、その材料は電極構造体の上に与え
られているが、選択されたメモリセル５の中の部分８は除かれている。全体的半
導体層９が絶縁層６の上に与えられており、絶縁層６が除かれた部分８の所のメ
モリセル５中の電極２、４とだけ接触している。接触領域１１は、図３ａの態様
の場合に相当するやり方で形成されている。図４ａの平面図でも、簡明にするた
め半導体層９は省略されている。半導体材料９は、図４ａの態様でも除かれた部
分８の中だけに与えられており、その表面は、図４ｂに示したように、絶縁層６
の表面と同じ高さになっている。その場合、除かれた部分８は隔離されたメモリ
セル５を形成し、従って、これらのメモリセル中の半導体材料は異方性半導体材
料である必要はないが、同様に等方性伝導性を持っていてもよい。なぜなら、そ
の半導体材料は連続層を形成せず、ブラインド電流又はバルク電流はメモリセル
の間を流れるからである。また、ここでは更にｙ電極４は電気絶縁性基板３に対
して乗っている。勿論、この場合、ｙ電極の表面も半導体材料及び第一絶縁材料
の表面と同じ高さになっている。図４に示した態様では、多値コードを実施する
ことも更に可能であり、これは図７ｂに関連して下で一層詳細に論ずる。
【００３４】 本発明による読出し専用メモリの第三の態様が図５ａに示されている。これは
、半導体材料９が選択されたメモリセル５中の半導体パッチ１０の形で与えられ
ており、例えば、第一論理値をコード化し、一方第一絶縁材料６を半導体パッチ
１０及び開口メモリセル５の上に実質的に全体的層として与えている点で二つの
前の態様とは異なっている。また、図５ａの平面図では、この層は簡明にするた
め削除されている。半導体パッチ１０は絶縁材料６により相互に絶縁されており
、従って、メモリセル５の間にはブラインド電流又はバルク電流は存在しないの
で、異方性伝導性半導体材料にすることができる。接触領域１１は、前と同じよ
うに半導体パッチの活性部分を定め、勿論その活性部分はｙ電極の側縁から伸び
、メモリセルの下のｘ電極と接触している。また、図５ａの態様では絶縁材料を
与えてもよく、図５ｂに示したようにそれが半導体パッチ１０の表面と同じ高さ
になるようにし、ｙ電極４が基板３に対して乗っているようにする。図５ｂの態
様は、機能的及び幾何学的に図４ｂのものとは異なっていないが、図４ｂの態様
では、除かれた部分８を有する絶縁材料６を先ず堆積し、一方半導体材料９は、
然る後、除かれた部分８中に、例えば、最初に絶縁層６及び除かれた部分８の両
方の上に全体的層として与え、然る後、削りとって、除かれた部分８の中にだけ
それが存在するようにすることにより堆積する。しかし、図５ｂの別の態様では
、半導体材料９を先ず半導体パッチ１０として堆積し、然る後、絶縁層６を半導
体パッチ１０及び残りの開口メモリセルの上に実質的に全体的に堆積し、然る後
、それを削りとって、図５ｂに示したように、それが半導体パッチ１０と同じ高
さになるようにする。
、半導体材料９が選択されたメモリセル５中の半導体パッチ１０の形で与えられ
ており、例えば、第一論理値をコード化し、一方第一絶縁材料６を半導体パッチ
１０及び開口メモリセル５の上に実質的に全体的層として与えている点で二つの
前の態様とは異なっている。また、図５ａの平面図では、この層は簡明にするた
め削除されている。半導体パッチ１０は絶縁材料６により相互に絶縁されており
、従って、メモリセル５の間にはブラインド電流又はバルク電流は存在しないの
で、異方性伝導性半導体材料にすることができる。接触領域１１は、前と同じよ
うに半導体パッチの活性部分を定め、勿論その活性部分はｙ電極の側縁から伸び
、メモリセルの下のｘ電極と接触している。また、図５ａの態様では絶縁材料を
与えてもよく、図５ｂに示したようにそれが半導体パッチ１０の表面と同じ高さ
になるようにし、ｙ電極４が基板３に対して乗っているようにする。図５ｂの態
様は、機能的及び幾何学的に図４ｂのものとは異なっていないが、図４ｂの態様
では、除かれた部分８を有する絶縁材料６を先ず堆積し、一方半導体材料９は、
然る後、除かれた部分８中に、例えば、最初に絶縁層６及び除かれた部分８の両
方の上に全体的層として与え、然る後、削りとって、除かれた部分８の中にだけ
それが存在するようにすることにより堆積する。しかし、図５ｂの別の態様では
、半導体材料９を先ず半導体パッチ１０として堆積し、然る後、絶縁層６を半導
体パッチ１０及び残りの開口メモリセルの上に実質的に全体的に堆積し、然る後
、それを削りとって、図５ｂに示したように、それが半導体パッチ１０と同じ高
さになるようにする。
【００３５】 図５ａの態様でも、図８ａに関連して下で一層詳細に論ずるように、多値コー
ド化を用いることができる。
ド化を用いることができる。
【００３６】 本発明による読出し専用メモリの第四の態様が、図６ａに示されている。ここ
では半導体材料９は、電極構造体の上に実質的に全体的な層として堆積されてい
るが、選択されたメモリセル５中の部分即ち窓１７の所は除かれており、２進コ
ードの第一論理状態が、半導体材料９が与えられ、接触領域１１が存在するメモ
リセルでだけ得られており、一方別の論理状態が、半導体材料の除かれた部分に
位置するメモリセルで得られている。半導体材料の上に、第一絶縁材料６が今度
は実質的に全体的な層として堆積されているが、それは簡明にするため、図６ａ
の平面図からは除かれている。ここでも絶縁材料は半導体材料の除去された部分
１７の中でのみ堆積され、半導体材料６の表面が、図６ｂに示すように、半導体
層９の表面と同じ高さになっており、一方同時にｙ電極４が絶縁性基板３に対し
て充分乗っている。図６ｂの態様は幾何学的及び機能的に図３ｂに示したものと
同様であることは容易に分かるであろう。なぜなら、それは、夫々異なっている
半導体材料９と絶縁材料６の配列順序に過ぎないからである。
では半導体材料９は、電極構造体の上に実質的に全体的な層として堆積されてい
るが、選択されたメモリセル５中の部分即ち窓１７の所は除かれており、２進コ
ードの第一論理状態が、半導体材料９が与えられ、接触領域１１が存在するメモ
リセルでだけ得られており、一方別の論理状態が、半導体材料の除かれた部分に
位置するメモリセルで得られている。半導体材料の上に、第一絶縁材料６が今度
は実質的に全体的な層として堆積されているが、それは簡明にするため、図６ａ
の平面図からは除かれている。ここでも絶縁材料は半導体材料の除去された部分
１７の中でのみ堆積され、半導体材料６の表面が、図６ｂに示すように、半導体
層９の表面と同じ高さになっており、一方同時にｙ電極４が絶縁性基板３に対し
て充分乗っている。図６ｂの態様は幾何学的及び機能的に図３ｂに示したものと
同様であることは容易に分かるであろう。なぜなら、それは、夫々異なっている
半導体材料９と絶縁材料６の配列順序に過ぎないからである。
【００３７】 図６ａの態様でも、多値コードを用いることは可能であり、このことは図８ｂ
に関連して一層詳細に記述する。
に関連して一層詳細に記述する。
【００３８】 言及したように、図３〜６の態様は、予め選択されたメモリセル中のデーター
の多値コード化を可能にする。この場合、異方性電気伝導性を有する半導体材料
を、例えば共役重合体の形で用いることを前提としている。その場合、半導体材
料は接触領域１１中のｘ電極及びｙ電極と夫々接触しており、それらは夫々ｙ電
極の側縁に沿って位置し、そこではｙ電極がｘ電極と交差している。従って、各
メモリセルは、二つの接触領域を有し、活性部分を有し、その活性部分は半導体
材料を通り、その各側縁に沿ったｙ電極の間に、ｘ電極の幅ｗの少なくとも一部
分△ｗに亙ってｘ電極まで伸びている。メモリセル中に記憶されたデーターの多
値コード化は、今度は接触領域の長さを調節することによって行われ、問題のメ
モリセルのインピーダンス値は、最大値、例えば無限と、ダイオード順方向バイ
アス電圧による値との間に到達する。
の多値コード化を可能にする。この場合、異方性電気伝導性を有する半導体材料
を、例えば共役重合体の形で用いることを前提としている。その場合、半導体材
料は接触領域１１中のｘ電極及びｙ電極と夫々接触しており、それらは夫々ｙ電
極の側縁に沿って位置し、そこではｙ電極がｘ電極と交差している。従って、各
メモリセルは、二つの接触領域を有し、活性部分を有し、その活性部分は半導体
材料を通り、その各側縁に沿ったｙ電極の間に、ｘ電極の幅ｗの少なくとも一部
分△ｗに亙ってｘ電極まで伸びている。メモリセル中に記憶されたデーターの多
値コード化は、今度は接触領域の長さを調節することによって行われ、問題のメ
モリセルのインピーダンス値は、最大値、例えば無限と、ダイオード順方向バイ
アス電圧による値との間に到達する。
【００３９】 実際には、これはメモリセル中のアイソレータパッチ７を用いて行うことがで
き、メモリセル中の電極の共通部分の所のｘ及びｙ電極２、４の一部分だけが覆
われる。それにより接触領域は、図３ａの態様に相当する図７ａから明らかなよ
うに、図示されていない半導体材料９に対し露出されているが、予め選択された
メモリセルの多値コード化が用いられている。図７ｂは図４ａの態様に相当する
が、絶縁材料６がパッチ７の形では与えられておらず、除かれた部分、即ち窓８
を有する全体的層として与えられている点で図７ａの態様とは異なっており、こ
の場合図示されていない半導体材料が与えられており、接触領域１１の所でメモ
リセル中のｘ及びｙ電極２、４と接触しており、その領域は半導体材料の下に、
ｙ電極４の側縁に沿って位置し、半導体材料の活性部分が、ｘ電極の幅ｗよりも
小さい幅△ｗを持つ接触領域に亙って電極２、４と接触している。
き、メモリセル中の電極の共通部分の所のｘ及びｙ電極２、４の一部分だけが覆
われる。それにより接触領域は、図３ａの態様に相当する図７ａから明らかなよ
うに、図示されていない半導体材料９に対し露出されているが、予め選択された
メモリセルの多値コード化が用いられている。図７ｂは図４ａの態様に相当する
が、絶縁材料６がパッチ７の形では与えられておらず、除かれた部分、即ち窓８
を有する全体的層として与えられている点で図７ａの態様とは異なっており、こ
の場合図示されていない半導体材料が与えられており、接触領域１１の所でメモ
リセル中のｘ及びｙ電極２、４と接触しており、その領域は半導体材料の下に、
ｙ電極４の側縁に沿って位置し、半導体材料の活性部分が、ｘ電極の幅ｗよりも
小さい幅△ｗを持つ接触領域に亙って電極２、４と接触している。
【００４０】 もし半導体材料をもう一度半導体パッチの形でメモリセルの上に与えるならば
、図８ａに示した接触領域１１は、幅△ｗを持って得られ、それはｘ電極２の幅
ｗの一部分を占めるだけである。半導体９の活性部分は接触領域１１の電極２、
４の間に伸びている。この態様は図５ａのものに相当する。同じやり方で、それ
は、図６ａの態様に相当する図８ｂの半導体材料９では、除かれた部分即ち窓１
７が与えられており、もう一度ｘ電極の幅ｗより小さい幅△ｗを有する接触領域
１１が得られる。
、図８ａに示した接触領域１１は、幅△ｗを持って得られ、それはｘ電極２の幅
ｗの一部分を占めるだけである。半導体９の活性部分は接触領域１１の電極２、
４の間に伸びている。この態様は図５ａのものに相当する。同じやり方で、それ
は、図６ａの態様に相当する図８ｂの半導体材料９では、除かれた部分即ち窓１
７が与えられており、もう一度ｘ電極の幅ｗより小さい幅△ｗを有する接触領域
１１が得られる。
【００４１】 今度は、夫々アイソレータパッチ７、半導体パッチ１０、又は絶縁材料６中の
除かれた部分８、１７、夫々半導体材料９の幾何学的形態を調節することにより
、メモリセルのデーターのコード化を幾つかのレベルで行うことができる。
除かれた部分８、１７、夫々半導体材料９の幾何学的形態を調節することにより
、メモリセルのデーターのコード化を幾つかのレベルで行うことができる。
【００４２】 パッチ７、１０及び除かれた部分８、１７は、図７ａ、ｂ及び８ａ、ｂに夫々
示したものとは異なった形を持っていてもよいことは分かるであろう。例えば、
パッチ及び除かれた部分を、それらが夫々ストライプ又はスロットの形を持つが
、依然として多値論理コードで希望のレベルを与える接触領域１１が得られるよ
うに設計されるように、パターン化することができる。
示したものとは異なった形を持っていてもよいことは分かるであろう。例えば、
パッチ及び除かれた部分を、それらが夫々ストライプ又はスロットの形を持つが
、依然として多値論理コードで希望のレベルを与える接触領域１１が得られるよ
うに設計されるように、パターン化することができる。
【００４３】 半導体材料が電極構造体の上に与えられていることは、多くの重要な利点を与
える。第一に、電極マトリックス及び第一絶縁材料６及びアイソレータ帯１２の
両方は、半導体層を全体的に適用する前に、半導体技術でよく知られた方法及び
装置により堆積することができる。このように、大きな相互配置精度を持ってサ
ンドイッチ状に基板１及び３を一緒に接合する必要はないので、同じ基板につい
て層毎に順次大きな精度で多数の調節を行うことができ、調節の臨界的工程を回
避することができる。第二に、夫々ｘ電極及びｙ電極２、４を有する基板を半製
品として、即ち、絶縁材料６及び半導体材料９のないものとして製造することが
できる。そのような半完成ブランクを保存してデーターコード化及び最終的処理
まで待たせる。図６の態様では、基板は、例えば結晶質珪素で製造することがで
きる。本出願人に譲渡されているＮＯ特許出願９７３７８２から知られているよ
うに、一体的構造を選択することができ、この場合配線、論理機能、信号経路指
定、増幅等を与える活性回路を珪素基板に作ることができ、同じ基板上のｘ及び
ｙ電極と直接接続することができる。一番上の半導体層とは別の全構造体を、半
導体を処理するための標準的技術により何の困難もなく実施することができる連
続した処理工程で完成することができる。一番上の半導体層は全体的に適用する
。用いる半導体材料は、適切な整流及び伝導性を持たなければならないが、それ
は低い大量コスト、簡単な処理性、長い寿命等を持つのが望ましく、電極構造体
との最適接触が得られるようなものでなければならない。例えば、半導体材料は
共役重合体でもよいので、ＰＰＶ又はチオフェン型のいずれかが適切である。別
法として、無定形珪素又は多結晶質珪素を用いてもよい。半導体材料が共役重合
体である場合、特に簡単で安い溶液が得られ、それはドクターブレード、又は回
転被覆、浸漬被覆、又はメニスカス被覆により適用することができる。
える。第一に、電極マトリックス及び第一絶縁材料６及びアイソレータ帯１２の
両方は、半導体層を全体的に適用する前に、半導体技術でよく知られた方法及び
装置により堆積することができる。このように、大きな相互配置精度を持ってサ
ンドイッチ状に基板１及び３を一緒に接合する必要はないので、同じ基板につい
て層毎に順次大きな精度で多数の調節を行うことができ、調節の臨界的工程を回
避することができる。第二に、夫々ｘ電極及びｙ電極２、４を有する基板を半製
品として、即ち、絶縁材料６及び半導体材料９のないものとして製造することが
できる。そのような半完成ブランクを保存してデーターコード化及び最終的処理
まで待たせる。図６の態様では、基板は、例えば結晶質珪素で製造することがで
きる。本出願人に譲渡されているＮＯ特許出願９７３７８２から知られているよ
うに、一体的構造を選択することができ、この場合配線、論理機能、信号経路指
定、増幅等を与える活性回路を珪素基板に作ることができ、同じ基板上のｘ及び
ｙ電極と直接接続することができる。一番上の半導体層とは別の全構造体を、半
導体を処理するための標準的技術により何の困難もなく実施することができる連
続した処理工程で完成することができる。一番上の半導体層は全体的に適用する
。用いる半導体材料は、適切な整流及び伝導性を持たなければならないが、それ
は低い大量コスト、簡単な処理性、長い寿命等を持つのが望ましく、電極構造体
との最適接触が得られるようなものでなければならない。例えば、半導体材料は
共役重合体でもよいので、ＰＰＶ又はチオフェン型のいずれかが適切である。別
法として、無定形珪素又は多結晶質珪素を用いてもよい。半導体材料が共役重合
体である場合、特に簡単で安い溶液が得られ、それはドクターブレード、又は回
転被覆、浸漬被覆、又はメニスカス被覆により適用することができる。
【００４４】 多値コードを使用したデーターのコード化は、メモリセル中のインピーダンス
値を読取る時に一層大きな識別力を必要とし、もしバルク及び漏洩電流がインピ
ーダンス値信号を隠す危険が存在するならば、各電極構造体、従って、メモリセ
ル５中の電極２、４間の相互距離を増大するか、又はさもなければ多値コードを
、図４ｂ及び図５ｂに夫々示した別の態様で用い、それによりメモリセルが大き
な面積密度を有し、例えば２ビットコードで記憶されるデーターの読出しを行う
のに必要な識別力を維持し、即ち、夫々メモリセル中の接触領域の完全な遮蔽及
びメモリセル中の接触領域の完全な露出により与えられるコードレベルの間の二
つのレベルを持って配置させることが容易にできる。しかし、例えば、３−又は
４−ビットコード化を用いて、コードのレベル数を増大することは可能であるこ
とが考えられる。後者は、１６レベルにより表されており、従って、もしメモリ
セルの製造が慣用的マイクロホトリトグラフ法により行われるならば、その実現
は大きさ及び達成されるピッチの問題になるであろう。
値を読取る時に一層大きな識別力を必要とし、もしバルク及び漏洩電流がインピ
ーダンス値信号を隠す危険が存在するならば、各電極構造体、従って、メモリセ
ル５中の電極２、４間の相互距離を増大するか、又はさもなければ多値コードを
、図４ｂ及び図５ｂに夫々示した別の態様で用い、それによりメモリセルが大き
な面積密度を有し、例えば２ビットコードで記憶されるデーターの読出しを行う
のに必要な識別力を維持し、即ち、夫々メモリセル中の接触領域の完全な遮蔽及
びメモリセル中の接触領域の完全な露出により与えられるコードレベルの間の二
つのレベルを持って配置させることが容易にできる。しかし、例えば、３−又は
４−ビットコード化を用いて、コードのレベル数を増大することは可能であるこ
とが考えられる。後者は、１６レベルにより表されており、従って、もしメモリ
セルの製造が慣用的マイクロホトリトグラフ法により行われるならば、その実現
は大きさ及び達成されるピッチの問題になるであろう。
【００４５】 当分野で知られているように、特別な型のダイオードを得るために、或は同じ
く当分野で知られているように、インピーダンス特性を変えるために、幾つかの
半導体、例えば複数の層として与えた半導体材料を形成することは都合がよいで
あろう。同じ目的のために、半導体材料は、電気伝導性材料と一緒にするか又は
それを添加してもよい。
く当分野で知られているように、インピーダンス特性を変えるために、幾つかの
半導体、例えば複数の層として与えた半導体材料を形成することは都合がよいで
あろう。同じ目的のために、半導体材料は、電気伝導性材料と一緒にするか又は
それを添加してもよい。
【００４６】 本発明による一つ以上の読出し専用メモリＲＯＭは、例えば、珪素の半導体基
板１の上に与えるのが有利である。適合する半導体技術によりこの基板に、又は
それと集積させて、読出し専用メモリのための駆動及び制御回路を与えることが
できる。例えば、珪素基板１の上に、集積駆動及び制御回路１３を与えた四つの
読出し専用メモリＲＯＭを有する態様が図９に示されている。
板１の上に与えるのが有利である。適合する半導体技術によりこの基板に、又は
それと集積させて、読出し専用メモリのための駆動及び制御回路を与えることが
できる。例えば、珪素基板１の上に、集積駆動及び制御回路１３を与えた四つの
読出し専用メモリＲＯＭを有する態様が図９に示されている。
【００４７】 平面状の読出し専用メモリを与える代わりに、それらは図１０に示すように、
複数の層として垂直に重ねてもよい。この場合も、例えば珪素の半導体基板１に
駆動及び制御回路１３を積層したものを用いる。この種の積層メモリー装置の側
縁に沿って、アドレス及び駆動母線１４を与え、夫々の電極構造体、即ち電極マ
トリックス中の電極を珪素基板の駆動及び制御回路に接続してもよく、これは図
７に示されており、例えば、セラミックである絶縁層１６1、…１６nにより相互
に隔離されている積層読出し専用メモリＲＯＭ １５1、…１５nを有する態様を
示している。
複数の層として垂直に重ねてもよい。この場合も、例えば珪素の半導体基板１に
駆動及び制御回路１３を積層したものを用いる。この種の積層メモリー装置の側
縁に沿って、アドレス及び駆動母線１４を与え、夫々の電極構造体、即ち電極マ
トリックス中の電極を珪素基板の駆動及び制御回路に接続してもよく、これは図
７に示されており、例えば、セラミックである絶縁層１６1、…１６nにより相互
に隔離されている積層読出し専用メモリＲＯＭ １５1、…１５nを有する態様を
示している。
【００４８】 本発明による読出し専用メモリ及び読出し専用メモリ装置は、パーソナル・コ
ンピューターで一般に用いられているような標準インターフェースと適合するカ
ードフォーマットで実現できるのが有利である。実際、読出し専用メモリ装置と
して実現される読出し専用メモリは、既知の薄膜技術で実施することができ、読
出し専用メモリ装置は、珪素基板と積層してハイブリッド装置として出品される
であろう。実際、本発明による読出し専用メモリは、現在の技術を用いて、電極
構造体及びメモリセルの厚さがせいぜい数μｍで、現実的に少なくとも２メモリ
セル／μｍ2であるものが製造できることが判明している。従って、一つの記憶 層で１ｃｍ2の面積を持つ読出し専用メモリは、２進コードで２５メガビットを 記憶する。現実的であると思われる、２−又は４−ビットコード化を用いること
により、データー記憶密度は、勿論それに応じて増大する。メモリセルの大きさ
を更に減少し、このようにして記憶密度を４倍にすることができることも実現可
能であると思われる。従って、各読出し専用メモリで数百メガビットを記憶する
ことが可能になり、勿論データー記憶密度は、ボリューム式に構成した読出し専
用メモリ装置の積層した層の数と比例して増大する。
ンピューターで一般に用いられているような標準インターフェースと適合するカ
ードフォーマットで実現できるのが有利である。実際、読出し専用メモリ装置と
して実現される読出し専用メモリは、既知の薄膜技術で実施することができ、読
出し専用メモリ装置は、珪素基板と積層してハイブリッド装置として出品される
であろう。実際、本発明による読出し専用メモリは、現在の技術を用いて、電極
構造体及びメモリセルの厚さがせいぜい数μｍで、現実的に少なくとも２メモリ
セル／μｍ2であるものが製造できることが判明している。従って、一つの記憶 層で１ｃｍ2の面積を持つ読出し専用メモリは、２進コードで２５メガビットを 記憶する。現実的であると思われる、２−又は４−ビットコード化を用いること
により、データー記憶密度は、勿論それに応じて増大する。メモリセルの大きさ
を更に減少し、このようにして記憶密度を４倍にすることができることも実現可
能であると思われる。従って、各読出し専用メモリで数百メガビットを記憶する
ことが可能になり、勿論データー記憶密度は、ボリューム式に構成した読出し専
用メモリ装置の積層した層の数と比例して増大する。
【００４９】 パーソナル・コンピューター又は音声及び画面再生のためのプレイバック装置
のためのデコーダ装置で用いるための標準カードインターフェースを用いて実施
することにより、本発明による読出し専用メモリを、さもなければ通常ＣＤ−Ｒ
ＯＭのような媒体に記憶される情報源のためのデーターキャリヤーとして用いる
ことができる。
のためのデコーダ装置で用いるための標準カードインターフェースを用いて実施
することにより、本発明による読出し専用メモリを、さもなければ通常ＣＤ−Ｒ
ＯＭのような媒体に記憶される情報源のためのデーターキャリヤーとして用いる
ことができる。
【００５０】 本発明による読出し専用メモリへの書込み、即ち入力及びデーターのコード化
は、製造工程中及びそれと連続して行うことができる。読出し専用メモリは、よ
く知られた薄膜技術及びホトリトグラフ法を用いて製造されるのが好ましい。基
本的に全ての材料は、全体的層、電極構造体、パッチ、ホトマスク及びエッチン
グを用いて形成した除去部分（窓）として与えられる。従って、データーの「書
込み」は、メモリセルを正しくコード化するように、決定プロトコルに従って、
マスクのパッチ又は窓の配置及び形状を決定しながら、パッチ又は窓のためのホ
トマスクを「コード化」することにより行われる。この種の工程は、同じ情報源
、例えば、音楽又は映画のためのプログラム情報を持つ読出し専用メモリの大き
な系列を製造するために容易に実施することができる。
は、製造工程中及びそれと連続して行うことができる。読出し専用メモリは、よ
く知られた薄膜技術及びホトリトグラフ法を用いて製造されるのが好ましい。基
本的に全ての材料は、全体的層、電極構造体、パッチ、ホトマスク及びエッチン
グを用いて形成した除去部分（窓）として与えられる。従って、データーの「書
込み」は、メモリセルを正しくコード化するように、決定プロトコルに従って、
マスクのパッチ又は窓の配置及び形状を決定しながら、パッチ又は窓のためのホ
トマスクを「コード化」することにより行われる。この種の工程は、同じ情報源
、例えば、音楽又は映画のためのプログラム情報を持つ読出し専用メモリの大き
な系列を製造するために容易に実施することができる。
【図１】 支持板又は基板の間に与えられた受動電極マトリックスを有するメモリ装置の
一般的態様を模式的に示す図である。
一般的態様を模式的に示す図である。
【図２】 この種のマトリックスに生ずることがある漏洩電流ループの例の概略図である
。
。
【図３ａ】 図３ａは、本発明による読出し専用メモリの第一の態様の、夫々平面図及び線
Ａ−Ａに沿って取った断面図である。
Ａ−Ａに沿って取った断面図である。
【図３ｂ】 図３ｂは、図３ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第二の変更を示す断面図である。
の第二の変更を示す断面図である。
【図４ａ】 図４ａは、本発明による読出し専用メモリの第二の態様の、夫々平面図及び線
Ａ−Ａに沿って取った断面図である。
Ａ−Ａに沿って取った断面図である。
【図４ｂ】 図４ｂは、図４ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第二の変更を示す断面図である。
の第二の変更を示す断面図である。
【図５ａ】 図５ａは、本発明による読出し専用メモリの第三の態様の、夫々平面図及び線
Ａ−Ａに沿って取った断面図である。
Ａ−Ａに沿って取った断面図である。
【図５ｂ】 図５ｂは、図５ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第二の変更を示す断面図である。
の第二の変更を示す断面図である。
【図６ａ】 図６ａは、本発明による読出し専用メモリの第四の態様の、夫々平面図及び線
Ａ−Ａに沿って取った断面図である。
Ａ−Ａに沿って取った断面図である。
【図６ｂ】 図６ｂは、図４ａの読出し専用メモリの、線Ａ−Ａに沿って取った、この態様
の第二の変更を示す断面図である。
の第二の変更を示す断面図である。
【図７ａ】 図７ａは、図３ａの態様のメモリセルの多値コード化の例を示す図である。
【図７ｂ】 図７ｂは、図４ａの態様のメモリセルの多値コード化の例を示す図である。
【図８ａ】 図８ａは、図５ａの態様のメモリセルの多値コード化の例を示す図である。
【図８ｂ】 図８ｂは、図６ａの態様のメモリセルの多値コード化の例を示す図である。
【図９】 本発明による第一読出し専用メモリ装置の断面図である。
【図１０】 本発明による第二読出し専用メモリ装置の断面図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１１年１０月６日（１９９９．１０．６）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正内容】
【０００１】 本発明は、読出し専用メモリの製造過程の一部分を占める書込み操作で、メモ
リに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに
従って、一つ又は二つ以上の論理状態が夫々永久的に割り当てられている複数の
メモリセル、及びアドレスするための電気伝導体の受動マトリックスを有する電
気的にアドレス可能な不揮発性読出し専用メモリにおいて、前記受動電気伝導体
マトリックスが、相互に離れて配置された平行な平面内にある第一及び第二の電
極構造体で、各平面内に平行な電極を有し、前記電極が実質的に直交ｘ、ｙマト
リックスを形成している電極構造体を有し、前記第一電極構造体の電極が、マト
リックスの桁、即ちｘ電極を構成し、第二電極構造体の電極が、マトリックスの
行、即ちｙ電極を構成し、ｘ電極とｙ電極との共通部分の間の体積の少なくとも
一部分が読出し専用メモリのメモリセルを定め、選択された電気伝導性電極材料
に関して整流性を有する少なくとも一つの半導体材料及び第一電気絶縁性材料が
与えられており、前記メモリセル中の電極と電気接触した半導体材料が、半導体
材料と電極材料との間の界面にダイオード接合を形成しており、各場合の論理状
態がメモリセルのインピーダンス値により与えられ、前記インピーダンス値が、
半導体材料のインピーダンス特性又は絶縁材料のインピーダンス特性及びダイオ
ード接合のインピーダンス特性のいずれかにより実質的に与えられている、読出
し専用メモリに関する。
リに永久的に書込み又は記憶されるデーターを定める、決定されたプロトコルに
従って、一つ又は二つ以上の論理状態が夫々永久的に割り当てられている複数の
メモリセル、及びアドレスするための電気伝導体の受動マトリックスを有する電
気的にアドレス可能な不揮発性読出し専用メモリにおいて、前記受動電気伝導体
マトリックスが、相互に離れて配置された平行な平面内にある第一及び第二の電
極構造体で、各平面内に平行な電極を有し、前記電極が実質的に直交ｘ、ｙマト
リックスを形成している電極構造体を有し、前記第一電極構造体の電極が、マト
リックスの桁、即ちｘ電極を構成し、第二電極構造体の電極が、マトリックスの
行、即ちｙ電極を構成し、ｘ電極とｙ電極との共通部分の間の体積の少なくとも
一部分が読出し専用メモリのメモリセルを定め、選択された電気伝導性電極材料
に関して整流性を有する少なくとも一つの半導体材料及び第一電気絶縁性材料が
与えられており、前記メモリセル中の電極と電気接触した半導体材料が、半導体
材料と電極材料との間の界面にダイオード接合を形成しており、各場合の論理状
態がメモリセルのインピーダンス値により与えられ、前記インピーダンス値が、
半導体材料のインピーダンス特性又は絶縁材料のインピーダンス特性及びダイオ
ード接合のインピーダンス特性のいずれかにより実質的に与えられている、読出
し専用メモリに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】 更に、米国特許第４，４００，７１３号明細書〔ボーゲ(Bauge）及びモリエー
ル(Mollier）〕により、チップ上にマトリックスの形に集積されたショットキー
ダイオード及びトランジスタのような半導体素子を有する装置が知られている。
マトリックスは、希望の機能を与えるように注文設計することができる。例えば
、それは、プログラム可能な論理アレー（ＰＬＡ）のＡＮＤ又はＯＲマトリック
スとして、又は記憶密度及び電力消費に関して一層よい性質を有すると言われて
いる読出し専用メモリとして用いることができる。幾らか異なった設計の平行金
属電極を有する第一電極構造体が、例えば、ｐ型の半導体基板上に与えられてい
る。半導体基板上には酸化物層が形成されており、その酸化物層に開口が形成さ
れて金属線によるアノード接点及びカソード接点を与えるようにしてあり、それ
ら金属線が電極マトリックス中の第一金属レベルを構成する。カソード接点の下
には二つのｎ+領域が配置されている。これらの領域はその下のコレクタ層まで 伸びており、ショットキーダイオードが形成されるようになっている。第一金属
レベル、即ち、電極レベルの上には絶縁層が与えられており、この上に第二電極
レベルがあり、それは例えば直交第二電極構造体を構成する。絶縁層を通る開口
は、マトリックス中の別の素子中に含まれる一群のそのような接点としてカソー
ド接点との接触を確実に与える。
ル(Mollier）〕により、チップ上にマトリックスの形に集積されたショットキー
ダイオード及びトランジスタのような半導体素子を有する装置が知られている。
マトリックスは、希望の機能を与えるように注文設計することができる。例えば
、それは、プログラム可能な論理アレー（ＰＬＡ）のＡＮＤ又はＯＲマトリック
スとして、又は記憶密度及び電力消費に関して一層よい性質を有すると言われて
いる読出し専用メモリとして用いることができる。幾らか異なった設計の平行金
属電極を有する第一電極構造体が、例えば、ｐ型の半導体基板上に与えられてい
る。半導体基板上には酸化物層が形成されており、その酸化物層に開口が形成さ
れて金属線によるアノード接点及びカソード接点を与えるようにしてあり、それ
ら金属線が電極マトリックス中の第一金属レベルを構成する。カソード接点の下
には二つのｎ+領域が配置されている。これらの領域はその下のコレクタ層まで 伸びており、ショットキーダイオードが形成されるようになっている。第一金属
レベル、即ち、電極レベルの上には絶縁層が与えられており、この上に第二電極
レベルがあり、それは例えば直交第二電極構造体を構成する。絶縁層を通る開口
は、マトリックス中の別の素子中に含まれる一群のそのような接点としてカソー
ド接点との接触を確実に与える。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】 これら及び他の目的及び利点は、本発明による読出し専用メモリによって達成
され、そのメモリは、ｙ電極が第二電気絶縁性材料の上に与えられており、その
絶縁材料は前記ｙ電極と実質的に同じ形態及び広がりを持つ帯状構造体として実
現され、マトリックスの一部分としてｘ電極に隣接して与えられており、半導体
材料が前記電極構造体の上に与えられており、これによりメモリセル中の接触領
域が、ｙ電極の各側縁に沿って夫々伸びている、ｙ電極がメモリセル中のｘ電極
と重なっている部分により定められており、読出し専用メモリ中のメモリセルの
第一論理状態が、メモリセル中の全接触領域を覆う半導体材料の活性部分により
生成し、ダイオード接合がメモリセルの全接触領域を占め、読出し専用メモリ中
の選択されたメモリセルの第二論理状態が第一絶縁材料により覆われたメモリセ
ル中の両方の電極構造体により生成し、読出し専用メモリ中のメモリセルの一つ
以上の付加的論理状態が接触領域の一部分だけを覆う半導体材料の活性部分によ
り生成し、メモリに記憶されるデーターが多値コードの論理状態により表すこと
ができ、前記一つ以上の付加的論理状態が、半導体材料の活性部分の広がり及び
ダイオード接合を形成する接触領域の部分の広がりにより決定されるインピーダ
ンス値により与えられることを特徴とする。
され、そのメモリは、ｙ電極が第二電気絶縁性材料の上に与えられており、その
絶縁材料は前記ｙ電極と実質的に同じ形態及び広がりを持つ帯状構造体として実
現され、マトリックスの一部分としてｘ電極に隣接して与えられており、半導体
材料が前記電極構造体の上に与えられており、これによりメモリセル中の接触領
域が、ｙ電極の各側縁に沿って夫々伸びている、ｙ電極がメモリセル中のｘ電極
と重なっている部分により定められており、読出し専用メモリ中のメモリセルの
第一論理状態が、メモリセル中の全接触領域を覆う半導体材料の活性部分により
生成し、ダイオード接合がメモリセルの全接触領域を占め、読出し専用メモリ中
の選択されたメモリセルの第二論理状態が第一絶縁材料により覆われたメモリセ
ル中の両方の電極構造体により生成し、読出し専用メモリ中のメモリセルの一つ
以上の付加的論理状態が接触領域の一部分だけを覆う半導体材料の活性部分によ
り生成し、メモリに記憶されるデーターが多値コードの論理状態により表すこと
ができ、前記一つ以上の付加的論理状態が、半導体材料の活性部分の広がり及び
ダイオード接合を形成する接触領域の部分の広がりにより決定されるインピーダ
ンス値により与えられることを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】 本発明による読出し専用メモリが２進論理メモリを構成している場合、論理０
又は論理１を表す第一論理状態が、メモリセルに形成されたダイオードの実効順
方向バイアス抵抗により与えられ、半導体材料がｘ電極とｙ電極の両方に接触し
、それに対応して、論理１又は論理０を表す第二又は付加的論理状態が、メモリ
セル中に与えられた第一絶縁材料についての選択された抵抗値により与えられ、
半導体材料がｘ電極又はｙ電極とは接触しておらず、メモリセルの前記絶縁材料
が、好ましくは無限の抵抗値を有するのが有利である。
又は論理１を表す第一論理状態が、メモリセルに形成されたダイオードの実効順
方向バイアス抵抗により与えられ、半導体材料がｘ電極とｙ電極の両方に接触し
、それに対応して、論理１又は論理０を表す第二又は付加的論理状態が、メモリ
セル中に与えられた第一絶縁材料についての選択された抵抗値により与えられ、
半導体材料がｘ電極又はｙ電極とは接触しておらず、メモリセルの前記絶縁材料
が、好ましくは無限の抵抗値を有するのが有利である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ) ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ， ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，Ｄ Ｋ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＲ ，ＨＵ，ＩＤ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，Ｕ Ｓ，ＵＺ，ＶＮ，ＹＵ，ＺＷ (72)発明者 レイスタド、ゲイル、アイ ノルウェー国 サンドビカ、ヨングススツ ッベン 19 Ｆターム(参考） 5B003 AA01 AC01 AC07 5F083 CR04 ZA21 【要約の続き】 り基板（１）と接続することによりボリューム型として も実現することができる。
Claims (26)
- 【請求項１】 読出し専用メモリの製造過程の一部分を占める書込み操作で
、メモリに永久的に書込み又は記憶されるデーターを定める決定されたプロトコ
ルに従って、一つ又は二つ以上の論理状態を夫々永久的に割り当てられた複数の
メモリセル（５）、及びアドレスするための電気伝導体（２、４）の受動マトリ
ックスを有する電気的にアドレス可能な不揮発性読出し専用メモリで、前記受動
電気伝導体マトリックスが、それぞれ相互に離れて配置された平行な平面内にあ
る第一及び第二の電極構造体を有し、各平面内に平行な電極（２、４）が存在し
、前記電極が実質的に直交ｘ、ｙマトリックスを形成しており、前記第一電極構
造体中の電極（２）が、マトリックスの桁、即ちｘ電極を構成し、第二電極構造
体中の電極（４）が、マトリックスの行、即ちｙ電極を構成し、ｘ電極（２）と
ｙ電極（４）との共通部分の間の体積の少なくとも一部分が読出し専用メモリの
メモリセル（５）を定め、前記メモリセル（５）中の接触領域（１１）が、ｙ電
極（４）の各測縁に沿って夫々伸びる部分で、ｙ電極がメモリセル（５）中でｘ
電極（２）と重なっている部分によって定められており、選択された電気伝導性
電極材料に関して整流性を有する少なくとも一つの半導体材料（９）及び第一電
気絶縁性材料（６）が与えられており、前記メモリセル中の電極（２、４）と電
気接触した半導体材料（９）が、半導体材料と電極材料との間の界面にダイオー
ド接合を形成している、読出し専用メモリにおいて、ｙ電極（４）が第二電気絶
縁性材料（１２）の上に与えられており、その絶縁材料はｙ電極（４）と実質的
に同じ形態及び広がりを持つ帯状構造体として実現され、マトリックスの一部分
としてｘ電極（２）に隣接して与えられており、半導体材料が前記電極構造体の
上に与えられており、読出し専用メモリ中のメモリセル（５）の第一論理状態が
、メモリセル中の全接触領域（１１）を覆う半導体材料（９）の活性部分により
生成し、ダイオード接合がメモリセルの全接触領域を占め、読出し専用メモリ中
の選択されたメモリセル（５）の第二論理状態が第一絶縁材料（６）により覆わ
れたメモリセル中の両方の電極構造体により生成し、読出し専用メモリ中のメモ
リセル（５）の一つ以上の付加的論理状態が接触領域（１１）の一部分だけを覆
う半導体材料（９）の活性部分により生成し、メモリに記憶されるデーターが２
進コード又は多値コードの論理状態により表すことができ、各場合の論理状態が
メモリセル（５）のインピーダンス値により与えられ、前記インピーダンス値が
実質的に次の因子：半導体材料のインピーダンス特性、絶縁材料のインピーダン
ス特性、半導体材料の活性部分の広がり、ダイオード接合を形成する接触領域の
部分の広がり、及びダイオード接合のインピーダンス特性；の一つ以上により与
えられることを特徴とする読出し専用メモリ。 - 【請求項２】 読出し専用メモリが、唯一つの付加的論理状態を持つ２進論
理メモリを構成しており、論理０又は論理１を表す第一論理状態が、メモリセル
（５）に形成されたダイオードの実効順方向バイアス抵抗により与えられ、半導
体材料（９）がｘ電極（２）とｙ電極（４）の両方に接触しており、それに対応
して、論理１又は論理０を表す付加的論理状態が、メモリセル（５）に与えられ
た絶縁材料（６）の選択された抵抗値によって与えられ、半導体材料（９）がｘ
電極（２）又はｙ電極（４）とは接触しいない、請求項１に記載の読出し専用メ
モリ。 - 【請求項３】 メモリセル（５）中の絶縁材料（６）が無限抵抗値を有する
、請求項２に記載の読出し専用メモリ。 - 【請求項４】 読出し専用メモリが、二つ以上の付加的論理状態を持つ多値
論理メモリとして実現されており、第一論理状態が、メモリセル（５）に形成さ
れたダイオードの実効順方向バイアス抵抗により与えられ、半導体材料（９）が
ｘ及びｙ電極（２、４）の両方に接触しており、付加的論理状態が、メモリセル
（５）に与えられた絶縁材料（６）に対し決定された抵抗値によって与えられ、
半導体材料（９）がせいぜいｘ電極（２）又はｙ電極（４）と接触し、各場合の
選択された決定抵抗値が、ダイオードと共に形成されたメモリセル（５）の実効
順方向バイアス抵抗と無限との間に存在する、請求項１に記載の読出し専用メモ
リ。 - 【請求項５】 選択されたメモリセル（５）中の第一絶縁材料（６）が、メ
モリセル（５）中の電極（２、４）を全て又は部分的に覆う別々になった層状ア
イソレータパッチ（７）の形で電極構造体の上に与えられており、半導体材料の
活性部分に依存する選択されたメモリセル及び（又は）後者の場合のダイオード
接合領域が多値コードの一つのレベルに相当する論理状態を得ている、請求項１
に記載の読出し専用メモリ。 - 【請求項６】 半導体材料（９）が電極構造体の上に全体的層として与えら
れており、更に選択されたメモリセル（５）のアイソレータパッチ（７）の上に
与えられている、請求項５に記載の読出し専用メモリ。 - 【請求項７】 半導体材料（９）が電極構造体の上、及び選択されたメモリ
セル（５）中のアイソレータパッチ（７）に隣接して与えられており、半導体材
料（９）とアイソレータパッチ（７）とが共通の連続層として相互に同じ高さに
なっている、請求項５に記載の読出し専用メモリ。 - 【請求項８】 第一絶縁材料（６）が、選択されたメモリセル（５）の中の
部分（８）を除いて、電極構造体の上に実質的に全体的な層の形で与えられてお
り、前記除かれた部分が、選択されたメモリセル（５）中の電極（２、４）を全
て、又は部分的に露出し、半導体材料（９）の活性部分に依存する前記メモリセ
ル及び（又は）後者の場合のダイオード接合領域が、多値コードの一つのレベル
に相当する論理状態を得ている、請求項１に記載の読出し専用メモリ。 - 【請求項９】 半導体材料（９）が電極構造体及び絶縁層（６）の上に全体
的な層として与えられており、更に絶縁層（６）の除去された部分中の電極構造
体と接触している、請求項８に記載の読出し専用メモリ。 - 【請求項１０】 半導体材料（９）が電極構造体の上に、選択されたメモリ
セル（５）中の絶縁層（６）に隣接して与えられており、半導体材料（９）と絶
縁層（６）とが共通の連続層として相互に同じ高さになっている、請求項８に記
載の読出し専用メモリ。 - 【請求項１１】 選択されたメモリセル（５）の中の半導体材料（９）が、
電極構造体の上に、メモリセル（５）の中の電極（２、４）を全て、又は部分的
に覆う別々の層状半導体パッチ（１０）形で与えられており、半導体材料（９）
の活性部分に依存する選択されたメモリセル及び（又は）後者の場合のダイオー
ド接合領域が、多値コードの一つのレベルに相当する論理状態を得ている、請求
項１に記載の読出し専用メモリ。 - 【請求項１２】 第一絶縁材料（６）が、電極構造体の上に全体的な層とし
て与えられ、その上、選択されたメモリセル（５）の中の半導体パッチ（１０）
の上に与えられている、請求項１１に記載の読出し専用メモリ。 - 【請求項１３】 第一絶縁材料（６）が、電極構造体の上、及び選択された
メモリセル（１１）の中の半導体パッチ（１０）に隣接して与えられており、第
一絶縁材料（６）と半導体パッチ（１０）とが共通の連続層として相互に同じ高
さになっている、請求項１１に記載の読出し専用メモリ。 - 【請求項１４】 半導体材料（９）が、選択されたメモリセル（１５）中の
部分（１７）を除いて、電極構造体の上に実質的に全体的な層（９）の形で与え
られており、その除かれた部分（１７）が選択されたメモリセル（５）中の電極
（２、４）を全て又は部分的に露出し、前記半導体材料の活性部分による前記メ
モリセル及び（又は）後者の場合のダイオード接合領域が、多値コードの一つの
レベルに相当する論理状態を得ている、請求項１に記載の読出し専用メモリ。 - 【請求項１５】 第一絶縁材料（６）が、電極構造体及び半導体材料（９）
の上に全体的な層として与えられており、更に半導体層（９）の除かれた部分（
１７）中の電極構造体を絶縁している、請求項１４に記載の読出し専用メモリ。 - 【請求項１６】 第一絶縁材料（６）が、電極構造体の上、及び選択された
メモリセル（５）の中の半導体層（９）に隣接して与えられており、第一絶縁材
料（６）と半導体層（９）とが共通の連続層として相互に同じ高さになっている
、請求項１４に記載の読出し専用メモリ。 - 【請求項１７】 半導体材料（９）が無定形珪素である、請求項１に記載の
読出し専用メモリ。 - 【請求項１８】 半導体材料（９）が多結晶質珪素である、請求項１に記載
の読出し専用メモリ。 - 【請求項１９】 半導体材料（９）が有機半導体である、請求項１に記載の
読出し専用メモリ。 - 【請求項２０】 有機半導体（９）が共役重合体である、請求項１９に記載
の読出し専用メモリ。 - 【請求項２１】 半導体材料（９）が異方性伝導体である、請求項１に記載
の読出し専用メモリ。 - 【請求項２２】 半導体材料（９）が一つより多い半導体からなる、請求項
１に記載の読出し専用メモリ。 - 【請求項２３】 半導体材料（９）が電気伝導性材料が添加されているか、
又はそれと一緒にされている、請求項１に記載の読出し専用メモリ。 - 【請求項２４】 半導体材料（９）、絶縁材料（６）、及び電極構造体が薄
膜として実現されている、請求項１に記載の読出し専用メモリ。 - 【請求項２５】 読出し専用メモリ（ＲＯＭ）が、半導体材料の基板（１）
の上、又は半導体材料の基板（１、３）の間に与えられており、前記基板を経て
駆動及びアドレスのための駆動及び制御回路（１３）と接続されており、前記駆
動及び制御回路（１３）が、基板（１）又は基板（１、３）に集積されており、
前記基板材料に適合する半導体技術により実現されている、請求項１〜２４のい
ずれか１項に記載の一つ以上の読出し専用メモリ（ＲＯＭ）を具えた読出し専用
メモリ。 - 【請求項２６】 読出し専用メモリが層状に積層されてボリューム型メモリ
装置を与え、前記ボリューム型メモリ装置が、半導体材料の基板（１）上、又は
半導体材料の基板（１、３）の間に与えられており、前記一つの基板又は複数の
基板を経て駆動及びアドレスのための駆動及び制御回路（１３）に接続されてお
り、前記駆動及び制御回路（１３）が、基板（１）又は基板（１、３）に集積さ
れており、基板材料に適合する半導体技術により実現されている、請求項１〜２
４のいずれか１項に記載の二つ以上の読出し専用メモリを具えた読出し専用メモ
リ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO973993 | 1997-09-01 | ||
| NO973993A NO973993L (no) | 1997-09-01 | 1997-09-01 | Leseminne og leseminneinnretninger |
| PCT/NO1998/000264 WO1999014763A1 (en) | 1997-09-01 | 1998-08-28 | A read-only memory and read-only memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002500430A true JP2002500430A (ja) | 2002-01-08 |
| JP3526551B2 JP3526551B2 (ja) | 2004-05-17 |
Family
ID=19901057
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000512214A Expired - Fee Related JP3526551B2 (ja) | 1997-09-01 | 1998-08-28 | 読出し専用メモリ及び読出し専用メモリ装置 |
| JP2000512213A Expired - Fee Related JP3526550B2 (ja) | 1997-09-01 | 1998-08-28 | 読出し専用メモリ及び読出し専用メモリ装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000512213A Expired - Fee Related JP3526550B2 (ja) | 1997-09-01 | 1998-08-28 | 読出し専用メモリ及び読出し専用メモリ装置 |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US6380597B1 (ja) |
| EP (2) | EP1010181B1 (ja) |
| JP (2) | JP3526551B2 (ja) |
| KR (2) | KR100368820B1 (ja) |
| CN (2) | CN1199192C (ja) |
| AT (2) | ATE213090T1 (ja) |
| AU (2) | AU750496B2 (ja) |
| CA (2) | CA2302015C (ja) |
| DE (2) | DE69803782T2 (ja) |
| DK (2) | DK1010181T3 (ja) |
| ES (2) | ES2172181T3 (ja) |
| NO (2) | NO973993L (ja) |
| RU (2) | RU2216055C2 (ja) |
| WO (2) | WO1999014762A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006117853A1 (ja) * | 2005-04-27 | 2006-11-09 | Spansion Llc | 半導体装置、データの読み出し方法及び半導体装置の製造方法 |
Families Citing this family (164)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8280682B2 (en) * | 2000-12-15 | 2012-10-02 | Tvipr, Llc | Device for monitoring movement of shipped goods |
| US6266623B1 (en) * | 1994-11-21 | 2001-07-24 | Phatrat Technology, Inc. | Sport monitoring apparatus for determining loft time, speed, power absorbed and other factors such as height |
| US5673218A (en) | 1996-03-05 | 1997-09-30 | Shepard; Daniel R. | Dual-addressed rectifier storage device |
| US6893896B1 (en) * | 1998-03-27 | 2005-05-17 | The Trustees Of Princeton University | Method for making multilayer thin-film electronics |
| EP1754995B1 (en) | 1998-07-08 | 2012-04-04 | E Ink Corporation | Methods for achieving improved color in microencapsulted electrophoretic devices |
| US6483736B2 (en) | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
| NO311317B1 (no) | 1999-04-30 | 2001-11-12 | Thin Film Electronics Asa | Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet |
| AU7091400A (en) | 1999-08-31 | 2001-03-26 | E-Ink Corporation | Transistor for an electronically driven display |
| JP4010091B2 (ja) * | 2000-03-23 | 2007-11-21 | セイコーエプソン株式会社 | メモリデバイスおよびその製造方法 |
| US6956757B2 (en) * | 2000-06-22 | 2005-10-18 | Contour Semiconductor, Inc. | Low cost high density rectifier matrix memory |
| US6515888B2 (en) | 2000-08-14 | 2003-02-04 | Matrix Semiconductor, Inc. | Low cost three-dimensional memory array |
| US6424581B1 (en) | 2000-08-14 | 2002-07-23 | Matrix Semiconductor, Inc. | Write-once memory array controller, system, and method |
| US6545891B1 (en) | 2000-08-14 | 2003-04-08 | Matrix Semiconductor, Inc. | Modular memory device |
| US6765813B2 (en) | 2000-08-14 | 2004-07-20 | Matrix Semiconductor, Inc. | Integrated systems using vertically-stacked three-dimensional memory cells |
| US6711043B2 (en) | 2000-08-14 | 2004-03-23 | Matrix Semiconductor, Inc. | Three-dimensional memory cache system |
| US6658438B1 (en) | 2000-08-14 | 2003-12-02 | Matrix Semiconductor, Inc. | Method for deleting stored digital data from write-once memory device |
| US20030120858A1 (en) | 2000-09-15 | 2003-06-26 | Matrix Semiconductor, Inc. | Memory devices and methods for use therewith |
| US6584541B2 (en) | 2000-09-15 | 2003-06-24 | Matrix Semiconductor, Inc. | Method for storing digital information in write-once memory array |
| US6912696B2 (en) * | 2000-12-05 | 2005-06-28 | Oki Electric Industry Co., Ltd. | Smart card and circuitry layout thereof for reducing cross-talk |
| US6591394B2 (en) | 2000-12-22 | 2003-07-08 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method for storing data bits and ECC bits therein |
| US6778974B2 (en) | 2001-02-02 | 2004-08-17 | Matrix Semiconductor, Inc. | Memory device and method for reading data stored in a portion of a memory device unreadable by a file system of a host device |
| US20020108054A1 (en) * | 2001-02-02 | 2002-08-08 | Moore Christopher S. | Solid-state memory device storing program code and methods for use therewith |
| US7424201B2 (en) * | 2001-03-30 | 2008-09-09 | Sandisk 3D Llc | Method for field-programming a solid-state memory device with a digital media file |
| US6895490B1 (en) | 2001-04-09 | 2005-05-17 | Matrix Semiconductor, Inc. | Method for making a write-once memory device read compatible with a write-many file system |
| US7062602B1 (en) | 2001-04-09 | 2006-06-13 | Matrix Semiconductor, Inc. | Method for reading data in a write-once memory device using a write-many file system |
| US6996660B1 (en) | 2001-04-09 | 2006-02-07 | Matrix Semiconductor, Inc. | Memory device and method for storing and reading data in a write-once memory array |
| US7003619B1 (en) | 2001-04-09 | 2006-02-21 | Matrix Semiconductor, Inc. | Memory device and method for storing and reading a file system structure in a write-once memory array |
| DE60233486D1 (de) | 2001-05-07 | 2009-10-08 | Advanced Micro Devices Inc | Floating-gate-speicherbaustein, der zusammengesetztes molekularmaterial verwendet |
| US6873540B2 (en) | 2001-05-07 | 2005-03-29 | Advanced Micro Devices, Inc. | Molecular memory cell |
| JP4731794B2 (ja) | 2001-05-07 | 2011-07-27 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | メモリ効果を有するスイッチ素子及び該素子をスイッチングさせる方法 |
| WO2002091496A2 (en) | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Reversible field-programmable electric interconnects |
| US6781868B2 (en) | 2001-05-07 | 2004-08-24 | Advanced Micro Devices, Inc. | Molecular memory device |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US6838720B2 (en) | 2001-08-13 | 2005-01-04 | Advanced Micro Devices, Inc. | Memory device with active passive layers |
| US6858481B2 (en) | 2001-08-13 | 2005-02-22 | Advanced Micro Devices, Inc. | Memory device with active and passive layers |
| US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
| CN100419906C (zh) | 2001-08-13 | 2008-09-17 | 先进微装置公司 | 存储器单元 |
| US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
| US6490218B1 (en) | 2001-08-17 | 2002-12-03 | Matrix Semiconductor, Inc. | Digital memory method and system for storing multiple bit digital data |
| US6724665B2 (en) | 2001-08-31 | 2004-04-20 | Matrix Semiconductor, Inc. | Memory device and method for selectable sub-array activation |
| US6735546B2 (en) | 2001-08-31 | 2004-05-11 | Matrix Semiconductor, Inc. | Memory device and method for temperature-based control over write and/or read operations |
| CN1310311C (zh) * | 2002-02-05 | 2007-04-11 | 张国飙 | 改进的三维掩膜编程只读存储器 |
| US7000063B2 (en) | 2001-10-05 | 2006-02-14 | Matrix Semiconductor, Inc. | Write-many memory device and method for limiting a number of writes to the write-many memory device |
| US7202847B2 (en) | 2002-06-28 | 2007-04-10 | E Ink Corporation | Voltage modulated driver circuits for electro-optic displays |
| US6901549B2 (en) | 2001-12-14 | 2005-05-31 | Matrix Semiconductor, Inc. | Method for altering a word stored in a write-once memory device |
| US7219271B2 (en) * | 2001-12-14 | 2007-05-15 | Sandisk 3D Llc | Memory device and method for redundancy/self-repair |
| US6563745B1 (en) | 2001-12-14 | 2003-05-13 | Matrix Semiconductor, Inc. | Memory device and method for dynamic bit inversion |
| US6928590B2 (en) | 2001-12-14 | 2005-08-09 | Matrix Semiconductor, Inc. | Memory device and method for storing bits in non-adjacent storage locations in a memory array |
| DE10200475A1 (de) * | 2002-01-09 | 2003-07-24 | Samsung Sdi Co | Nichtflüchtiges Speicherelement und Anzeigematrizen daraus |
| US6649505B2 (en) | 2002-02-04 | 2003-11-18 | Matrix Semiconductor, Inc. | Method for fabricating and identifying integrated circuits and self-identifying integrated circuits |
| DE10214529B4 (de) * | 2002-04-02 | 2006-07-27 | Infineon Technologies Ag | ROM-Speicheranordnung |
| US6625055B1 (en) * | 2002-04-09 | 2003-09-23 | Hewlett-Packard Development Company, L.P. | Multiple logical bits per memory cell in a memory device |
| US6567304B1 (en) | 2002-05-09 | 2003-05-20 | Matrix Semiconductor, Inc | Memory device and method for reliably reading multi-bit data from a write-many memory cell |
| JP2004046773A (ja) * | 2002-05-21 | 2004-02-12 | Nec Infrontia Corp | 履歴管理システム |
| JP4282951B2 (ja) * | 2002-05-31 | 2009-06-24 | パイオニア株式会社 | 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体 |
| JP2004047791A (ja) | 2002-07-12 | 2004-02-12 | Pioneer Electronic Corp | 有機薄膜スイッチングメモリ素子及びメモリ装置 |
| US6642587B1 (en) * | 2002-08-07 | 2003-11-04 | National Semiconductor Corporation | High density ROM architecture |
| US7012276B2 (en) | 2002-09-17 | 2006-03-14 | Advanced Micro Devices, Inc. | Organic thin film Zener diodes |
| US6847047B2 (en) * | 2002-11-04 | 2005-01-25 | Advanced Micro Devices, Inc. | Methods that facilitate control of memory arrays utilizing zener diode-like devices |
| US6954394B2 (en) * | 2002-11-27 | 2005-10-11 | Matrix Semiconductor, Inc. | Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions |
| US7660181B2 (en) * | 2002-12-19 | 2010-02-09 | Sandisk 3D Llc | Method of making non-volatile memory cell with embedded antifuse |
| US7618850B2 (en) * | 2002-12-19 | 2009-11-17 | Sandisk 3D Llc | Method of making a diode read/write memory cell in a programmed state |
| US8008700B2 (en) * | 2002-12-19 | 2011-08-30 | Sandisk 3D Llc | Non-volatile memory cell with embedded antifuse |
| US7800932B2 (en) | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
| US20070164388A1 (en) * | 2002-12-19 | 2007-07-19 | Sandisk 3D Llc | Memory cell comprising a diode fabricated in a low resistivity, programmed state |
| JP2006511965A (ja) * | 2002-12-19 | 2006-04-06 | マトリックス セミコンダクター インコーポレイテッド | 高密度不揮発性メモリを製作するための改良された方法 |
| US7285464B2 (en) | 2002-12-19 | 2007-10-23 | Sandisk 3D Llc | Nonvolatile memory cell comprising a reduced height vertical diode |
| US8637366B2 (en) * | 2002-12-19 | 2014-01-28 | Sandisk 3D Llc | Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states |
| US20050226067A1 (en) | 2002-12-19 | 2005-10-13 | Matrix Semiconductor, Inc. | Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material |
| US7800933B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance |
| US7051251B2 (en) | 2002-12-20 | 2006-05-23 | Matrix Semiconductor, Inc. | Method for storing data in a write-once memory array using a write-many file system |
| US7103729B2 (en) * | 2002-12-26 | 2006-09-05 | Intel Corporation | Method and apparatus of memory management |
| US7179534B2 (en) * | 2003-01-31 | 2007-02-20 | Princeton University | Conductive-polymer electronic switch |
| US6868022B2 (en) | 2003-03-28 | 2005-03-15 | Matrix Semiconductor, Inc. | Redundant memory structure using bad bit pointers |
| US7511352B2 (en) * | 2003-05-19 | 2009-03-31 | Sandisk 3D Llc | Rail Schottky device and method of making |
| KR100638017B1 (ko) | 2003-05-30 | 2006-10-23 | 엘지전자 주식회사 | 네트워크 디바이스 |
| KR100596755B1 (ko) | 2003-05-30 | 2006-07-04 | 엘지전자 주식회사 | 홈 네트워크 시스템 |
| US7376008B2 (en) | 2003-08-07 | 2008-05-20 | Contour Seminconductor, Inc. | SCR matrix storage device |
| US7057958B2 (en) * | 2003-09-30 | 2006-06-06 | Sandisk Corporation | Method and system for temperature compensation for memory cells with temperature-dependent behavior |
| US7177189B2 (en) * | 2004-03-01 | 2007-02-13 | Intel Corporation | Memory defect detection and self-repair technique |
| US7398348B2 (en) * | 2004-08-24 | 2008-07-08 | Sandisk 3D Llc | Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory |
| KR101258672B1 (ko) | 2004-10-22 | 2013-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| US7675123B2 (en) * | 2004-10-29 | 2010-03-09 | Agfa-Gevaert Nv | Printable non-volatile passive memory element and method of making thereof |
| US7218570B2 (en) * | 2004-12-17 | 2007-05-15 | Sandisk 3D Llc | Apparatus and method for memory operations using address-dependent conditions |
| US7277336B2 (en) | 2004-12-28 | 2007-10-02 | Sandisk 3D Llc | Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information |
| US7307268B2 (en) | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
| US9104315B2 (en) * | 2005-02-04 | 2015-08-11 | Sandisk Technologies Inc. | Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage |
| NO20052904L (no) * | 2005-06-14 | 2006-12-15 | Thin Film Electronics Asa | Et ikke-flyktig elektrisk minnesystem |
| US7212454B2 (en) | 2005-06-22 | 2007-05-01 | Sandisk 3D Llc | Method and apparatus for programming a memory array |
| US7633128B2 (en) * | 2005-07-15 | 2009-12-15 | Guobiao Zhang | N-ary mask-programmable memory |
| US7627733B2 (en) * | 2005-08-03 | 2009-12-01 | Sandisk Corporation | Method and system for dual mode access for storage devices |
| EP1760798B1 (en) * | 2005-08-31 | 2012-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7800934B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Programming methods to increase window for reverse write 3D cell |
| US7911339B2 (en) * | 2005-10-18 | 2011-03-22 | Apple Inc. | Shoe wear-out sensor, body-bar sensing system, unitless activity assessment and associated methods |
| CN101322195B (zh) * | 2005-12-07 | 2012-02-22 | Nxp股份有限公司 | 具有存储矩阵的电子电路 |
| US7706165B2 (en) * | 2005-12-20 | 2010-04-27 | Agfa-Gevaert Nv | Ferroelectric passive memory cell, device and method of manufacture thereof |
| US7793068B2 (en) * | 2005-12-21 | 2010-09-07 | Sandisk Corporation | Dual mode access for non-volatile storage devices |
| US7769978B2 (en) * | 2005-12-21 | 2010-08-03 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
| US7747837B2 (en) | 2005-12-21 | 2010-06-29 | Sandisk Corporation | Method and system for accessing non-volatile storage devices |
| US7667996B2 (en) * | 2006-02-15 | 2010-02-23 | Contour Semiconductor, Inc. | Nano-vacuum-tubes and their application in storage devices |
| US7605410B2 (en) * | 2006-02-23 | 2009-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| EP1850378A3 (en) * | 2006-04-28 | 2013-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semicondutor device |
| US7643895B2 (en) | 2006-05-22 | 2010-01-05 | Apple Inc. | Portable media device with workout support |
| US8073984B2 (en) | 2006-05-22 | 2011-12-06 | Apple Inc. | Communication protocol for use with portable electronic devices |
| US9137309B2 (en) * | 2006-05-22 | 2015-09-15 | Apple Inc. | Calibration techniques for activity sensing devices |
| US20070271116A1 (en) | 2006-05-22 | 2007-11-22 | Apple Computer, Inc. | Integrated media jukebox and physiologic data handling application |
| US7283414B1 (en) | 2006-05-24 | 2007-10-16 | Sandisk 3D Llc | Method for improving the precision of a temperature-sensor circuit |
| US7913297B2 (en) | 2006-08-30 | 2011-03-22 | Apple Inc. | Pairing of wireless devices using a wired medium |
| US7813715B2 (en) | 2006-08-30 | 2010-10-12 | Apple Inc. | Automated pairing of wireless accessories with host devices |
| US7698101B2 (en) | 2007-03-07 | 2010-04-13 | Apple Inc. | Smart garment |
| US8460256B2 (en) | 2009-07-15 | 2013-06-11 | Allegiance Corporation | Collapsible fluid collection and disposal system and related methods |
| US7966518B2 (en) * | 2007-05-15 | 2011-06-21 | Sandisk Corporation | Method for repairing a neighborhood of rows in a memory array using a patch table |
| US7958390B2 (en) | 2007-05-15 | 2011-06-07 | Sandisk Corporation | Memory device for repairing a neighborhood of rows in a memory array using a patch table |
| UA81208C2 (en) * | 2007-06-01 | 2007-12-10 | Yurii Bogdanovych Zarvanytskyi | Three-dimensional device for processing information and a method for processing information |
| US8102694B2 (en) * | 2007-06-25 | 2012-01-24 | Sandisk 3D Llc | Nonvolatile memory device containing carbon or nitrogen doped diode |
| US7684226B2 (en) * | 2007-06-25 | 2010-03-23 | Sandisk 3D Llc | Method of making high forward current diodes for reverse write 3D cell |
| US7830697B2 (en) * | 2007-06-25 | 2010-11-09 | Sandisk 3D Llc | High forward current diodes for reverse write 3D cell |
| US8072791B2 (en) * | 2007-06-25 | 2011-12-06 | Sandisk 3D Llc | Method of making nonvolatile memory device containing carbon or nitrogen doped diode |
| US7759666B2 (en) * | 2007-06-29 | 2010-07-20 | Sandisk 3D Llc | 3D R/W cell with reduced reverse leakage |
| US7800939B2 (en) * | 2007-06-29 | 2010-09-21 | Sandisk 3D Llc | Method of making 3D R/W cell with reduced reverse leakage |
| US7846782B2 (en) | 2007-09-28 | 2010-12-07 | Sandisk 3D Llc | Diode array and method of making thereof |
| US7813157B2 (en) * | 2007-10-29 | 2010-10-12 | Contour Semiconductor, Inc. | Non-linear conductor memory |
| US20090225621A1 (en) * | 2008-03-05 | 2009-09-10 | Shepard Daniel R | Split decoder storage array and methods of forming the same |
| US7812335B2 (en) * | 2008-04-11 | 2010-10-12 | Sandisk 3D Llc | Sidewall structured switchable resistor cell |
| US7830698B2 (en) * | 2008-04-11 | 2010-11-09 | Sandisk 3D Llc | Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same |
| US8450835B2 (en) * | 2008-04-29 | 2013-05-28 | Sandisk 3D Llc | Reverse leakage reduction and vertical height shrinking of diode with halo doping |
| US20090296445A1 (en) * | 2008-06-02 | 2009-12-03 | Shepard Daniel R | Diode decoder array with non-sequential layout and methods of forming the same |
| CN101359509B (zh) * | 2008-09-02 | 2010-06-02 | 北京芯技佳易微电子科技有限公司 | 一次性可编程存储器电路及其编程和读取方法 |
| US8325556B2 (en) * | 2008-10-07 | 2012-12-04 | Contour Semiconductor, Inc. | Sequencing decoder circuit |
| CN101645054B (zh) * | 2009-08-25 | 2011-07-13 | 中兴通讯股份有限公司 | 一种数据采集卡、数据采集卡的扩展控制系统及其方法 |
| US9558842B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional one-time-programmable memory |
| US9093129B2 (en) | 2011-09-01 | 2015-07-28 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising dice with different BEOL structures |
| US9123393B2 (en) | 2011-09-01 | 2015-09-01 | HangZhou KiCun nformation Technology Co. Ltd. | Discrete three-dimensional vertical memory |
| US8921991B2 (en) | 2011-09-01 | 2014-12-30 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory |
| US9396764B2 (en) | 2011-09-01 | 2016-07-19 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional memory |
| US9508395B2 (en) | 2011-09-01 | 2016-11-29 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator |
| US9299390B2 (en) | 2011-09-01 | 2016-03-29 | HangZhou HaiCun Informationa Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die voltage generator |
| US9559082B2 (en) | 2011-09-01 | 2017-01-31 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical memory comprising dice with different interconnect levels |
| US9305605B2 (en) | 2011-09-01 | 2016-04-05 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional vertical memory |
| US9305604B2 (en) | 2011-09-01 | 2016-04-05 | HangZhou HaiCun Information Technology Co., Ltd. | Discrete three-dimensional vertical memory comprising off-die address/data-translator |
| US9190412B2 (en) | 2011-09-01 | 2015-11-17 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional offset-printed memory |
| US9666300B2 (en) | 2011-09-01 | 2017-05-30 | XiaMen HaiCun IP Technology LLC | Three-dimensional one-time-programmable memory comprising off-die address/data-translator |
| US9117493B2 (en) | 2011-09-01 | 2015-08-25 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die address/data translator |
| US8699257B2 (en) | 2011-09-01 | 2014-04-15 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional writable printed memory |
| US8890300B2 (en) | 2011-09-01 | 2014-11-18 | Chengdu Haicun Ip Technology Llc | Discrete three-dimensional memory comprising off-die read/write-voltage generator |
| US9024425B2 (en) | 2011-09-01 | 2015-05-05 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional memory comprising an integrated intermediate-circuit die |
| US9001555B2 (en) | 2012-03-30 | 2015-04-07 | Chengdu Haicun Ip Technology Llc | Small-grain three-dimensional memory |
| US9293509B2 (en) | 2013-03-20 | 2016-03-22 | HangZhou HaiCun Information Technology Co., Ltd. | Small-grain three-dimensional memory |
| CN104979352A (zh) | 2014-04-14 | 2015-10-14 | 成都海存艾匹科技有限公司 | 混合型三维印录存储器 |
| US10199432B2 (en) | 2014-04-14 | 2019-02-05 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of MOSFET-type compact three-dimensional memory |
| US10304495B2 (en) | 2014-04-14 | 2019-05-28 | Chengdu Haicun Ip Technology Llc | Compact three-dimensional memory with semi-conductive address line portion |
| US10446193B2 (en) | 2014-04-14 | 2019-10-15 | HangZhou HaiCun Information Technology Co., Ltd. | Mixed three-dimensional memory |
| US10304553B2 (en) | 2014-04-14 | 2019-05-28 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional memory with an above-substrate decoding stage |
| US10211258B2 (en) | 2014-04-14 | 2019-02-19 | HangZhou HaiCun Information Technology Co., Ltd. | Manufacturing methods of JFET-type compact three-dimensional memory |
| US10079239B2 (en) | 2014-04-14 | 2018-09-18 | HangZhou HaiCun Information Technology Co., Ltd. | Compact three-dimensional mask-programmed read-only memory |
| CN104978990B (zh) | 2014-04-14 | 2017-11-10 | 成都海存艾匹科技有限公司 | 紧凑型三维存储器 |
| US11170863B2 (en) | 2016-04-14 | 2021-11-09 | Southern University Of Science And Technology | Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM) |
| CN108806756A (zh) | 2016-04-14 | 2018-11-13 | 成都三维艾匹科技有限公司 | 含有多条哑位线的多位元三维一次编程存储器 |
| CN107316869A (zh) | 2016-04-16 | 2017-11-03 | 成都海存艾匹科技有限公司 | 三维纵向一次编程存储器 |
| US10490562B2 (en) | 2016-04-16 | 2019-11-26 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers |
| US10559574B2 (en) | 2016-04-16 | 2020-02-11 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical one-time-programmable memory comprising Schottky diodes |
| US9806256B1 (en) | 2016-10-21 | 2017-10-31 | Sandisk Technologies Llc | Resistive memory device having sidewall spacer electrode and method of making thereof |
| US10566388B2 (en) | 2018-05-27 | 2020-02-18 | HangZhou HaiCun Information Technology Co., Ltd. | Three-dimensional vertical memory |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3742592A (en) * | 1970-07-13 | 1973-07-03 | Intersil Inc | Electrically alterable integrated circuit read only memory unit and process of manufacturing |
| US4162538A (en) * | 1977-07-27 | 1979-07-24 | Xerox Corporation | Thin film programmable read-only memory having transposable input and output lines |
| US4425379A (en) * | 1981-02-11 | 1984-01-10 | Fairchild Camera & Instrument Corporation | Polycrystalline silicon Schottky diode array |
| US4442507A (en) * | 1981-02-23 | 1984-04-10 | Burroughs Corporation | Electrically programmable read-only memory stacked above a semiconductor substrate |
| US4516223A (en) * | 1981-08-03 | 1985-05-07 | Texas Instruments Incorporated | High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication |
| JPS58188155A (ja) * | 1982-04-27 | 1983-11-02 | Seiko Epson Corp | ２層構造ｒｏｍ集積回路 |
| US4677742A (en) * | 1983-01-18 | 1987-07-07 | Energy Conversion Devices, Inc. | Electronic matrix arrays and method for making the same |
| US4569120A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation |
| US4598386A (en) * | 1984-04-18 | 1986-07-01 | Roesner Bruce B | Reduced-area, read-only memory |
| US5166901A (en) * | 1986-05-14 | 1992-11-24 | Raytheon Company | Programmable memory cell structure including a refractory metal barrier layer |
| US4884238A (en) * | 1988-03-09 | 1989-11-28 | Honeywell Inc. | Read-only memory |
| JP2508247B2 (ja) * | 1989-03-20 | 1996-06-19 | 三菱電機株式会社 | マスクｒｏｍの製造方法 |
| JPH04115565A (ja) * | 1990-09-05 | 1992-04-16 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR960010736B1 (ko) * | 1991-02-19 | 1996-08-07 | 미쓰비시뎅끼 가부시끼가이샤 | 마스크 rom 및 그 제조방법 |
| GB9113795D0 (en) * | 1991-06-26 | 1991-08-14 | Philips Electronic Associated | Thin-film rom devices and their manufacture |
| US5375085A (en) * | 1992-09-30 | 1994-12-20 | Texas Instruments Incorporated | Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers |
| US5379250A (en) * | 1993-08-20 | 1995-01-03 | Micron Semiconductor, Inc. | Zener programmable read only memory |
| WO1996041381A1 (en) * | 1995-06-07 | 1996-12-19 | Micron Technology, Inc. | A stack/trench diode for use with a multi-state material in a non-volatile memory cell |
| US5962903A (en) * | 1995-06-08 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Planarized plug-diode mask ROM structure |
| GB9710514D0 (en) * | 1996-09-21 | 1997-07-16 | Philips Electronics Nv | Electronic devices and their manufacture |
| TW334618B (en) * | 1997-02-05 | 1998-06-21 | United Microelectronics Corp | The multi-levels ROM and its manufacturing method |
| US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
| US5905670A (en) * | 1997-05-13 | 1999-05-18 | International Business Machines Corp. | ROM storage cell and method of fabrication |
-
1997
- 1997-09-01 NO NO973993A patent/NO973993L/no unknown
-
1998
- 1998-08-28 AT AT98941940T patent/ATE213090T1/de not_active IP Right Cessation
- 1998-08-28 AU AU88210/98A patent/AU750496B2/en not_active Ceased
- 1998-08-28 EP EP98941940A patent/EP1010181B1/en not_active Expired - Lifetime
- 1998-08-28 WO PCT/NO1998/000263 patent/WO1999014762A1/en active IP Right Grant
- 1998-08-28 DE DE69803782T patent/DE69803782T2/de not_active Expired - Fee Related
- 1998-08-28 EP EP98939837A patent/EP1010180B1/en not_active Expired - Lifetime
- 1998-08-28 JP JP2000512214A patent/JP3526551B2/ja not_active Expired - Fee Related
- 1998-08-28 JP JP2000512213A patent/JP3526550B2/ja not_active Expired - Fee Related
- 1998-08-28 ES ES98939837T patent/ES2172181T3/es not_active Expired - Lifetime
- 1998-08-28 RU RU2000108581/09A patent/RU2216055C2/ru not_active IP Right Cessation
- 1998-08-28 US US09/297,521 patent/US6380597B1/en not_active Expired - Fee Related
- 1998-08-28 AU AU90093/98A patent/AU742011B2/en not_active Ceased
- 1998-08-28 CA CA002302015A patent/CA2302015C/en not_active Expired - Fee Related
- 1998-08-28 WO PCT/NO1998/000264 patent/WO1999014763A1/en active IP Right Grant
- 1998-08-28 CN CNB988105691A patent/CN1199192C/zh not_active Expired - Fee Related
- 1998-08-28 CN CNB988105748A patent/CN1199193C/zh not_active Expired - Fee Related
- 1998-08-28 AT AT98939837T patent/ATE213089T1/de not_active IP Right Cessation
- 1998-08-28 DE DE69803781T patent/DE69803781T2/de not_active Expired - Fee Related
- 1998-08-28 ES ES98941940T patent/ES2172189T3/es not_active Expired - Lifetime
- 1998-08-28 KR KR10-2000-7002218A patent/KR100368820B1/ko not_active IP Right Cessation
- 1998-08-28 DK DK98941940T patent/DK1010181T3/da active
- 1998-08-28 KR KR10-2000-7002220A patent/KR100368819B1/ko not_active IP Right Cessation
- 1998-08-28 RU RU2000108482/09A patent/RU2212716C2/ru not_active IP Right Cessation
- 1998-08-28 US US09/297,467 patent/US6236587B1/en not_active Expired - Fee Related
- 1998-08-28 DK DK98939837T patent/DK1010180T3/da active
- 1998-08-28 CA CA002302014A patent/CA2302014C/en not_active Expired - Fee Related
-
1999
- 1999-04-30 NO NO19992122A patent/NO310946B1/no not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006117853A1 (ja) * | 2005-04-27 | 2006-11-09 | Spansion Llc | 半導体装置、データの読み出し方法及び半導体装置の製造方法 |
| US7679150B2 (en) | 2005-04-27 | 2010-03-16 | Spansion Llc | Semiconductor device and programming method therefor |
| JP4950037B2 (ja) * | 2005-04-27 | 2012-06-13 | スパンション エルエルシー | 半導体装置、データの読み出し方法及び半導体装置の製造方法 |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526551B2 (ja) | 読出し専用メモリ及び読出し専用メモリ装置 | |
| RU2000108482A (ru) | Постоянная память и постоянное запоминающее устройство | |
| RU2000108581A (ru) | Постоянная память и постоянные запоминающие устройства | |
| US6418049B1 (en) | Programmable sub-surface aggregating metallization structure and method of making same | |
| US4646266A (en) | Programmable semiconductor structures and methods for using the same | |
| US7382646B2 (en) | Memory architecture containing a high density memory array of semi-volatile or non-volatile memory elements | |
| US20030234449A1 (en) | Memory device and method of production and method of use of same and semiconductor device and method of production of same | |
| JP2003528354A (ja) | 電子装置の多次元アドレス動作アーキテクチュア | |
| JP2005509266A (ja) | 分子電子デバイスを形成するための保護層 | |
| NO310899B1 (no) | Leseminne og leseminneinnretninger |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040107 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040216 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |