JP3526550B2 - 読出し専用メモリ及び読出し専用メモリ装置 - Google Patents

読出し専用メモリ及び読出し専用メモリ装置

Info

Publication number
JP3526550B2
JP3526550B2 JP2000512213A JP2000512213A JP3526550B2 JP 3526550 B2 JP3526550 B2 JP 3526550B2 JP 2000512213 A JP2000512213 A JP 2000512213A JP 2000512213 A JP2000512213 A JP 2000512213A JP 3526550 B2 JP3526550 B2 JP 3526550B2
Authority
JP
Japan
Prior art keywords
memory
read
semiconductor material
memory cell
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000512213A
Other languages
English (en)
Other versions
JP2001516964A (ja
Inventor
グデセン、ハンス、グデ
− エリク ノルダル、ペル
レイスタド、ゲイル、アイ
Original Assignee
シン フイルム エレクトロニクス エイエスエイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シン フイルム エレクトロニクス エイエスエイ filed Critical シン フイルム エレクトロニクス エイエスエイ
Publication of JP2001516964A publication Critical patent/JP2001516964A/ja
Application granted granted Critical
Publication of JP3526550B2 publication Critical patent/JP3526550B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Debugging And Monitoring (AREA)
  • Read Only Memory (AREA)
  • Devices For Executing Special Programs (AREA)
  • Shift Register Type Memory (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Mechanical Optical Scanning Systems (AREA)
  • Exposure Control For Cameras (AREA)

Description

【発明の詳細な説明】
【０００１】本発明は、読出し専用メモリの製造過程の
一部分を占める書込み操作で、メモリに永久的に書込み
又は記憶されるデーターを定める、決定されたプロトコ
ルに従って、一つ又は二つ以上の論理状態を夫々永久的
に割り当てられている複数のメモリセル、及びアドレス
するための電気伝導体の受動マトリックスを有する電気
的にアドレス可能な不揮発性読出し専用メモリを具えた
電気的にアドレス可能な不揮発性読出し専用メモリにお
いて、前記受動電気伝導体マトリックスが、相互に離れ
て配置された平行な平面内にある第一及び第二の電極構
造体を有し、各平面内に平行な電極が存在し、前記電極
が実質的に直交ｘ、ｙマトリックスを形成しており、前
記第一電極構造体の電極が、マトリックスの桁、即ちｘ
電極を構成し、第二電極構造体の電極が、マトリックス
の行、即ち、ｙ電極を構成し、ｘ電極とｙ電極との共通
部分の間の体積の少なくとも一部分が読出し専用メモリ
のメモリセルを定め、メモリセル中のｘ電極とｙ電極の
相互に重なった部分が、夫々メモリセルの接触領域を定
め、前記電極構造体の間に、選択された電気伝導性電極
材料及び電気絶縁性材料に関し、整流性を有する少なく
とも一つの半導体材料が与えられており、前記メモリセ
ル中の電極と電気接触した半導体材料が、半導体材料と
電極材料との間の界面にダイオード接合を形成してお
り、前記読出し専用メモリ中のメモリセルの第一論理状
態がメモリセル中の全接触領域を覆う半導体材料の活性
部分によって形成され、前記ダイオード接合が前記メモ
リセルの全接触領域を占め、前記読出し専用メモリ中の
選択されたメモリセルの第二論理状態が、絶縁材料によ
って覆われたメモリセル中の少なくとも一つの電極構造
体によって形成され、各場合の論理状態が、メモリセル
のインピーダンス値によって与えられ、前記インピーダ
ンス値が次の因子、半導体材料のインピーダンス特性、
絶縁材料のインピーダンス特性、及びダイオード接合の
インピーダンス特性、の一つ以上により実質的に与えら
れている、読出し専用メモリに関する。
【０００２】本発明は、本発明による一つ以上の読出し
専用メモリを具えた読出し専用メモリ装置、及び本発明
による二つ以上の読出し専用メモリを具えた読出し専用
メモリ装置にも関する。
【０００３】平面上のデーター記憶位置又はビット点の
マトリックスアドレスは、極めて多数のアドレス可能な
メモリ位置を、穏当な数の電気アドレスラインで達成す
る簡単で有効な方法である。ｘ方向とｙ方向の両方に夫
々ｎ本の線を有する四角なｘ、ｙマトリックスでは、メ
モリ位置の数はｎ2になる。現在この基本的原理は、ど
の形態の場合でも、固体半導体メモリ機構の多数の異な
った態様で実施されている。それらでは、メモリ位置
は、マトリックスとメモリ素子、典型的には電荷蓄積素
子中の共通部分を経て外へ通ずる簡単な電気回路を有す
る。そのような機構は技術的及び商業的に非常に成功を
収めている場合でも、それらは多くの欠点を有し、特に
各メモリ位置は複雑な構造を有し、それがコストの増大
及びデーター記憶密度の減少をもたらしている。大きな
分類として所謂揮発性メモリ機構の中に入るものでは、
回路は一定して電流供給を持続しなければならず、記憶
された情報を維持するためには、電力の消費及び加熱を
伴う。一方、不揮発性機構はこの問題を起こさないが、
減少したアクセス及びスイッチング時間の外、電力消費
の増大及び高度の複雑性を代償として払っている。
【０００４】従来技術では、受動マトリックスで電気的
アドレスをする半導体系読出し専用メモリの多くの例を
与えている。例えば、米国特許第４，０９９，２６０号
明細書〔ラインズ(Lynes）その他〕には、大規模集積装
置として製造された半導体系読出し専用メモリ（ＲＯ
Ｍ）が記載されており、この場合一つの伝導型の自己絶
縁性ビットライン表面領域が半導体基板に、直接反対の
伝導型のバルク領域内に形成されている。バルク領域と
して同じ伝導型のチャンネルストップ領域が、ビットラ
イン領域の間の間隔内に形成されている。ビットライン
領域に対し直角に上に横たわる金属ワードラインが、絶
縁層によりそれらとは別に形成されている。メモリセル
は単一ショットキーダイオードからなる。この種のダイ
オードは、ビットラインの僅かにドープした部分とワー
ドラインを接触させるために、製造中に絶縁層に開口が
形成されるか否かに従い、ワードラインとビットライン
との各共通部分に形成されているか、又はそこには形成
されない。この種のＲＯＭは、小さな領域、高速、低電
力消費、及び低コストを有すると述べられている。
【０００５】更に、米国特許第４，０００，７１３号明
細書〔ボーゲ(Bauge）及びモリエール(Mollier）〕によ
り、チップ上にマトリックスの形に集積されたショット
キーダイオード及びトランジスタのような半導体素子を
有する装置が知られている。マトリックスは、希望の機
能を与えるように注文設計することができる。例えば、
それは、プログラム可能な論理アレー（ＰＬＡ）のＡＮ
Ｄ又はＯＲマトリックスとして、又は記憶密度及び電力
消費に関して一層よい性質を有すると言われている読出
し専用メモリとして用いることができる。幾らか異なっ
た設計の平行金属電極を有する第一電極構造体が、例え
ば、ｐ型の半導体基板上に与えられている。半導体基板
上には酸化物層が形成されており、その酸化物層に開口
が形成されて金属線によるアノード接点及びカソード接
点を与えるようにしてあり、それら金属線が電極マトリ
ックス中の第一金属レベルを構成する。カソード接点の
下には二つのｎ+領域が配置されている。これらの領域
はその下のコレクタ層まで伸びており、ショットキーダ
イオードが形成されるようになっている。第一金属レベ
ル、即ち、電極レベルの上には絶縁層が与えられてお
り、この上に第二電極レベルがあり、それは例えば直交
第二電極構造体を構成する。絶縁層を通る開口は、マト
リックス中の別の素子中に含まれる一群のそのような接
点としてカソード接点との接触を確実に与える。
【０００６】最後に、米国特許第５，２７２，３７０号
明細書〔フレンチ(French)〕から、ガラス又は他の基板
上に薄膜積層体として形成された開放及び閉鎖メモリセ
ルのマトリックスに基づいた薄膜ＲＯＭ装置が知られて
いる。各閉鎖メモリセルは薄膜ダイオードからなり、そ
れは、例えば、水素化無定形珪素の半導体膜の積層体
で、別々の膜が異なった伝導型を有する積層体を用いる
ことにより、異なった伝導特性を持つダイオードとして
得ることができる。それにより、ＲＯＭマトリックス中
の情報容量は増大する。その場合、ダイオード構造体と
共に形成された各メモリ素子は、或る製造プロトコルに
従い異なった論理レベルを持つように設定することがで
きる。メモリ素子がダイオード構造体をもたない場合、
又は半導体が、電極接点が形成されていないような絶縁
層により覆われている場合、メモリ素子は、決定された
第一論理レベル、例えば、論理０を形成するように用い
ることができる。
【０００７】上述の従来法の装置は全て閉鎖電極接点中
にダイオード接合を与えることにより、それ自体既知の
やり方で受動マトリックスでの電気的アドレスを実現し
ているが、それらは一つには異なった型の半導体を用い
ているため、比較的大きな複雑性を有する。しかし、最
後に言及した刊行物（米国特許第５，２７２，３７０
号）に記載されているようなＲＯＭ装置では、マトリッ
クスに二つより多い論理値を記憶させることは可能であ
るかもしれないが、これは異なったダイオード型、従っ
て、ダイオード接合を有するビット点に異なったドープ
をした半導体の幾つかの層を使用することを前提として
いる。
【０００８】従って、本発明の目的は、第一に、受動マ
トリックスで読出し専用メモリの別々のメモリセルに電
気的アドレスすることを可能にし、半導体及び薄膜技術
で適用されているようなそれ自体既知の技術及び方法を
用いて、読出し専用メモリを簡単に安く実現しながら、
メモリセルに記憶されたデーターを維持するために再書
き込みを必要としない読出し専用メモリ、即ちＲＯＭを
与えることである。
【０００９】特に、本発明の目的は、有機材料、例え
ば、重合体材料で、伝導体、絶縁体及び半導体材料の両
方で用いることができる薄膜技術で実現され、一層融通
性のある技術的解決法を与え、特に結晶質無機半導体を
用いた場合よりも遥かに少ないコストを与えると考えら
れるものを使用することに基づく不揮発性読出し専用メ
モリを与えることにある。
【００１０】更に、予め定められたメモリセル又はメモ
リ位置の多値コード化を可能にする読出し専用メモリを
与えることも一つの目的である。
【００１１】最後に、本発明の目的は、ボリューム型(v
olumetric)読出し専用メモリ装置を実現するのに用いる
ことができる読出し専用メモリを与えることである。
【００１２】これら及び他の目的及び利点は、本発明に
より、読出し専用メモリ中のメモリセルの一つ以上の付
加的論理状態が、接触領域の一部分だけを覆う半導体材
料の活性部分により形成され、且つ（又は）ダイオード
接合が、メモリに記憶されるデーターが多値コードの論
理状態により表すことができるように接触領域の一部分
だけを占め、前記一つ以上の論理状態が、半導体材料の
活性部分の広がり及び（又は）ダイオード接合を形成す
る接触領域の部分の広がりによって決定されるインピー
ダンスにより与えられることを特徴とする読出し専用メ
モリにより達成される。
【００１３】本発明による第一読出し専用メモリ装置
は、半導体材料の基板上、又は半導体材料の基板の間に
与えられ、それら基板を経て駆動及びアドレスのための
駆動及び制御回路と接続されており、前記駆動及び制御
回路が基板（単数又は複数）に集積されており、基板材
料に適合する半導体技術で実現されていることを特徴と
し、本発明による第二読出し専用メモリ装置は、読出し
専用メモリが水平層として積層され、ボリューム型メモ
リ装置を与え、半導体材料の基板又は半導体材料の基板
の間にボリューム型メモリ装置が与えられ、前記基板
（単数又は複数）を経て、駆動及びアドレスのための駆
動及び制御回路と接続されており、前記駆動及び制御回
路が前記基板（単数又は複数）に集積されており、基板
材料に適合する半導体技術で実現されていることを特徴
とする。
【００１４】本発明による読出し専用メモリが、唯一つ
の付加的論理状態を持つ２進論理メモリを構成している
場合、論理０又は論理１を表す第一論理状態が、メモリ
セルに形成されたダイオードの実効順方向バイアス抵抗
により与えられ、半導体材料がｘ電極とｙ電極の両方に
接触しており、それに対応して、論理１又は論理０を表
す付加的論理状態が、メモリセルに与えられた絶縁材料
の選択された抵抗値によって与えられ、半導体材料がせ
いぜいｘ電極又はｙ電極と接触し、メモリセルの前記絶
縁材料が、好ましくは無限の抵抗値を有することが有利
である。
【００１５】本発明による読出し専用メモリが、二つ以
上の更に別の論理状態を持つ多値論理メモリとして実現
されている場合、第一論理状態が、メモリセルに形成さ
れたダイオードの実効順方向バイアス抵抗により与えら
れ、半導体材料がｘ電極とｙ電極の両方に接触してお
り、付加的論理状態が、メモリセルに与えられた絶縁材
料に対し決定された抵抗値によって与えられ、半導体材
料がせいぜいｘ電極又はｙ電極と接触し、各場合の選択
された決定抵抗値が、ダイオードに形成されたメモリセ
ルの実効順方向バイアス抵抗と無限との間に存在するの
が有利である。
【００１６】本発明による読出し専用メモリの第一の態
様として、選択されたメモリセルの絶縁材料は、メモリ
セル中の電極の少なくとも一つを完全に又は部分的に覆
う別々になった層状アイソレータパッチの形で電極構造
体の間に与えられており、半導体材料の活性部分に依存
して選択されたメモリセル及び（又は）後者の場合の接
触領域のダイオード接合部分が多値コードの一つのレベ
ルに相当する論理状態を得ている。
【００１７】もし前記第一態様のアイソレータパッチが
電極の一方だけを全て又は部分的に覆うならば、半導体
材料は電極構造体の間に全体的層として与えられ、更に
選択されたメモリセル中のアイソレータパッチの上に与
えられている。もしアイソレータパッチが完全に又は部
分的に両方の電極を覆うならば、半導体材料は電極構造
体の間に、選択されたメモリセル中のアイソレータパッ
チに隣接して与えられ、半導体材料とアイソレータパッ
チとが共通の連続層中で相互に同じ高さになっているよ
うに与えられているのが好ましい。
【００１８】本発明による読出し専用メモリの第二の態
様として、絶縁層が、選択されたメモリセルの中の部分
を除いて、電極構造体の少なくとも一方を覆う実質的に
全体的な層の形で電極構造体の間に与えられており、前
記除かれた部分が、選択されたメモリセルの電極を全て
又は部分的に露出し、半導体材料の活性部分に依存した
前記メモリセル及び（又は）後者の場合の接触領域のダ
イオード接合部分が多値コードの一つのレベルに相当す
る論理状態を得ているようにする。
【００１９】前記第二の態様で絶縁層が電極構造体の一
方だけを覆うならば、半導体材料は電極構造体の間及び
絶縁層の上に全体的層として与えられており、更に前記
絶縁層の除かれた部分中の電極構造体に接触しているの
が好ましい。もし絶縁層が両方の電極構造体を覆うなら
ば、半導体材料は、電極構造体の間にだけ、選択された
メモリセルの絶縁層に隣接して与えられており、半導体
材料及び絶縁層が共通の連続層の中で相互に同じ高さに
なっているのが好ましい。最後に、本発明により、半導
体材料が無定形珪素、多結晶質珪素、又は有機半導体で
あるのが有利であり、好ましくは前記有機半導体は共役
重合体である。
【００２０】本発明により、半導体材料は異方性伝導体
にしてもよい。半導体材料は、一種類以上の半導体から
なるのが好ましく、出来れば電気伝導性材料が添加され
ているか、又はそれと一緒にする。
【００２１】半導体材料、絶縁材料、及び電極構造体
は、薄膜として実現されているのが好ましい。
【００２２】本発明の背景及びその態様の種々の例を、
次に図面を参照して詳細に述べる。
【００２３】本発明の一般的背景を次に詳細に論ずる。
一般的マトリックスアドレスシステムを第１図に示す。
図中、ｍ本の電気伝導線２が相互に間隔を開けて配置さ
れ、ｘ方向に伸びており、その上に、例えばｎ本の電気
伝導線４がｙ方向に伸びて横たわっており、直角ｘ、ｙ
電極マトリックスとして夫々第一及び第二電極構造体を
形成している。ｘ電極２とｙ電極４は、幾何学的に明確
に定められた重なった領域、即ち、それら電極間の共通
部分が与えられるように、互いに充分近接して配置され
ている。これらの共通部分の交差するｘ電極とｙ電極の
幅によって与えられる重複領域によって大略規定される
各共通部分に近く、それらの間の体積部分は、次の記載
でメモリセル５として示すものを構成する。図２参照。
メモリセル５中のｘ及びｙ電極２、４の夫々相互に重な
った領域は、メモリセルの接触領域として示す。本発明
により、データーは各メモリセルにインピーダンス値と
して記憶され、例えば、各共通部分のｘ及びｙ電極間の
抵抗値として記憶される。各共通部分又はメモリの位置
の論理状態は、メモリセル中で互いに交差しているｘ電
極とｙ電極との間の電気インピーダンスを測定すること
により見出される。
【００２４】一般に知られている電流アドレス及びマト
リックスに基づくメモリシステムとは異なって、本発明
は、純粋に受動電気アドレスを使用することができるよ
うにしている。なぜなら、メモリセル中に別々の活性回
路素子は存在しないからである。受動マトリックス中に
メモリセルを有する電子メモリを使用することは、電極
マトリックス中の別の電流路又は漏洩電流路で妨害され
ることはよく知られている。この問題は図２に示してあ
り、この場合、電極ｍk 、ｎl の間の共通部分により与
えられるメモリセル５klをアドレスすることにより発生
する別の電流路が、隣のメモリセルへの細い破線によっ
て示されている。マトリックスの大きさ、即ち、積ｘ・
ｙが増大すると、漏洩電流問題も増大する。もし各共通
部分中のメモリ素子が純粋に抵抗性インピーダンスを有
するならば、このことは書き込み操作で抵抗差が、図２
に示すような別の電流路を通って漏洩する電流によって
隠されることを意味する。もし各共通部分中の電気的接
続に高度に非線形電流・電圧特性が与えられるならば、
漏洩電流問題は小さくなるか、又は完全に除かれる。こ
れは全く簡単に、当分野で示唆され、既によく知られて
いるやり方で、即ち、各共通部分のインピーダンス又は
抵抗と直列に整流ダイオードを与えることにより達成さ
れる。
【００２５】本発明の本質的目的は、簡単で安く、信頼
性があり、同時に制御可能なインピーダンスの形で適当
なメモリ構造体を使用することを可能にするやり方でこ
の種のダイオードのネットワークを形成することであ
る。本発明によれば、ｘ及びｙ電極は半導体材料の層を
取り巻き、例えば、薄膜状に取り巻いているのが好まし
い。特にこの半導体材料は、チオフェン又はＰＰＶ型の
共役重合体であるのが有利である。半導体材料に関して
適切な電極材料を選択することにより、電極・半導体界
面にダイオード接合が得られ、そのダイオードには非常
に良好な整流特性が与えられる。簡単な線形化した分析
により、電極共通部分の数、即ち、漏洩電流による歪み
又はノイズを起こすことなくアドレスできるメモリセル
の数は、各共通部分内のダイオード整流比、即ち、与え
られたバイアス電圧で順方向に流れる電流と逆方向に流
れる電流との関係にほぼ等しいことが示されている。
【００２６】図１に例示したように、有限の抵抗を持つ
連続的材料層が電極マトリックスの共通部分の間の間隔
内に伸びている場合の受動マトリックスメモリについて
の別の基本的問題は、各共通部分で完全な整流が行われ
ていてさえも、これらの間隔内の電極線２、４の間に電
流が流れることである。これら間隔内の電流路の長さ
が、共通部分、即ちメモリセル内の場合よりも遥かに長
くても、また電極構造体間の層が極めて薄く、大きな表
面抵抗を持つ場合でも、多くのそのような電流路の相互
効果は測定インピーダンスに有害であり、従って最終的
に、受動マトリックスで実現される共通部分の数、従っ
て、メモリセルの数に上限が設定されることになる。
【００２７】最後の種類の漏話は、フイルムコンダクタ
ンスを極めて異方性にする、即ち、希望の電流方向では
大きなコンダクタンスにし、その他は低いコンダクタン
スにすることにより防止することができる。図１の場
合、これは、マトリックスの面に垂直方向には大きなコ
ンダクタンスにし、マトリックス平面内では低いコンダ
クタンスにすることに相当する。この種の性質を有する
重合体組成物が文献、例えば、Ｍ．グランストレーム(G
ranstroem)及びＯ．インガネス(Inganaes)による論文
「重合体混合発光ダイオードからの白色光の発光」(Whi
te light emissionfrom a polymer blend light emitti
ng diode)、Applied Physics Letters 68,2:147-149 (1
996)に記載されており、電極手段及びそれに基づく装置
は、本出願人に譲渡されているＮＯ特許出願Ｎｏ．９７
３３９０に記載されている。
【００２８】電極の共通部分に大きな整流比を有する異
方性薄膜の一方の側にｘ及びｙ電極２、４が与えられて
いる、図１に示したようなそれ自体既知の基本的構造か
ら出発して、選択された共通部分のダイオード間に電気
絶縁性材料の制御された堆積を行うことにより、データ
ーをコード化することができ、そのようなものを、図３
ａに関連して一層詳細に論ずる。もしそのような選択さ
れた共通部分に無限抵抗が与えられるならば、各共通部
分又は各メモリセルは、例えば、順方向バイアス電圧が
Ｒ＝ＲF （ここでＲF はこの共通部分中の実効順方向バ
イアス抵抗である）の時、論理１を与え、Ｒ＝∞の時、
論理０を与えるようにすることにより２進コード化する
ことができる。この場合、意図的に無限抵抗を共通部分
内に挿入しておく。一層大きなデーター記憶容量が一層
大きな範囲の抵抗値を用いることにより得られ、その範
囲は、例えば抵抗値を、Ｒ1 、Ｒ2 、Ｒ3 、…、ＲF ＜
Ｒ1 ＜Ｒ2 ＜Ｒ3 ＜∞として、各メモリセル中に記憶さ
れる数ビットに相当する。
【００２９】本発明による読出し専用メモリの第一の態
様を、次に図３ａ〜３ｃを参照して記述する。この場
合、図に示したようなそれ自体既知の一般的構造は、半
導体２材料から作られ、ここでは電極マトリックス中の
第一電極構造体を形成するｘ電極２と集積させた信号処
理、経路指定、及び論理操作のための活性回路を有する
底の基板１、即ち、支持板にｘ電極を堆積することによ
り形成する。それに対応して、頂部基板３は同じやり方
で対応する目的のために回路とｙ電極４とを集積する。
ｘ電極２とｙ電極４は、例えば、本発明による読出し専
用メモリのビットライン及びワードラインを形成するた
めに用いることができることは分かるであろう。回路及
び電極２、４を有する基板１、３は、両方共標準的半導
体技術によって処理され、例えば、基板として結晶質半
導体ウエーハ、例えば珪素ウエーハを用いることができ
る。別法として、珪素は無定形珪素、或は固い又は可撓
性の支持体（支持板）の上の半導体有機材料からなって
いてもよい。次の工程で、基板２、４の一方又は２、４
の両方をコード化し、得られる読出し専用メモリが希望
の情報内容を受けとることができるようにする。これ
は、基板１、３の一方の上の電極２、４の上にパッチ７
の形に局部的アイソレータ又はレジスタフイルム６を与
えることにより行われるのが有利であり、それらがｘ電
極とｙ電極との間の共通部分に位置するようにする。固
体技術で一般的な材料を用いることができ、堆積及び調
節のために同様によく知られた技術を用いることができ
る。レジスタパッチ７の上のアイソレータパッチ上に、
今度は例えば、図３ｂに示したように全体的半導体層９
が堆積されており（半導体層９は簡明にするため図３ａ
からは削除されている）、それは同時に電極構造体の一
方、例えば、ｙ電極２の電極材料とダイオード接合を形
成する。選択された半導体材料及び電極構造体に選択さ
れた材料は、電極構造体の露出された部分が物理的に半
導体材料と接触している場合、整流接合又はダイオード
接合が自然に形成されるようなものにする。
【００３０】用いられる半導体材料は、大量コストが低
く、処理が簡単で寿命が長い等の望ましい性質を持つと
共に、適当な整流及び伝導性を持たなければならず、電
極構造体の材料に対する最適接触が得られるようなもの
でなければならない。半導体材料として、例えば、ＰＰ
Ｖ又はチオフェン系の共役重合体が適切である。別法と
して、無定形珪素又は多結晶質珪素を、プラスチック材
料の異方性伝導性薄膜と一緒に用いることもできる。
【００３１】アイソレータパッチ７を電極２、４上に堆
積した場合、基本的製造工程は正確な調節を必要とす
る。しかし、この工程は電極マトリックスを有する活性
回路の製造方法の直接的拡張により容易に実施すること
ができる。図３ｂに示してあるように、半導体フイルム
９の全体的堆積は、どのような種類の正確な調節でも、
それを行うことなく実施することができる。しかし、ｙ
電極４は、アイソレータパッチ７が電極構造体間の共通
部分に位置するようなやり方で与えられなければならな
い。このことは、与えられる共通部分が接近する程、そ
の配置に一層大きな精度を必要とする。それに関連し
て、半導体重合体の薄膜と組合せた有機半導体又は無定
形珪素に基づく半導体回路を有する一番上の透明基板３
を使用することにより、非透明の結晶性珪素基板を用い
ては達成することのできない調節を可能にすることがで
きる。図３ａの態様では、アイソレータパッチ７の抵抗
値は、異なった絶縁材料を用いて、時にはアイソレータ
パッチの厚さ又は形を変えることにより変化させること
ができる。従って、例えばアイソレータパッチ７が与え
られていない共通部分のメモリセル５が、論理０を表
し、一方異なった幾何学性を持つか、又は異なった抵抗
値を有する材料から作られたアイソレータパッチが用い
られている場合のメモリセルに更に別の論理値が記憶さ
れるような多値コード化を行うことが充分可能である。
純粋２進法のコード化では、全てのアイソレータパッチ
のインピーダンス値は勿論同じである。従って、それら
は全て無限抵抗を持つように製造することができる。図
３ａ〜３ｃに示した態様で２進コード化を得る特に好ま
しい方法も、図５ａ及び５ｂに関連して下に論述する。
もしアイソレータパッチ７が同じ厚さを持つならば、図
３ｃに示すように、半導体層９を電極２、４の間に与
え、それらがアイソレータパッチ７の表面と同じ高さで
平らになっているようにする。これにより、漂遊電流及
び漂遊キャパシタンスを除去及び減少することに関して
更に利点を得ることができる。図３ｂの別の態様とし
て、半導体バルク材料９に、漂遊キャパシタンスが生ず
るか、漂遊電流が流れることがある。しかし、これは伝
導方向が電極構造体の間に伸びている異方性半導体を半
導体材料として用いることにより除去することができ
る。しかし、図３ｃに示すように、半導体層９がアイソ
レータパッチ７の表面と同じ高さになっているならば、
それはアイソレータパッチが同じ厚さを有する場合に都
合のよいものであるが、電極構造体間の距離を減少し、
半導体層を一般に遥かに薄くすることができ、その結果
半導体材料は異方的伝導性である必要はなくなり、然
も、起こり得るバルク電流は同時に大きく減少する。勿
論、半導体材料と電極構造体の一方との間のダイオード
接合は、同時に維持され、電極構造体を通る漏洩電流の
危険を減少するか又は除去する。
【００３２】図４ａ及び４ｂは、本発明による読出し専
用メモリの別の態様を平面図及び図４ａの線Ａ−Ａに沿
ってとった断面で夫々示している（ここでも半導体層９
は図４ａから削除されている）。前と同じように、電極
構造体を、夫々下及び上の基板１、３の上に堆積する
が、今度は絶縁層６を電極２、４の上、電極構造体の
間、及びそれらの一方の上に実質的に全体的な層として
堆積する。しかし、他の論理値を記憶するメモリセル５
を中に形成する目的で予め定められた共通部分の中の部
分８は除いて堆積する。今度は絶縁層６の表面上に堆積
させた半導体材料９は（図４ｂ参照）、勿論除去された
部分８、即ち絶縁層６中の「窓」の中では、両方の電極
構造体だけに接触しており、これらの除去された部分に
あるメモリセル５は、例えば、２進論理値０を記憶し、
一方電極構造体の一方が絶縁層６で覆われているメモリ
セル５が２進論理値１を記憶するようにする。図３ａに
示した態様と同様に、ここでも半導体材料９は、それが
絶縁層６と同じ高さで平らになるように与えられてお
り、即ち、それは除かれた部分８、即ち窓の中に位置す
るだけであり、それにより上述の利点が得られ、これは
図４ｃに示されている。この場合、半導体材料は電極２
の上の「パッチ」１０として示されている。図４ａ〜ｃ
の態様についての製造工程は、簡単に要約すると、基板
１の上にｘ電極を堆積し、実質的に全体的な絶縁層６を
適用し、除かれた部分８即ち窓をコード化し、その上に
全体的半導体層９を適用し、一方ｙ電極４を一番上の基
板３の上に堆積し、然る後、堆積電極２、４、絶縁層６
及び半導体層９を有する上の基板１と３を、サンドイッ
チ構造になるように接合することからなる。図４ａ〜４
ｂに示した態様の利点は、半導体が異方性半導体である
必要はなく、同時に電極間の共通部分外の漂遊電流及び
漏洩電流が実質的に完全に除去されることである。更に
ダイオード接合を通る漏洩電流が減少する。なぜなら、
絶縁層中に窓が存在する所だけ電流が流れるからであ
る。２進コード化だけを使用すると言う限定は、各電極
構造体中の電極間の水平距離を減少し、メモリセルの面
積密度が増大することによりデーター記憶密度を増大す
ることができる。典型的には、漏洩電流バックグラウン
ドは２進コード化方式では半分になり、０で 1/2、１で
1/2になり、これにより電極マトリックス中のメモリセ
ル、即ち共通部分の数は、アドレス（読出し）で同じ基
本的信号対ノイズ比を維持しながら、２倍にすることが
できる。図４ａ〜ｃの態様でも、多値コードに基づく論
理値を記憶することができ、それは、図６ａ及び６ｂを
参照した次の記載で一層詳細に説明する。
【００３３】図５ａ及び５ｂは、図３ａ及び３ｃに示さ
れているような読出し専用メモリの態様のメモリセルを
平面図及び断面図で示している。メモリセル５をコード
付けするアイソレータパッチ７は、ここでは、例えばア
イソレータパッチ７が全接触領域１１を隔離している図
３ａに示した態様とは対照的に、各メモリセル中の接触
領域の一部分だけを絶縁するように実現されている。前
と同様に、半導体材料９はアイソレータパッチ７の上の
電極２、４の間に与えられており、前と同様にメモリセ
ル５の電極２、４の一方と、半導体材料９との間にダイ
オード接合が形成されている。ダイオード接合は、例え
ば図３ｂの態様では、接触領域１１と同様でもよいが、
図３ｃに示したように、もしアイソレータパッチ７と同
じ高さに平坦になっている半導体層９を用いるならば、
勿論ダイオード接合の領域は、アイソレータパッチ７に
よって覆われていない部分まで減少する。有効伝導体断
面積及び半導体材料のバルクインピーダンスは、薄い半
導体層又は異方性半導体層では、有効接触領域に依存
し、その領域は図５ａ、５ｂでは、アイソレータパッチ
７によって覆われていない電極２、４の部分に限定され
ている。ダイオード接合の領域とは異なっていることが
あるこの有効接触領域は、電極２、４の間の半導体中の
活性部分を定める。メモリセルをコード化するために異
なった大きさのアイソレータパッチを用いることによ
り、それは、このようにして多値コードでデーターを適
切に記憶することができる。
【００３４】図４ａ〜４ｃの態様でメモリセル５のコー
ド化は、図５ａ及び５ｂに示された方法との逆アナロジ
ーで行われ、今度の場合、図５ａに示したように、それ
は絶縁層６中の除去された部分７、即ち窓の広さであ
り、それがメモリセル５中の有効接触領域を定め、もし
図４ｃの態様を用いるならば、接触領域のダイオード接
合部分も決定する。従って、例えばメモリセル５中のｘ
電極２の上に与えられた半導体材料１０は、有効接触領
域の減少に相当して実質的に減少したバルクインピーダ
ンスを有し、このようにして絶縁層６中の窓８の大きさ
を変え、それによって有効接触領域を変えることによ
り、多値コードを使用してデーターをメモリセルに記憶
させることができる。
【００３５】多値コードを使用したデーターのコード化
は、メモリセル中のインピーダンス値を読取る時に一層
大きな識別力を必要とし、もしバルク及び漏洩電流がイ
ンピーダンス値信号を隠す危険が存在するならば、各電
極構造体、従って、メモリセル５中の電極２、４間の相
互距離を増大するか、又はさもなければ多値コードを、
図３ｃ及び図４ｃに夫々示した別の態様で用い、それに
よりメモリセルが大きな面積密度を有し、例えば２ビッ
トコードで記憶されるデーターの読出しを行うのに必要
な識別力を維持し、即ち、夫々メモリセル中の接触領域
の完全な遮蔽及びメモリセル中の接触領域の完全な露出
により与えられるコードレベルの間の二つのレベルを持
って配置させることが容易にできる。しかし、例えば、
３−又は４−ビットコード化を用いて、コードのレベル
数を増大することは可能であることが考えられる。後者
は、１６レベルにより表されており、従って、もしメモ
リセルの製造が慣用的マイクロホトリトグラフ法により
行われるならば、その実現は大きさ及び達成されるピッ
チの問題になるであろう。
【００３６】当分野で知られているように、特別な型の
ダイオードを得るために、或は同じく当分野で知られて
いるように、インピーダンス特性を変えるために、幾つ
かの半導体、例えば複数の層として与えた半導体材料を
形成することは都合がよいであろう。同じ目的のため
に、半導体材料は、電気伝導性材料と一緒にするか又は
それを添加してもよい。
【００３７】本発明による一つ以上の読出し専用メモリ
ＲＯＭは、例えば、珪素の半導体基板１の上に与えるの
が有利である。適合する半導体技術によりこの基板に、
又はそれと集積させて、読出し専用メモリのための駆動
及び制御回路を与えることができる。例えば、珪素基板
１の上に、集積駆動及び制御回路１３を与えた四つの読
出し専用メモリＲＯＭを有する態様が図７に示されてい
る。平面状の読出し専用メモリを与える代わりに、それ
らは図８に示すように、複数の層として垂直に重ねても
よい。この場合も、例えば珪素の半導体基板１に駆動及
び制御回路１３を積層したものを用いる。この種の積層
メモリー装置の側縁に沿って、アドレス及び駆動母線１
４を与え、夫々の電極構造体、即ち電極マトリックス中
の電極を珪素基板の駆動及び制御回路に接続してもよ
く、これは図７に示されており、例えば、セラミックで
ある絶縁層１６1 、…１６n により相互に隔離されてい
る積層読出し専用メモリＲＯＭ １５1 、…１５n を有
する態様を示している。
【００３８】本発明による読出し専用メモリ及び読出し
専用メモリ装置は、パーソナル・コンピューターで一般
に用いられているような標準インターフェースと適合す
るカードフォーマットで実現できるのが有利である。実
際、読出し専用メモリ装置として実現される読出し専用
メモリは、既知の薄膜技術で実施することができ、読出
し専用メモリ装置は、珪素基板と積層してハイブリッド
装置として出品されるであろう。実際、本発明による読
出し専用メモリは、現在の技術を用いて、電極構造体及
びメモリセルの厚さがせいぜい数μｍで、現実的に少な
くとも２メモリセル／μｍ2であるものが製造できるこ
とが判明している。従って、一つの記憶層で１ｃｍ2の
面積を持つ読出し専用メモリは、２進コードで２５メガ
ビットを記憶する。現実的であると思われる、２−又は
４−ビットコード化を用いることにより、データー記憶
密度は、勿論それに応じて増大する。メモリセルの大き
さを更に減少し、このようにして記憶密度を４倍にする
ことができることも実現可能であると思われる。従っ
て、各読出し専用メモリで数百メガビットを記憶するこ
とが可能になり、勿論データー記憶密度は、ボリューム
式に構成した読出し専用メモリ装置の積層した層の数と
比例して増大する。
【００３９】パーソナル・コンピューター又は音声及び
画面再生のためのプレイバック装置のためのデコーダ装
置で用いるための標準カードインターフェースを用いて
実施することにより、本発明による読出し専用メモリ
を、さもなければ通常ＣＤ−ＲＯＭのような媒体に記憶
される情報源のためのデーターキャリヤーとして用いる
ことができる。
【００４０】本発明による読出し専用メモリへの書込
み、即ち入力及びデーターのコード化は、製造工程中及
びそれと連続して行うことができる。読出し専用メモリ
は、よく知られた薄膜技術及びホトリトグラフ法を用い
て製造されるのが好ましい。基本的に全ての材料は、全
体的層、電極構造体、パッチ、ホトマスク及びエッチン
グを用いて形成した除去部分（窓）として与えられる。
従って、データーの「書込み」は、メモリセルを正しく
コード化するように、決定プロトコルに従って、マスク
のパッチ又は窓の配置及び形状を決定しながら、パッチ
又は窓のためのホトマスクを「コード化」することによ
り行われる。この種の工程は、同じ情報源、例えば、音
楽又は映画のためのプログラム情報を持つ読出し専用メ
モリの大きな系列を製造するために容易に実施すること
ができる。 ［図面の簡単な説明］
【図１】支持板又は基板の間に与えられた受動電極マト
リックスを有するメモリ装置の一般的態様を模式的に示
す図である。
【図２】この種のマトリックスに生ずることがある漏洩
電流ループの例の概略図である。
【図３ａ】図３ａは、本発明による読出し専用メモリの
第一の態様の平面図である。
【図３ｂ】図３ｂは、図３ａの読出し専用メモリの、線
Ａ−Ａに沿って取った、この態様の第一の変更を示す断
面図である。
【図３ｃ】図３ｃは、図３ａの読出し専用メモリの、線
Ａ−Ａに沿って取った、この態様の第二の変更を示す断
面図である。
【図４ａ】図４ａは、本発明による読出し専用メモリの
第二の態様の平面図である。
【図４ｂ】図４ｂは、図４ａの読出し専用メモリの、線
Ａ−Ａに沿って取った、この態様の第一の変更を示す断
面図である。
【図４ｃ】図４ｃは、図４ａの読出し専用メモリの、線
Ａ−Ａに沿って取った、この態様の第二の変更を示す断
面図である。
【図５ａ】図５ａは、図３ａの態様のメモリセルの多値
コード化の例を示す図である。
【図５ｂ】図５ｂは、図５ａのメモリセルの、線Ｂ−Ｂ
に沿って取った断面図である。
【図６ａ】図６ａは、図４ａの態様のメモリセルの多値
コード化の例を示す図である。
【図６ｂ】図６ｂは、図６ａのメモリセルの、線Ｂ−Ｂ
に沿って取った断面図である。
【図７】図７において、図７ａは、本発明による第一の
読出し専用メモリ装置の断面図である。
【図８】本発明による第二の読出し専用メモリ装置の断
面図である。
フロントページの続き (72)発明者 レイスタド、ゲイル、アイ ノルウェー国 サンドビカ、ヨングスス ツッベン 19 (56)参考文献 特開 平７−176635（ＪＰ，Ａ) 特開 平６−334139（ＪＰ，Ａ) 特開 平８−235889（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 H01L 27/112

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】 読出し専用メモリの製造過程の一部分を
    占める書込み操作で、メモリに永久的に書込み又は記憶
    されるデーターを定める決定されたプロトコルに従っ
    て、一つ又は二つ以上の論理状態を夫々永久的に割り当
    てられた複数のメモリセル（５）、及びアドレスするた
    めの電気伝導体（２、４）の受動マトリックスを有する
    電気的にアドレス可能な不揮発性読出し専用メモリで、
    前記受動電気伝導体マトリックスが、それぞれ相互に離
    れて配置された平行な平面内にある第一及び第二の電極
    構造体を有し、各平面内に平行な電極（２、４）が存在
    し、前記電極が実質的に直交ｘ、ｙマトリックスを形成
    しており、前記第一電極構造体の電極が、マトリックス
    の桁、即ちｘ電極を構成し、第二電極構造体の電極
    （４）が、マトリックスの行、即ち、ｙ電極を構成し、
    ｘ電極（２）とｙ電極（４）との共通部分の間の体積の
    少なくとも一部分が読出し専用メモリのメモリセル
    （５）を定め、前記メモリセル（５）中のｘ電極（２）
    とｙ電極（４）との相互に重なった部分が、夫々メモリ
    セル（５）の接触領域（１１）を定め、選択された電気
    伝導性電極材料及び電気絶縁材料（６）に関して整流性
    を有する少なくとも一つの半導体材料が前記電極構造体
    の間に与えられており、メモリセル中の電極（２、４）
    と電気的に接触する半導体材料（９）が半導体材料と電
    極材料との間の界面にダイオード接合を形成している不
    揮発性読出し専用メモリにおいて、前記読出し専用メモ
    リ中のメモリセル（５）の第一論理状態がメモリセル中
    の全接触領域（１１）を覆う半導体材料（９）の活性部
    分によって形成され、前記ダイオード接合が前記メモリ
    セルの全接触領域を占め、前記読出し専用メモリ中の選
    択されたメモリセル（５）の第二論理状態が、絶縁材料
    （６）によって覆われたメモリセル中の少なくとも一つ
    の電極構造体によって形成され、各場合の論理状態が、
    メモリセル（５）のインピーダンス値によって与えら
    れ、前記インピーダンス値が次の因子、半導体材料のイ
    ンピーダンス特性、絶縁材料のインピーダンス特性、及
    びダイオード接合のインピーダンス特性、の一つ以上に
    より実質的に与えられている、読出し専用メモリにおい
    て、前記読出し専用メモリ中のメモリセル（５）中の一
    つ以上の付加的論理状態が、接触領域（１１）の一部分
    だけを覆う半導体材料（９）の活性部分によって形成さ
    れており、且つ（又は）ダイオード接合が接触領域（１
    １）の一部分だけを占め、メモリセルに記憶されたデー
    ターが２進又は多値コードの論理状態により表され、前
    記一つ以上の付加的論理状態が、半導体材料の活性領域
    の広さ及び（又は）ダイオード接合を形成する接触領域
    の部分の広さによって決定されたインピーダンス値によ
    って与えられていることを特徴とする読出し専用メモ
    リ。
  2. 【請求項２】 読出し専用メモリが、唯一つの付加的論
    理状態を持つ２進論理メモリを構成しており、論理０又
    は論理１を表す第一論理状態が、メモリセル（５）に形
    成されたダイオードの実効順方向バイアス抵抗により与
    えられ、ここで半導体材料（９）がｘ電極（２）とｙ電
    極（４）の両方に接触しており、それに対応して、論理
    １又は論理０を表す付加的論理状態が、メモリセル
    （５）に与えられた絶縁材料（６）の選択された抵抗値
    によって与えられ、ここで半導体材料（９）がせいぜい
    ｘ電極（２）又はｙ電極（４）と接触している、請求項
    １に記載の読出し専用メモリ。
  3. 【請求項３】 メモリセル中の絶縁材料（６）が無限抵
    抗値を有する、請求項２に記載の読出し専用メモリ。
  4. 【請求項４】 読出し専用メモリが、二つ又は幾つかの
    更に別の論理状態を持つ多値論理メモリとして実現され
    ており、第一論理状態が、メモリセル（５）に形成され
    たダイオードの実効順方向バイアス抵抗により与えら
    れ、ここで半導体材料（９）がｘ及びｙ電極（２、４）
    の両方に接触しており、付加的論理状態が、メモリセル
    （５）に与えられた絶縁材料（６）に対し決定された抵
    抗値によって与えられ、ここで半導体材料（９）がせい
    ぜいｘ電極（２）又はｙ電極（４）と接触し、各場合の
    選択された決定抵抗値が、ダイオードに形成されたメモ
    リセル（５）の実効順方向バイアス抵抗と無限との間に
    存在する、請求項１に記載の読出し専用メモリ。
  5. 【請求項５】 選択されたメモリセル（５）中の絶縁材
    料（６）が、メモリセル（５）中の電極（２、４）の少
    なくとも一方を全て又は部分的に覆う別々になった層状
    アイソレータパッチ（７）の形で電極構造体の間に与え
    られており、半導体材料の活性部分に依存して選択され
    たメモリセル及び（又は）後者の場合の接触領域のダイ
    オード接合部分が多値コードの一つのレベルに相当する
    論理状態を得ている、請求項１に記載の読出し専用メモ
    リ。
  6. 【請求項６】 アイソレータパッチ（７）が電極（２、
    ４）の一方だけを全て又は部分的に覆い、半導体材料
    （９）が、全体的層として電極構造体の間、及び更に選
    択されたメモリセル（５）中のアイソレータパッチ
    （７）の上に与えられている、請求項５に記載の読出し
    専用メモリ。
  7. 【請求項７】 アイソレータパッチ（７）が電極（２、
    ４）の両方を全て又は部分的に覆い、半導体材料（９）
    が、電極構造体の間だけに、選択されたメモリセル
    （５）中のアイソレータパッチ（７）に隣接して与えら
    れており、半導体材料（９）とアイソレータパッチ
    （７）とが共通の連続層として相互に同じ高さになって
    いる、請求項５に記載の読出し専用メモリ。
  8. 【請求項８】 絶縁材料（６）が、選択されたメモリセ
    ル（５）の中の部分（８）を除き、電極構造体の少なく
    とも一方を覆う実質的に全体的な層の形で電極構造体間
    に与えられており、前記除かれた部分が、選択されたメ
    モリセル（５）中の電極（２、４）を全て、又は部分的
    に露出し、半導体材料（９）の活性部分に依存する前記
    メモリセル及び（又は）後者の場合の接触領域（１１）
    のダイオード接合部分が、多値コードの一つのレベルに
    相当する論理状態を得ている、請求項１に記載の読出し
    専用メモリ。
  9. 【請求項９】 絶縁層（６）が、電極構造体の一方だけ
    を覆い、半導体材料（９）が、電極構造体の間及び絶縁
    層（６）の上に全体的層として与えられており、更に、
    絶縁層（６）が除かれた部分中の電極構造体と接触して
    いる、請求項８に記載の読出し専用メモリ。
  10. 【請求項１０】 絶縁層（６）が両方の電極構造体を覆
    い、半導体材料（９、１０）が、電極構造体の間にだ
    け、選択されたメモリセル（５）中の絶縁層（６）に隣
    接して与えられており、半導体材料（９、１０）及び絶
    縁層（６）が、共通の連続層として相互に同じ高さにな
    っている、請求項８に記載の読出し専用メモリ。
  11. 【請求項１１】 半導体材料（９）が無定形珪素であ
    る、請求項１に記載の読出し専用メモリ。
  12. 【請求項１２】 半導体材料（９）が多結晶質珪素であ
    る、請求項１に記載の読出し専用メモリ。
  13. 【請求項１３】 半導体材料（９）が有機半導体であ
    る、請求項１に記載の読出し専用メモリ。
  14. 【請求項１４】 有機半導体（９）が共役重合体であ
    る、請求項１３に記載の読出し専用メモリ。
  15. 【請求項１５】 半導体材料（９）が異方性伝導体であ
    る、請求項１に記載の読出し専用メモリ。
  16. 【請求項１６】 半導体材料（９）が一つより多い半導
    体からなる、請求項１に記載の読出し専用メモリ。
  17. 【請求項１７】 半導体材料（９）が電気伝導性材料が
    添加されているか、又はそれと一緒にされている、請求
    項１に記載の読出し専用メモリ。
  18. 【請求項１８】 半導体材料（９）、絶縁材料（６）、
    及び電極構造体が薄膜として実現されている、請求項１
    に記載の読出し専用メモリ。
  19. 【請求項１９】 読出し専用メモリ（ＲＯＭ）が、半導
    体材料の基板（１）の上、又は半導体材料の基板（１、
    ３）の間に与えられており、前記基板を経て駆動及びア
    ドレスのための駆動及び制御回路（１３）と接続されて
    おり、前記駆動及び制御回路（１３）が、基板（１）又
    は基板（１、３）に集積されており、前記基板材料に適
    合する半導体技術により実現されている、請求項１〜１
    ８のいずれか１項に記載の一つ以上の読出し専用メモリ
    （ＲＯＭ）を具えた読出し専用メモリ。
  20. 【請求項２０】 読出し専用メモリ装置であって、 半導体材料からなる基板（１）又は半導体材料からなる
    複数の基板（１，３）、 それぞれ読出し専用メモリを有し、前記基板（１）上又
    は前記基板（１，３）間に互いに積層された水平層（１
    ５）、 前記基板（１）又は前記複数の基板（１，３）に集積さ
    れ、前記読出し専用メモリの駆動及びアドレスのために
    前記読出し専用メモリに接続された駆動及び制御回路
    （１３）を有し、 前記読出し専用メモリが、請求項１−１８のいずれか１
    項に記載の読出し専用メモリである読出し専用メモリ装
    置。
JP2000512213A 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置 Expired - Fee Related JP3526550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NO973993 1997-09-01
NO973993A NO973993L (no) 1997-09-01 1997-09-01 Leseminne og leseminneinnretninger
PCT/NO1998/000263 WO1999014762A1 (en) 1997-09-01 1998-08-28 A read-only memory and read-only memory device

Publications (2)

Publication Number Publication Date
JP2001516964A JP2001516964A (ja) 2001-10-02
JP3526550B2 true JP3526550B2 (ja) 2004-05-17

Family

ID=19901057

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000512213A Expired - Fee Related JP3526550B2 (ja) 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置
JP2000512214A Expired - Fee Related JP3526551B2 (ja) 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2000512214A Expired - Fee Related JP3526551B2 (ja) 1997-09-01 1998-08-28 読出し専用メモリ及び読出し専用メモリ装置

Country Status (14)

Country Link
US (2) US6380597B1 (ja)
EP (2) EP1010181B1 (ja)
JP (2) JP3526550B2 (ja)
KR (2) KR100368820B1 (ja)
CN (2) CN1199193C (ja)
AT (2) ATE213089T1 (ja)
AU (2) AU742011B2 (ja)
CA (2) CA2302014C (ja)
DE (2) DE69803781T2 (ja)
DK (2) DK1010180T3 (ja)
ES (2) ES2172181T3 (ja)
NO (2) NO973993L (ja)
RU (2) RU2216055C2 (ja)
WO (2) WO1999014763A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8280682B2 (en) 2000-12-15 2012-10-02 Tvipr, Llc Device for monitoring movement of shipped goods
US6266623B1 (en) * 1994-11-21 2001-07-24 Phatrat Technology, Inc. Sport monitoring apparatus for determining loft time, speed, power absorbed and other factors such as height
US5673218A (en) 1996-03-05 1997-09-30 Shepard; Daniel R. Dual-addressed rectifier storage device
US6893896B1 (en) * 1998-03-27 2005-05-17 The Trustees Of Princeton University Method for making multilayer thin-film electronics
ATE349722T1 (de) 1998-07-08 2007-01-15 E Ink Corp Verbesserte farbige mikroverkapselte elektrophoretische anzeige
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
NO311317B1 (no) * 1999-04-30 2001-11-12 Thin Film Electronics Asa Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet
AU7091400A (en) 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
JP4010091B2 (ja) * 2000-03-23 2007-11-21 セイコーエプソン株式会社 メモリデバイスおよびその製造方法
US6956757B2 (en) * 2000-06-22 2005-10-18 Contour Semiconductor, Inc. Low cost high density rectifier matrix memory
US6765813B2 (en) 2000-08-14 2004-07-20 Matrix Semiconductor, Inc. Integrated systems using vertically-stacked three-dimensional memory cells
US6424581B1 (en) 2000-08-14 2002-07-23 Matrix Semiconductor, Inc. Write-once memory array controller, system, and method
US6545891B1 (en) 2000-08-14 2003-04-08 Matrix Semiconductor, Inc. Modular memory device
US6658438B1 (en) 2000-08-14 2003-12-02 Matrix Semiconductor, Inc. Method for deleting stored digital data from write-once memory device
US6711043B2 (en) 2000-08-14 2004-03-23 Matrix Semiconductor, Inc. Three-dimensional memory cache system
US6515888B2 (en) 2000-08-14 2003-02-04 Matrix Semiconductor, Inc. Low cost three-dimensional memory array
US20030120858A1 (en) 2000-09-15 2003-06-26 Matrix Semiconductor, Inc. Memory devices and methods for use therewith
US6584541B2 (en) 2000-09-15 2003-06-24 Matrix Semiconductor, Inc. Method for storing digital information in write-once memory array
US6912696B2 (en) * 2000-12-05 2005-06-28 Oki Electric Industry Co., Ltd. Smart card and circuitry layout thereof for reducing cross-talk
US6591394B2 (en) 2000-12-22 2003-07-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method for storing data bits and ECC bits therein
US20020108054A1 (en) * 2001-02-02 2002-08-08 Moore Christopher S. Solid-state memory device storing program code and methods for use therewith
US6778974B2 (en) 2001-02-02 2004-08-17 Matrix Semiconductor, Inc. Memory device and method for reading data stored in a portion of a memory device unreadable by a file system of a host device
US7424201B2 (en) * 2001-03-30 2008-09-09 Sandisk 3D Llc Method for field-programming a solid-state memory device with a digital media file
US6895490B1 (en) 2001-04-09 2005-05-17 Matrix Semiconductor, Inc. Method for making a write-once memory device read compatible with a write-many file system
US6996660B1 (en) 2001-04-09 2006-02-07 Matrix Semiconductor, Inc. Memory device and method for storing and reading data in a write-once memory array
US7062602B1 (en) 2001-04-09 2006-06-13 Matrix Semiconductor, Inc. Method for reading data in a write-once memory device using a write-many file system
US7003619B1 (en) 2001-04-09 2006-02-21 Matrix Semiconductor, Inc. Memory device and method for storing and reading a file system structure in a write-once memory array
JP4514016B2 (ja) 2001-05-07 2010-07-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 複合分子材料を使用したフローティングゲートメモリデバイス
WO2002091385A1 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
EP1388179A1 (en) 2001-05-07 2004-02-11 Advanced Micro Devices, Inc. Switching element having memory effect
US6844608B2 (en) 2001-05-07 2005-01-18 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
WO2002091495A2 (en) 2001-05-07 2002-11-14 Coatue Corporation Molecular memory device
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
JP2005500682A (ja) 2001-08-13 2005-01-06 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド メモリセル
US6838720B2 (en) 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6490218B1 (en) 2001-08-17 2002-12-03 Matrix Semiconductor, Inc. Digital memory method and system for storing multiple bit digital data
US6735546B2 (en) 2001-08-31 2004-05-11 Matrix Semiconductor, Inc. Memory device and method for temperature-based control over write and/or read operations
US6724665B2 (en) 2001-08-31 2004-04-20 Matrix Semiconductor, Inc. Memory device and method for selectable sub-array activation
CN1310311C (zh) * 2002-02-05 2007-04-11 张国飙 改进的三维掩膜编程只读存储器
US7000063B2 (en) 2001-10-05 2006-02-14 Matrix Semiconductor, Inc. Write-many memory device and method for limiting a number of writes to the write-many memory device
US7202847B2 (en) 2002-06-28 2007-04-10 E Ink Corporation Voltage modulated driver circuits for electro-optic displays
US7219271B2 (en) 2001-12-14 2007-05-15 Sandisk 3D Llc Memory device and method for redundancy/self-repair
US6928590B2 (en) * 2001-12-14 2005-08-09 Matrix Semiconductor, Inc. Memory device and method for storing bits in non-adjacent storage locations in a memory array
US6901549B2 (en) 2001-12-14 2005-05-31 Matrix Semiconductor, Inc. Method for altering a word stored in a write-once memory device
US6563745B1 (en) 2001-12-14 2003-05-13 Matrix Semiconductor, Inc. Memory device and method for dynamic bit inversion
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
US6649505B2 (en) 2002-02-04 2003-11-18 Matrix Semiconductor, Inc. Method for fabricating and identifying integrated circuits and self-identifying integrated circuits
DE10214529B4 (de) * 2002-04-02 2006-07-27 Infineon Technologies Ag ROM-Speicheranordnung
US6625055B1 (en) * 2002-04-09 2003-09-23 Hewlett-Packard Development Company, L.P. Multiple logical bits per memory cell in a memory device
US6567304B1 (en) 2002-05-09 2003-05-20 Matrix Semiconductor, Inc Memory device and method for reliably reading multi-bit data from a write-many memory cell
JP2004046773A (ja) * 2002-05-21 2004-02-12 Nec Infrontia Corp 履歴管理システム
JP4282951B2 (ja) * 2002-05-31 2009-06-24 パイオニア株式会社 半導体記憶素子及びその寿命動作開始装置、並びに該半導体記憶素子を備えた情報記録媒体
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
US6642587B1 (en) * 2002-08-07 2003-11-04 National Semiconductor Corporation High density ROM architecture
US7012276B2 (en) 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
US6847047B2 (en) * 2002-11-04 2005-01-25 Advanced Micro Devices, Inc. Methods that facilitate control of memory arrays utilizing zener diode-like devices
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
US8637366B2 (en) * 2002-12-19 2014-01-28 Sandisk 3D Llc Nonvolatile memory cell without a dielectric antifuse having high- and low-impedance states
US7800933B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance
US8008700B2 (en) * 2002-12-19 2011-08-30 Sandisk 3D Llc Non-volatile memory cell with embedded antifuse
US7660181B2 (en) * 2002-12-19 2010-02-09 Sandisk 3D Llc Method of making non-volatile memory cell with embedded antifuse
US7618850B2 (en) * 2002-12-19 2009-11-17 Sandisk 3D Llc Method of making a diode read/write memory cell in a programmed state
JP2006511965A (ja) 2002-12-19 2006-04-06 マトリックス セミコンダクター インコーポレイテッド 高密度不揮発性メモリを製作するための改良された方法
US20050226067A1 (en) * 2002-12-19 2005-10-13 Matrix Semiconductor, Inc. Nonvolatile memory cell operating by increasing order in polycrystalline semiconductor material
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
US7800932B2 (en) 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US7051251B2 (en) 2002-12-20 2006-05-23 Matrix Semiconductor, Inc. Method for storing data in a write-once memory array using a write-many file system
US7103729B2 (en) * 2002-12-26 2006-09-05 Intel Corporation Method and apparatus of memory management
US7179534B2 (en) * 2003-01-31 2007-02-20 Princeton University Conductive-polymer electronic switch
US6868022B2 (en) 2003-03-28 2005-03-15 Matrix Semiconductor, Inc. Redundant memory structure using bad bit pointers
US7511352B2 (en) * 2003-05-19 2009-03-31 Sandisk 3D Llc Rail Schottky device and method of making
KR100638017B1 (ko) 2003-05-30 2006-10-23 엘지전자 주식회사 네트워크 디바이스
KR100596755B1 (ko) 2003-05-30 2006-07-04 엘지전자 주식회사 홈 네트워크 시스템
US7376008B2 (en) * 2003-08-07 2008-05-20 Contour Seminconductor, Inc. SCR matrix storage device
US7057958B2 (en) * 2003-09-30 2006-06-06 Sandisk Corporation Method and system for temperature compensation for memory cells with temperature-dependent behavior
US7177189B2 (en) * 2004-03-01 2007-02-13 Intel Corporation Memory defect detection and self-repair technique
US7398348B2 (en) * 2004-08-24 2008-07-08 Sandisk 3D Llc Method and apparatus for using a one-time or few-time programmable memory with a host device designed for erasable/rewritable memory
US7675123B2 (en) * 2004-10-29 2010-03-09 Agfa-Gevaert Nv Printable non-volatile passive memory element and method of making thereof
US7218570B2 (en) * 2004-12-17 2007-05-15 Sandisk 3D Llc Apparatus and method for memory operations using address-dependent conditions
US7277336B2 (en) * 2004-12-28 2007-10-02 Sandisk 3D Llc Method and apparatus for improving yield in semiconductor devices by guaranteeing health of redundancy information
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US9104315B2 (en) * 2005-02-04 2015-08-11 Sandisk Technologies Inc. Systems and methods for a mass data storage system having a file-based interface to a host and a non-file-based interface to secondary storage
JP4950037B2 (ja) * 2005-04-27 2012-06-13 スパンション エルエルシー 半導体装置、データの読み出し方法及び半導体装置の製造方法
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
US7212454B2 (en) 2005-06-22 2007-05-01 Sandisk 3D Llc Method and apparatus for programming a memory array
US7633128B2 (en) * 2005-07-15 2009-12-15 Guobiao Zhang N-ary mask-programmable memory
US7627733B2 (en) * 2005-08-03 2009-12-01 Sandisk Corporation Method and system for dual mode access for storage devices
EP1760798B1 (en) * 2005-08-31 2012-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7800934B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Programming methods to increase window for reverse write 3D cell
US7911339B2 (en) 2005-10-18 2011-03-22 Apple Inc. Shoe wear-out sensor, body-bar sensing system, unitless activity assessment and associated methods
JP2009518843A (ja) * 2005-12-07 2009-05-07 エヌエックスピー ビー ヴィ メモリマトリクスを有する電子回路
US7706165B2 (en) 2005-12-20 2010-04-27 Agfa-Gevaert Nv Ferroelectric passive memory cell, device and method of manufacture thereof
US7769978B2 (en) * 2005-12-21 2010-08-03 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7747837B2 (en) * 2005-12-21 2010-06-29 Sandisk Corporation Method and system for accessing non-volatile storage devices
US7793068B2 (en) * 2005-12-21 2010-09-07 Sandisk Corporation Dual mode access for non-volatile storage devices
US7667996B2 (en) * 2006-02-15 2010-02-23 Contour Semiconductor, Inc. Nano-vacuum-tubes and their application in storage devices
US7605410B2 (en) * 2006-02-23 2009-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1850378A3 (en) 2006-04-28 2013-08-07 Semiconductor Energy Laboratory Co., Ltd. Memory device and semicondutor device
US7643895B2 (en) 2006-05-22 2010-01-05 Apple Inc. Portable media device with workout support
US8073984B2 (en) 2006-05-22 2011-12-06 Apple Inc. Communication protocol for use with portable electronic devices
US20070271116A1 (en) 2006-05-22 2007-11-22 Apple Computer, Inc. Integrated media jukebox and physiologic data handling application
US9137309B2 (en) * 2006-05-22 2015-09-15 Apple Inc. Calibration techniques for activity sensing devices
US7283414B1 (en) 2006-05-24 2007-10-16 Sandisk 3D Llc Method for improving the precision of a temperature-sensor circuit
US7913297B2 (en) 2006-08-30 2011-03-22 Apple Inc. Pairing of wireless devices using a wired medium
US7813715B2 (en) 2006-08-30 2010-10-12 Apple Inc. Automated pairing of wireless accessories with host devices
US7698101B2 (en) 2007-03-07 2010-04-13 Apple Inc. Smart garment
US7966518B2 (en) * 2007-05-15 2011-06-21 Sandisk Corporation Method for repairing a neighborhood of rows in a memory array using a patch table
US7958390B2 (en) * 2007-05-15 2011-06-07 Sandisk Corporation Memory device for repairing a neighborhood of rows in a memory array using a patch table
UA81208C2 (en) * 2007-06-01 2007-12-10 Yurii Bogdanovych Zarvanytskyi Three-dimensional device for processing information and a method for processing information
US7684226B2 (en) * 2007-06-25 2010-03-23 Sandisk 3D Llc Method of making high forward current diodes for reverse write 3D cell
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
US7830697B2 (en) * 2007-06-25 2010-11-09 Sandisk 3D Llc High forward current diodes for reverse write 3D cell
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7846782B2 (en) 2007-09-28 2010-12-07 Sandisk 3D Llc Diode array and method of making thereof
US7813157B2 (en) * 2007-10-29 2010-10-12 Contour Semiconductor, Inc. Non-linear conductor memory
US20090225621A1 (en) * 2008-03-05 2009-09-10 Shepard Daniel R Split decoder storage array and methods of forming the same
US7830698B2 (en) * 2008-04-11 2010-11-09 Sandisk 3D Llc Multilevel nonvolatile memory device containing a carbon storage material and methods of making and using same
US7812335B2 (en) * 2008-04-11 2010-10-12 Sandisk 3D Llc Sidewall structured switchable resistor cell
US8450835B2 (en) * 2008-04-29 2013-05-28 Sandisk 3D Llc Reverse leakage reduction and vertical height shrinking of diode with halo doping
WO2009149061A2 (en) * 2008-06-02 2009-12-10 Contour Semiconductor, Inc. Diode decoder array with non-sequential layout and methods of forming the same
CN101359509B (zh) * 2008-09-02 2010-06-02 北京芯技佳易微电子科技有限公司 一次性可编程存储器电路及其编程和读取方法
US8325556B2 (en) * 2008-10-07 2012-12-04 Contour Semiconductor, Inc. Sequencing decoder circuit
WO2011008961A1 (en) 2009-07-15 2011-01-20 Allegiance Corporation Fluid collection and disposal system and related methods
CN101645054B (zh) * 2009-08-25 2011-07-13 中兴通讯股份有限公司 一种数据采集卡、数据采集卡的扩展控制系统及其方法
US9396764B2 (en) 2011-09-01 2016-07-19 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional memory
US9299390B2 (en) 2011-09-01 2016-03-29 HangZhou HaiCun Informationa Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die voltage generator
US9093129B2 (en) 2011-09-01 2015-07-28 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising dice with different BEOL structures
US9024425B2 (en) 2011-09-01 2015-05-05 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional memory comprising an integrated intermediate-circuit die
US9190412B2 (en) 2011-09-01 2015-11-17 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional offset-printed memory
US9666300B2 (en) 2011-09-01 2017-05-30 XiaMen HaiCun IP Technology LLC Three-dimensional one-time-programmable memory comprising off-die address/data-translator
US9305604B2 (en) 2011-09-01 2016-04-05 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional vertical memory comprising off-die address/data-translator
US9559082B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory comprising dice with different interconnect levels
US8699257B2 (en) 2011-09-01 2014-04-15 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional writable printed memory
US9558842B2 (en) 2011-09-01 2017-01-31 HangZhou HaiCun Information Technology Co., Ltd. Discrete three-dimensional one-time-programmable memory
US9508395B2 (en) 2011-09-01 2016-11-29 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional one-time-programmable memory comprising off-die read/write-voltage generator
US8921991B2 (en) 2011-09-01 2014-12-30 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory
US9305605B2 (en) 2011-09-01 2016-04-05 Chengdu Haicun Ip Technology Llc Discrete three-dimensional vertical memory
US9117493B2 (en) 2011-09-01 2015-08-25 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die address/data translator
US9123393B2 (en) 2011-09-01 2015-09-01 HangZhou KiCun nformation Technology Co. Ltd. Discrete three-dimensional vertical memory
US8890300B2 (en) 2011-09-01 2014-11-18 Chengdu Haicun Ip Technology Llc Discrete three-dimensional memory comprising off-die read/write-voltage generator
US9001555B2 (en) 2012-03-30 2015-04-07 Chengdu Haicun Ip Technology Llc Small-grain three-dimensional memory
US9293509B2 (en) 2013-03-20 2016-03-22 HangZhou HaiCun Information Technology Co., Ltd. Small-grain three-dimensional memory
CN104979352A (zh) 2014-04-14 2015-10-14 成都海存艾匹科技有限公司 混合型三维印录存储器
US10446193B2 (en) 2014-04-14 2019-10-15 HangZhou HaiCun Information Technology Co., Ltd. Mixed three-dimensional memory
US10304553B2 (en) 2014-04-14 2019-05-28 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional memory with an above-substrate decoding stage
US10304495B2 (en) 2014-04-14 2019-05-28 Chengdu Haicun Ip Technology Llc Compact three-dimensional memory with semi-conductive address line portion
US10199432B2 (en) 2014-04-14 2019-02-05 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of MOSFET-type compact three-dimensional memory
US10211258B2 (en) 2014-04-14 2019-02-19 HangZhou HaiCun Information Technology Co., Ltd. Manufacturing methods of JFET-type compact three-dimensional memory
US10079239B2 (en) 2014-04-14 2018-09-18 HangZhou HaiCun Information Technology Co., Ltd. Compact three-dimensional mask-programmed read-only memory
CN104978990B (zh) 2014-04-14 2017-11-10 成都海存艾匹科技有限公司 紧凑型三维存储器
CN107301878B (zh) 2016-04-14 2020-09-25 成都海存艾匹科技有限公司 多位元三维一次编程存储器
US11170863B2 (en) 2016-04-14 2021-11-09 Southern University Of Science And Technology Multi-bit-per-cell three-dimensional resistive random-access memory (3D-RRAM)
US10490562B2 (en) 2016-04-16 2019-11-26 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising multiple antifuse sub-layers
CN107316869A (zh) 2016-04-16 2017-11-03 成都海存艾匹科技有限公司 三维纵向一次编程存储器
US10559574B2 (en) 2016-04-16 2020-02-11 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical one-time-programmable memory comprising Schottky diodes
US9806256B1 (en) 2016-10-21 2017-10-31 Sandisk Technologies Llc Resistive memory device having sidewall spacer electrode and method of making thereof
US10566388B2 (en) 2018-05-27 2020-02-18 HangZhou HaiCun Information Technology Co., Ltd. Three-dimensional vertical memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742592A (en) * 1970-07-13 1973-07-03 Intersil Inc Electrically alterable integrated circuit read only memory unit and process of manufacturing
US4162538A (en) * 1977-07-27 1979-07-24 Xerox Corporation Thin film programmable read-only memory having transposable input and output lines
US4425379A (en) * 1981-02-11 1984-01-10 Fairchild Camera & Instrument Corporation Polycrystalline silicon Schottky diode array
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4516223A (en) * 1981-08-03 1985-05-07 Texas Instruments Incorporated High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
US4677742A (en) * 1983-01-18 1987-07-07 Energy Conversion Devices, Inc. Electronic matrix arrays and method for making the same
US4569120A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing ion implantation
US4598386A (en) * 1984-04-18 1986-07-01 Roesner Bruce B Reduced-area, read-only memory
US5166901A (en) * 1986-05-14 1992-11-24 Raytheon Company Programmable memory cell structure including a refractory metal barrier layer
US4884238A (en) * 1988-03-09 1989-11-28 Honeywell Inc. Read-only memory
JP2508247B2 (ja) * 1989-03-20 1996-06-19 三菱電機株式会社 マスクｒｏｍの製造方法
JPH04115565A (ja) * 1990-09-05 1992-04-16 Mitsubishi Electric Corp 半導体記憶装置
KR960010736B1 (ko) * 1991-02-19 1996-08-07 미쓰비시뎅끼 가부시끼가이샤 마스크 rom 및 그 제조방법
GB9113795D0 (en) 1991-06-26 1991-08-14 Philips Electronic Associated Thin-film rom devices and their manufacture
US5375085A (en) * 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
US5379250A (en) * 1993-08-20 1995-01-03 Micron Semiconductor, Inc. Zener programmable read only memory
KR100253029B1 (ko) * 1995-06-07 2000-04-15 로데릭 더블류 루이스 불휘발성 메모리 셀내에서 다중 상태의 물질을 이용하는 스택·트랜치형 다이오드
US5962903A (en) * 1995-06-08 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized plug-diode mask ROM structure
GB9710514D0 (en) * 1996-09-21 1997-07-16 Philips Electronics Nv Electronic devices and their manufacture
TW334618B (en) * 1997-02-05 1998-06-21 United Microelectronics Corp The multi-levels ROM and its manufacturing method
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7781758B2 (en) 2004-10-22 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
RU2212716C2 (ru) 2003-09-20
ES2172189T3 (es) 2002-09-16
CA2302014C (en) 2003-11-11
DE69803781D1 (de) 2002-03-21
DK1010180T3 (da) 2002-04-29
NO973993L (no) 1999-03-02
EP1010181B1 (en) 2002-02-06
ATE213089T1 (de) 2002-02-15
AU742011B2 (en) 2001-12-13
NO973993D0 (no) 1997-09-01
CA2302015A1 (en) 1999-03-25
JP2002500430A (ja) 2002-01-08
AU9009398A (en) 1999-04-05
DE69803781T2 (de) 2002-09-12
JP3526551B2 (ja) 2004-05-17
ATE213090T1 (de) 2002-02-15
KR20010023572A (ko) 2001-03-26
CA2302014A1 (en) 1999-03-25
ES2172181T3 (es) 2002-09-16
KR20010023570A (ko) 2001-03-26
JP2001516964A (ja) 2001-10-02
RU2216055C2 (ru) 2003-11-10
NO992122L (no) 1999-04-30
EP1010181A1 (en) 2000-06-21
AU8821098A (en) 1999-04-05
KR100368820B1 (ko) 2003-01-25
CN1277723A (zh) 2000-12-20
NO310946B1 (no) 2001-09-17
DE69803782D1 (de) 2002-03-21
CA2302015C (en) 2004-04-20
US6236587B1 (en) 2001-05-22
US6380597B1 (en) 2002-04-30
EP1010180A1 (en) 2000-06-21
KR100368819B1 (ko) 2003-01-24
WO1999014763A1 (en) 1999-03-25
CN1199192C (zh) 2005-04-27
CN1199193C (zh) 2005-04-27
CN1277724A (zh) 2000-12-20
EP1010180B1 (en) 2002-02-06
NO992122D0 (no) 1999-04-30
DE69803782T2 (de) 2002-10-02
WO1999014762A1 (en) 1999-03-25
AU750496B2 (en) 2002-07-18
DK1010181T3 (da) 2002-04-29

Similar Documents

Publication Publication Date Title
JP3526550B2 (ja) 読出し専用メモリ及び読出し専用メモリ装置
RU2000108482A (ru) Постоянная память и постоянное запоминающее устройство
KR100371102B1 (ko) 프로그램형 표면하 군집 금속화 구조체 및 그 제조 방법
US7009208B2 (en) Memory device and method of production and method of use of same and semiconductor device and method of production of same
RU2000108581A (ru) Постоянная память и постоянные запоминающие устройства
US6980465B2 (en) Addressing circuit for a cross-point memory array including cross-point resistive elements
WO2008138193A1 (en) Recordable electrical memory
WO2008019616A1 (en) Electrical thin film memory
NO310899B1 (no) Leseminne og leseminneinnretninger

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees