RU2201639C1 - Масштабируемое устройство обработки данных - Google Patents

Масштабируемое устройство обработки данных Download PDF

Info

Publication number
RU2201639C1
RU2201639C1 RU2001118285/28A RU2001118285A RU2201639C1 RU 2201639 C1 RU2201639 C1 RU 2201639C1 RU 2001118285/28 A RU2001118285/28 A RU 2001118285/28A RU 2001118285 A RU2001118285 A RU 2001118285A RU 2201639 C1 RU2201639 C1 RU 2201639C1
Authority
RU
Russia
Prior art keywords
thin
film
devices
interface
substrate
Prior art date
Application number
RU2001118285/28A
Other languages
English (en)
Other versions
RU2001118285A (ru
Inventor
Ханс Гуде Гудесен
Пер-Эрик Нордаль
Гейрр И. Лейстад
Рольф Магнус БЕРГГРЕН
Йохан Рогер Аксель КАРЛЬССОН
Бенгт Йеран ГУСТАФССОН
Original Assignee
Тин Филм Электроникс Аса
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NO985707A external-priority patent/NO985707L/no
Application filed by Тин Филм Электроникс Аса filed Critical Тин Филм Электроникс Аса
Application granted granted Critical
Publication of RU2201639C1 publication Critical patent/RU2201639C1/ru
Publication of RU2001118285A publication Critical patent/RU2001118285A/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Dram (AREA)

Abstract

Использование: микроэлектроника. Сущность изобретения: масштабируемое устройство обработки данных, в частности устройство хранения данных, содержит один или более тонкопленочных приборов, которые образуют, по существу, плоский слой, формируемый множеством подслоев тонкопленочного материала. При этом два или более тонкопленочных прибора образуют интегральную стопку, состоящую, по существу, из плоских слоев, которые формируют тонкопленочные приборы, образуя тем самым стопочную конфигурацию. Каждый тонкопленочный прибор содержит одну или более запоминающих областей, которые образуют матрично адресуемые памяти, и схемные области, которые образуют электронную тонкопленочную схему для управления, возбуждения и адресации запоминающих ячеек в одной или более памятях. Каждое устройство имеет интерфейс к каждому другому тонкопленочному прибору в устройстве, причем упомянутые интерфейсы реализуются со связными и сигнальными шинами и поддерживающей схемой для обработки, проходящими вертикально через предназначенные для интерфейсов области в тонкопленочном приборе. 1 с. и 19 з.п.ф-лы, 10 ил.

Description

Настоящее изобретение относится к масштабируемому устройству обработки данных, в частности к устройству хранения данных, содержащему один или более тонкопленочных приборов, которые формируют плоский слой, образованный несколькими сложенными в стопку подслоями одинакового размера из тонкопленочного материала, причем эти подслои каждого тонкопленочного прибора содержат электроизоляционные и/или проводящие и/или полупроводниковые структуры и структуры со способностью хранить информацию, реализованные в тонкопленочном материале в подслое, при этом эти структуры точно подогнаны или электрически подключены к другим структурам этого вида в смежных подслоях в стопке, образующей тонкопленочный прибор, для реализации активных и пассивных элементов электронных схем или логических ячеек в тонкопленочном приборе, причем эти активные и пассивные схемные элементы в тонкопленочном приборе реализуются в трехмерной архитектуре и проходят через два или более ее подслоев, кроме того, эти схемные элементы электрически соединяются горизонтальными электропроводными структурами в одном или более подслоев и вертикальными электропроводными структурами, проходящими через один или более подслоев, при этом обеспечиваются два или более тонкопленочных прибора.
Известны устройства памяти (запоминающие приборы) в виде тонкопленочных схем, уложенных в стопку, в которых запоминающий прибор может дополнительно объединяться с процессорами для управления, возбуждения и адресации памяти, но с последующей реализацией в неорганических полупроводниковых материалах как в виде единых кристаллических жестких структур, так и/или тонкой пленки, выполненной на несущей подложке, которая с большим успехом может быть исключительно тонкой, к примеру, сформированной в виде пленок двуокиси кремния. Законченный запоминающий прибор со схемами обработки создается наложением слоев и зачастую с переносом тонкопленочных схем посредством специальных способов. Для того чтобы обеспечить соединения между слоями, используются сквозные соединения через набор отверстий в этих слоях и, возможно, объединяются с напылением металла для создания необходимых токовых дорожек. Далее, из международной заявки PCT/NO99/00180, которая принадлежит заявителю по настоящей заявке и которая приведена в качестве ссылки, известен интегральный масштабируемый прибор обработки данных, который образует законченный компьютер с массовой памятью и объединенным модулем процессора и памяти и в котором либо в отдельных процессорных слоях, либо в отдельных запоминающих слоях, или же в объединенных процессорных и запоминающих слоях предусмотрены так называемые интеллектуальные оперативные запоминающие устройства (ИОЗУ) (IRAM) и процессоры, которые реализуют функцию центрального процессора (ЦП) (CPU) компьютера или которые реализуют функции управления и связи в компьютере. Чтобы обеспечить короткозамкнутые дорожки, используются трехмерные электрические структуры для создания соединений между компонентами в отдельных слоях и между самими слоями. Весь прибор обработки данных выполняется на подложке, которая также содержит высокоскоростные схемы для целей управления и связи, которые реализуются неорганическими полупроводниковыми материалами с помощью обычной технологии, тогда как различные слои прибора обработки данных или в ином случае все они реализуются в тонкопленочной технологии независимо от того, содержат ли они процессоры или память.
Можно упомянуть примеры и других аналогов. Патент США 5714768 (Ovshinsky et al.) рассматривает вычислительный прибор с процессором и частной матрицей памяти в тонкопленочной структуре, установленной на этом процессоре наверху прибора, а также использование носителя памяти на базе различных неорганических материалов, которые могут достигать различных значений электрического сопротивления в ответ на выбранные электрические входные сигналы в отдельные запоминающие ячейки. В частности, Ovshinsky et al. рассматривают специальные запоминающие элементы в виде так называемых запоминающих блоков на элементах Овшинского, которые основаны на электрическом фазовом переходе и выполнены из неорганических халькогенидных составов в качестве переключателей. Каждый запоминающий элемент считается одним блоком и окружается и взаимно изолируется изолирующим материалом, к примеру из SiO2 или Si3N4. Эти запоминающие элементы размещаются в плоской матричной структуре, которая с одной стороны соединяется подлежащей сеткой электродных структур, причем электродная структура в каждой сетке ориентирована перпендикулярно к электродной структуре другой сетки. Двумерные запоминающие матрицы этого вида могут теперь складываться в стопку с должной взаимной изоляцией для образования интегрированной по вертикали запоминающей структуры на подложке, которая может быть логическим обрабатывающим прибором, содержащим электронную схему. Ovshinsky et аl. не делают никаких намеков или предположений по поводу складывания в пакет тонкопленочных приборов, выполненных из тонкопленочных подслоев тонкопленочного материала одинакового размера, или в которых тонкопленочные приборы содержат как схемные области с активными цепями, так и запоминающие области с запоминающими модулями, реализованными с помощью подслоев из тонкопленочного материала с функциональными характеристиками, соответствующими назначению. Кроме того, ферроэлектрический запоминающий прибор, в котором двумерная матрица запоминающих ячеек собрана в пакет для образования волюметрического запоминающего прибора, известен из уровня техники, например из патента США 5329485 (Isono et аl.) и патента США 5375085 (Gnade et al.). Предложено также использование ферроэлектрических полимерных материалов для памяти со стиранием информации, в частности выполнения, основанные на использовании сополимеров поли(винилиден-хлорида) или поли(винилиден-трифторэтилена), например в IBM Technical Disclosure Bulletin 37:421-424, 11 (1994). Эти полимеры могут быть получены как очень тонкие пленки, а носитель памяти - как непрерывный слой тонкопленочного материала с наборами параллельных проводящих электродов, нанесенных на каждую сторону и ориентированных взаимно перпендикулярно. Такие двумерные пассивные ферроэлектрические матрицы могут складываться в стопку для образования трехмерной структуры. Однако ни одна из вышеперечисленных публикаций не рассматривает тонкопленочные приборы, содержащие подслои с функциональными характеристиками, которые позволяют реализовать как активные цепи, так и пассивные запоминающие модули в тонкопленочных приборах.
Наконец, трехмерные структуры с памятью и процессором, основанные на перенесенных тонкопленочных схемах, рассматриваются в публикации международной заявки WO 95/09438 (Zavracky et al.) и патенте США 5656549 с теми же изобретателями, причем обе публикации основаны на одной и той же патентной заявке США с серийным номером 130033, поданной 30 сентября 1993, которая была отозвана из рассмотрения экспертизой. В частности, эти публикации рассматривают схемные слои памяти и процессора, сложенные в стопку или перемежающиеся для образования трехмерной структуры, причем отдельные функциональные элементы этих схем изготовлены нанесением рисунка на тонкопленочные материалы с помощью обычных технологий плоскостных схем и взаимного соединения по вертикали посредством, к примеру, металлических соединений, проходящих через эти структуры.
Хотя известные приборы для обработки данных и хранения, основанные на тонкопленочной технологии, и имеют некоторые преимущества в отношении скорости и различных функций, они все же очень дороги для хранения данных и оказываются, в частности, сложными для производства. Эффективное управление памятью требует далее значительной производительности обработки: к примеру, для управления, связи и адресации выделяются схемы, которые часто назначаются большому запоминающему блоку или нескольким отдельным запоминающим блокам с большой емкостью памяти.
Объектом настоящего изобретения является масштабируемое устройство обработки данных, в частности, устройство хранения данных, которое относительно просто и недорого в изготовлении и которое в принципе позволяет почти неограниченное масштабирование емкости хранения данных без усложнения управления и работы запоминающего блока.
Масштабируемое устройство обработки данных реализовано, в частности, как устройство хранения данных практически по тонкопленочной технологии, что обеспечивает воплощение поддерживающих функций для управления и адресации запоминающих блоков, реализованных по тонкопленочной технологии, причем электронные схемы для упомянутых целей интегрируются с запоминающими блоками в тонкопленочном приборе.
Настоящее изобретение также реализовано в виде волюметрического прибора хранения данных с большой плотностью хранения, имеющего быстрый доступ к данным и высокую скорость передачи данных, опционально объединенного с параллельным вводом данных в запоминающем данные устройстве и быстрым параллельным считыванием данных из него.
Масштабируемое устройство обработки данных согласно изобретению отличается тем, что каждый тонкопленочный прибор содержит, по меньшей мере, одну запоминающую область, которая образует, по меньшей мере, один матричный адресуемый запоминающий блок, каждый с носителем памяти в подслое в контакте с первым набором электродов в виде полосообразных электропроводных структур или электродных структур и со вторым набором электродов в виде соответствующих электродных структур, ориентированных по существу перпендикулярно электродным структурам первого набора электродов, причем эти наборы электродов соответственно образованы другими подслоями, примыкающими к упомянутому подслою носителя памяти с каждой его стороны, посредством чего адресуемые запоминающие ячейки создаются в носителе памяти на пересечениях между электродными структурами в первом и втором наборе электродов, каждый тонкопленочный прибор содержит также схемные области, которые образуют электронную тонкопленочную схему для управления, возбуждения и адресации запоминающих ячеек в, по меньшей мере, одном запоминающем блоке, причем упомянутая электронная схема соединяется с электродными структурами в соответствии с первым и вторым наборами электродов в токовых дорожках памяти, которые образуются как электропроводные структуры, по существу, в тех же самых подслоях, где образованы наборы электродов, и каждый тонкопленочный прибор имеет соответствующий интерфейс к каждому другому тонкопленочному прибору в устройстве, причем упомянутые интерфейсы реализуются связными (коммуникационными) и сигнальными линиями и поддерживающей схемой для обработки, а упомянутые линии снабжены соответствующими предназначенными для интерфейсов областями в тонкопленочном приборе.
В предпочтительном выполнении устройства согласно изобретению носитель памяти в, по меньшей мере, одном запоминающем блоке содержит материалы, выбранные среди молекулярных материалов в виде мономеров, олигомеров или полимеров, углеродосодержащие материалы в неорганическом или органическом виде, либо наложение или смесь из таких материалов. В этой связи предпочтительно, чтобы носитель памяти содержал запоминающий материал, который в запоминающей ячейке обеспечивает нелинейную характеристику ток/напряжение, причем упомянутая нелинейная характеристика ток/напряжение генерируется неорганическими или органическими диодами либо материалом с пороговым переключением.
В другом предпочтительном выполнении устройства согласно изобретению носитель памяти содержит переключаемый материал, который является энергонезависимым материалом, выбранным соответственно как ферроэлектрический материал или органический комплекс с переносом заряда, либо носитель памяти может быть переключаемым и иметь нелинейную характеристику ток/напряжение.
Электронная схема согласно изобретению может предпочтительно содержать неорганические и/или органические полупроводниковые материалы.
В предпочтительном выполнении устройства по изобретению интерфейсная область в, по меньшей мере, одном тонкопленочном приборе образована интегрированной в краевом положении этого прибора или этих приборов, причем упомянутые краевые положения в случае, если упомянутое устройство содержит более одного тонкопленочного прибора, взаимно совмещаются. В этой связи предпочтительно, чтобы интерфейсная область в краевом положении дополнительно содержала интерфейс ввода/вывода для соответствующего тонкопленочного прибора или, опционально, для устройства в целом и воплощала функции для передачи данных и сигналов с внешних и/или периферийных приборов.
Предпочтительно в устройстве согласно изобретению тонкопленочный прибор или собранная в стопку конфигурация таких приборов может быть образована на подложке, которая содержит активные электронные схемы для воплощения дополнительных функций управления, возбуждения и связи в устройстве, при этом каждый тонкопленочный прибор соединяется со схемой над отдельной интерфейсной областью, которая в каждом случае проходит в вертикальном направлении через тонкопленочные приборы, которые расположены между рассматриваемым тонкопленочным прибором и подложкой. В этой связи предпочтительно, чтобы подложка содержала интерфейсную часть, которая проходит, по существу, горизонтально в подложке и параллельно образованному над ней тонкопленочному прибору или смежно с ним и которая электрически соединяется с интерфейсными частями в тонкопленочном приборе или в тонкопленочных приборах, предусмотренных над этой подложкой и, в частности, предпочтительно, чтобы эта интерфейсная часть содержала далее интерфейс ввода/вывода, воплощающий функции для передачи данных и сигналов с внешних и/или периферийных приборов.
Также предпочтительно, чтобы подложка была изготовлена из полупроводникового материала, в частности из неорганического однокристального полупроводникового материала, и даже более конкретно, из такого однокристального полупроводникового материала как кремний, и, в частности, в этой связи предпочтительно, чтобы электронные схемы в подложке были реализованы по КМОП технологии. Далее, в этой связи предпочтительно, чтобы электрические соединения между электронными схемами в подложке и ее интерфейсной частью или над этой интерфейсной частью с интерфейсными областями в вышележащих тонкопленочных приборах были реализованы как металлические межсоединения, совместимые с КМОП схемами.
В предпочтительном выполнении устройства согласно изобретению, в котором это устройство содержит, по меньшей мере, два тонкопленочных прибора, эти тонкопленочные приборы имеют одинаковые размеры и взаимно совмещаются в стопке, составленной из них. В этой связи предпочтительно образовать, по меньшей мере, один разделительный слой, образованный между смежными тонкопленочными приборами и воплощающий либо раздельно, либо выборочно комбинации соответственно электрической, тепловой, оптической или механической изолирующей функции или выравнивающей функции, и чтобы при этом упомянутые интерфейсные области в соответствующих тонкопленочных приборах в каждом случае электрически соединялись по сквозным соединениям в соответствующем разделительном слое.
В другом предпочтительном выполнении устройства согласно изобретению оно содержит, по меньшей мере, два тонкопленочных прибора, которые взаимно сдвинуты в стопке, составленной из них.
Предпочтительно электрические соединения между тонкопленочными приборами и/или между опциональной подложкой проходят затем горизонтально и вертикально по ступеням в этой стопке со сдвигом.
Затем предпочтительно также образовать, по меньшей мере, один разделительный слой, вставленный между смежными тонкопленочными приборами, и раздельно или выборочно комбинации, воплощающие соответственно электрическую, тепловую, оптическую или механическую изолирующую функцию или выравнивающую функцию, и чтобы эти разделительные слои были образованы только в перекрывающейся части двух смежных тонкопленочных приборов, при этом интерфейсные области соответствующих тонкопленочных приборов предпочтительно образовать над открытыми поверхностными частями тонкопленочных приборов в их области расположения со сдвигом, чтобы разделительные слои между тонкопленочными приборами образовывали неразрывный слой без сквозных соединений для электрических соединений между отдельными тонкопленочными приборами.
Наконец, устройство согласно изобретению может быть предпочтительно выполнено на несущей подложке, сформированной из фольгообразного материала или такого жесткого материала как кремний, причем упомянутая несущая подложка в каждом случае располагается смежно с нижележащим тонкопленочным прибором в собранной в стопку конфигурации или, опционально, с предусмотренной подложкой с электронными схемами.
Масштабируемое устройство обработки данных, в частности устройство хранения данных, согласно изобретению будет теперь рассмотрено подробнее в нижеследующем описании со ссылкой на приведенные в качестве примера варианты выполнения и сопровождающие чертежи.
Фиг. 1а показывает вид сверху тонкопленочного прибора, используемого в устройстве согласно настоящему изобретению.
Фиг. 1b является сечением первого выполнения тонкопленочного прибора по фиг.1а, взятым вдоль линии А-А.
Фиг. 1с является сечением второго выполнения тонкопленочного прибора по фиг.1а, взятым вдоль линии А-А.
Фиг. 2а является видом сверху третьего выполнения тонкопленочного прибора, используемого в устройстве согласно настоящему изобретению.
Фиг.2b является сечением тонкопленочного прибора по фиг.2а, взятым вдоль линии В-В.
Фиг. 3а является четвертым выполнением тонкопленочного прибора, используемого в устройстве согласно настоящему изобретению.
Фиг.3b является сечением тонкопленочного прибора по фиг.3а, взятым вдоль линии С-С.
Фиг. 3с является другим сечением тонкопленочного прибора по фиг.3а, взятым вдоль линии D-D.
фиг. 4 схематически и в перспективе показывает выполнение матрично адресуемого запоминающего блока, когда он используется в тонкопленочном приборе по одной из фиг.1-3.
Фиг.5а является видом сверху матрично адресуемого запоминающего блока по фиг. 4, соединенного с активной электронной схемой в тонкопленочном приборе, показанном на одной из фиг.1-3.
Фиг. 5b является условным сечением запоминающего блока по фиг.5а, взятым вдоль линии Е-Е.
Фиг.6а представляет собой первое выполнение устройства согласно настоящему изобретению.
Фиг.6b представляет собой второе выполнение устройства согласно настоящему изобретению.
Фиг.6с представляет собой третье выполнение устройства согласно настоящему изобретению.
Фиг. 7 представляет собой четвертое выполнение устройства согласно настоящему изобретению.
Фиг. 8а и 8b являются вариантами пятого выполнения устройства согласно настоящему изобретению.
Фиг. 9 схематически показывает присоединение подслоев по тонкопленочной технологии в тонкопленочный прибор, используемый в настоящем изобретении, и соединение нескольких таких тонкопленочных приборов в устройство согласно изобретению.
Фиг. 10 схематически показывает предпочтительное выполнение устройства согласно настоящему изобретению, разобранного на основные составляющие.
Основная цель настоящего изобретения состоит в разработке устройства хранения данных, которое далее рассматривается как реализация запоминающего прибора и называется "устройством". Основой настоящего изобретения является устройство, которое можно реализовать в виде взаимно смежных и, по существу, параллельных уложенных в стопку слоев, причем каждый из этих уложенных в стопку слоев сформирован как тонкопленочный прибор, который, в свою очередь, состоит из множества подслоев из тонкой пленки с конкретными и различными функциями, и, возможно, выполненных из различных материалов.
Тонкопленочный прибор 1, используемый в настоящем изобретении, показан в виде сверху на фиг. 1а. Этот тонкопленочный прибор 1 организуется соответственно в схемной области 2, запоминающей области 3 и интерфейсной области 4. На фиг.1b показано сечение тонкопленочного прибора по фиг.1а, взятое вдоль линии А-А. Запоминающие области 3, которые содержат запоминающие блоки 3', реализованные по тонкопленочной технологии, показаны здесь снабженными схемной областью 2, которая содержит основанную на тонких пленках электронную схему для воплощения функций управления, связи и адресации для запоминающих блоков. В зависимости от вида запоминающего блока функция адресации будет, к примеру, содержать запись, считывание и стирание в запоминающем блоке, а также передачу в запоминающий блок или из него через интерфейсную область 4. Фиг. 1с показывает сечение тонкопленочного прибора по фиг.1а, также взятое вдоль линии А-А, но здесь уже иное выполнение, нежели на фиг. 1b, здесь запоминающие области 3 показаны с уложенными в стопку по вертикали тонкопленочными запоминающими блоками 3' в схемной области 2, но взаимно изолированными посредством электроизоляционных слоев 5. В этой связи следует понимать также, что каждый отдельный запоминающий блок 3' состоит, разумеется, из нескольких отдельных подслоев, как будет подробнее рассмотрено ниже, и далее, что не показанная, в частности, электронная схема в схемной области 2 через интерфейсную область 4 используется не только для управления и адресации запоминающих блоков в отдельном тонкопленочном приборе, но также осуществляет связь с соответствующей схемой и другими запоминающими блоками в предусмотренных смежно тонкопленочных приборах 1.
Если каждый отдельный тонкопленочный прибор 1 составлен из большого числа подслоев, обычно, например, нескольких десятков, не требуется, чтобы отдельный запоминающий блок 3' содержал более чем четыре или пять подслоев, что позволяет укладывать несколько запоминающих блоков 3' в стопку либо по вертикали, как показано на фиг.1с, либо в ином преимущественном выполнении, как показано на виде сверху на фиг.2а и на b, взятой в сечении вдоль линии В-В на фиг.2а. Здесь отдельные запоминающие блоки 3' в тонкопленочном приборе 1 снова выполнены уложенными в стопку, но со взаимным сдвигом. На фиг. 2а и 2b показаны четыре стопки запоминающих блоков с четырьмя запоминающими блоками 3', взаимно изолированными посредством электроизолирующих слоев 5. Лишь самые нижние и самые верхние на фиг.2b запоминающие блоки в каждой стопке обозначены ссылочной позицией 3'.
На фиг. 3а показано другое выполнение тонкопленочного прибора 1, используемого в настоящем изобретении, которое, по существу, соответствует выполнению по фиг.2а и со стопками запоминающих блоков, созданных сдвинутыми запоминающими блоками, но в данном варианте выполнения - вдоль диагоналей так, что стопка получается такой, как показано на виде сверху по фиг.3а, в сечении по фиг.3b, взятом вдоль линии С-С на фиг.3а, и в сечении по фиг.3с, взятом вдоль линии D-D на фиг.3а. Размещение запоминающих блоков в стопке, как показано соответственно на фиг.2а и 3а, может быть предпочтительным для лучшего использования полезной площади в схемной области 2, тогда как сдвигание может упростить межсоединение между запоминающими блоками и электронной схемой в схемной области 2. Разумеется, следует понимать, что взаимное размещение запоминающих блоков 3' в запоминающей области 2 в схемной области 2, по существу, не ограничивается какой-то конкретной геометрией, но может изменяться в границах, заданных выполнением и коэффициентом формы тонкопленочного прибора 1.
Фиг.4 схематически показывает выполнение по существу пассивного матрично адресуемого запоминающего блока 3'. Запоминающий блок этого вида рассматривается, например, в заявке PCT/NO98/00185, которая принадлежит заявителю по настоящей заявке и которая приведена в качестве ссылки. На фиг.4 носитель 6 памяти выполнен в виде сандвича с соответственно нижележащим набором электродов, состоящим из параллельных полосковых электродов 7, и вышележащим набором электродов, состоящим из параллельных полосковых электродов 8. Путем приложения напряжения к соответствующему нижележащему и вышележащему электродам 7, 8 в носителе 6 памяти на пересечении между этими электродами получится изменение импеданса. Сам по себе носитель 6 памяти предпочтительно выполнен из молекулярного материала либо углеродосодержащего неорганического или органического материала. Обычно целесообразно, чтобы носитель памяти имел нелинейную импедансную характеристику, и при адресации не показанной запоминающей ячейки, образованной в пересечении между нижележащим электродом 7 и вышележащим электродом 8, целесообразно предотвратить генерирование так называемых паразитных токов в других запоминающих ячейках в запоминающей матрице. Этого можно достичь предпочтительно путем придания носителю памяти выпрямляющих свойств, предпочтительно путем встраивания слоя, который образует диодный переход, или с помощью самого носителя 6 памяти, самопроизвольно образующего диодный переход с электродным материалом.
Если материал 6 запоминающего блока является полимерным, его способность хранить информацию может зависеть от изменения его импедансного значения при приложении тока или напряжения и удержания этого измененного импедансного значения также после выключения тока или напряжения. Запоминающий блок может быть выполнен также из переключаемого материала, к примеру из ферроэлектрического материала в виде полимера, поляризационное состояние которого затем может представлять конкретное логическое состояние, или из металлоорганического комплекса с переносом заряда, такого как M(TCNQ). В общем случае из уровня техники известно несколько различных материалов, которые можно использовать в матрично адресуемых запоминающих блоках, и в этой связи можно, к примеру, сослаться на упомянутую выше публикацию PCT/NO98/00185. На фиг.4 запоминающий блок выполнен в виде сандвича, однако это не является обязательным условием, и в целом можно применять иную конфигурацию электродов, например мостовую конфигурацию, как рассмотрено в заявке PCT/NO98/00212, которая принадлежит заявителю по настоящей заявке и где нижележащий электрод 8 будет взаимно изолирован в пересечении, а материал 6 запоминающего блока размещен над электродами, что, конечно же, требует, чтобы материал запоминающего блока имел свойства, которые обеспечивают его способность хранить информацию также и в этом случае. Обычно в этом случае материал запоминающего блока может быть сопряженным полимером.
Соединение между запоминающим блоком 3' и схемой 9 в схемной области 2 схематически показано на виде сверху по фиг.5а. Каждый из электродов 7, 8 в матрице соединяется со схемой 9 по числовым и разрядным шинам 10. В сечении, взятом вдоль линии Е-Е на фиг.5а, размещение по фиг.5а, образованное как подслои S1-S8 в тонкопленочном приборе 1, представлено на фиг.5b, где показаны два сложенных в стопку запоминающих блока 3'1, 3'2 и схема 9, которая в целом реализуется по тонкопленочной технологии. В частности, можно наблюдать, что токовые дорожки и проводниковые дорожки для запоминающего блока 3', т.е. нижележащие и вышележащие электроды 1, 8, а также шины 10, которые соединяют электроды схемы 9, по существу, все выполнены в одном и том же подслое, к примеру, здесь это S2, S4, S6 и S8, что позволяет облегчить генерирование таких токовых дорожек в виде электропроводных структур в одном и том же подслое в соответствии с назначением.
Фиг. 6а показывает, как несколько тонкопленочных приборов 1, в данном случае три, соединяются в стопочную конфигурацию. Как и прежде, схемные области обозначены позицией 2, а запоминающие области обозначены позицией 3 и на этом чертеже показаны со взаимным совмещением, но это не является обязательным условием. Интерфейсная область 4 образована на стороне схемных областей и соответственно совмещается, при этом электрические соединения между тонкопленочными приборами 1 схематически обозначены стрелками 4' и проходят вертикально через интерфейсную область 4. Далее, интерфейсная область 4 может быть образована с интерфейсами 12 ввода/вывода, которые соединяют тонкопленочные приборы 1 с непоказанными внешними приборами или периферийными приборами для ввода и вывода данных.
Фиг.6b вновь показывает тонкопленочные приборы 1 сложенными в стопку, но в данном варианте реализации размещенными на подложке 13 с активными электронными схемами 14. Эта подложка может быть реализована в неорганическом полупроводниковом материале, к примеру, кремнии или модификациях кремния, а активные электронные схемы для этого случая реализуются по КМОП технологии. Эти активные электронные схемы 14 в подложке 13 предназначены для задач управления и связи при управлении запоминающими блоками в тонкопленочных приборах и приспособлены для совместной работы с тонкопленочными схемами в схемной области 2 тонкопленочных приборов 1. Это оставляет больше места в тонкопленочных приборах 1 для целей запоминания, т.к. тонкопленочные схемы в схемной области 2 в этом случае могут быть ограничены до того, что необходимо, чтобы поддерживать эффективное управление и возбуждение запоминающего блока, тогда как задачи обработки, к примеру в отношении параллельного ввода и вывода данных для запоминающего блока и для исправления ошибок, перераспределения памяти и т.п., могут выполняться приборами обработки, воплощенными активными электронными схемами 14 в подложке. Вертикальные межсоединения 4' в интерфейсной области 4 в уложенных в стопку тонкопленочных приборах осуществляют связь с интерфейсной частью 15 на подложке 13, а электрическое соединение через эту интерфейсную часть и между схемами 14 и вертикальными межсоединениями 4' может, к примеру, обеспечиваться металлическими сквозными соединениями, образованными в интерфейсной части 15, но это должно иметь место в процессе, совместимом с КМОП технологией, если на подложке предусмотрены КМОП схемы. Вместо создания интерфейса 12 ввода/вывода в интерфейсной области 4 в уложенных в стопку тонкопленочных приборах этот интерфейс 12 ввода/вывода может быть выполнен в соединении с интерфейсом 15 подложки.
Другое выполнение устройства согласно изобретению показано на фиг.6с. Здесь, как и ранее, тонкопленочные приборы уложены в стопку на подложке 13, но вместо обеспечения интерфейсной области 4 тонкопленочных приборов 1 в ее краевой части образованы отдельные интерфейсные области 4 для создания вертикальных межсоединений между тонкопленочными приборами 1 и между ними и интерфейсом 15 в подложке 13. Это, в свою очередь, может привести к топологически выгодному размещению в схемной области в отдельном тонкопленочном приборе и исключить необходимость в нем в горизонтальных токовых дорожках.
В варианте выполнения по фиг.6с устройство может быть реализовано, как показано на фиг.7. Здесь предусмотрены отдельные слои 16 между каждым тонкопленочным прибором 1, как, к примеру, такие слои, как известные из патентной заявки Норвегии 980781, которая принадлежит заявителю по настоящей заявке и которая приведена в качестве ссылки. Эти отдельные слои могут либо по отдельности, либо в выбранных комбинациях воплощать, например, электрическую, тепловую, оптическую или механическую изолирующую функцию. В стопочной конфигурации они могут также использоваться как выравнивающие слои. Когда интерфейсные области 4 в тонкопленочных приборах 1 выполнены так, как показано на фиг.7, это, однако, заранее предполагает, что они проходят через разделительные слои 16, а это должно осуществляться межсоединениями, к примеру, в виде сквозных соединений в разделительных слоях, что в отношении изолирующей функции может быть нецелесообразным и вести к дополнительному удорожанию операций изготовления. Один способ избежать этого состоит в том, чтобы выполнить тонкопленочные приборы 1, как и прежде, в стопочной конфигурации, но теперь взаимно сдвинутыми.
Выполнение этого показано на фиг.8а, где тонкопленочные приборы снова образованы на подложке 13 и взаимно разделены разделительными слоями 16, но где интерфейсная область 4 предусмотрена между интерфейсом 15 в подложке 13 и над открытыми ступенями в тонкопленочных приборах на ее стороне. Соединения между тонкопленочными приборами 1 или между ними и подложкой 15 схематически обозначены соответствующими горизонтальными и вертикальными межсоединениями 4'.
Выполнение по фиг.8а может далее предусмотреть непоказанную несущую подложку смежно с тонкопленочным прибором 1 на противоположной стороне стопочной конфигурации. При изготовлении может далее иметь место размещение тонкопленочных приборов 1 от непоказанной несущей подложки вверх, после чего подложка 13 с активными электронными схемами 14 образуется на вершине стопочной конфигурации в качестве последнего шага в процессе изготовления. Это подразумевает, что межсоединения над интерфейсной областью 4 и к интерфейсной части 15 реализуются после размещения тонкопленочных приборов 1 в предыдущем шаге изготовления, что в некоторых случаях может оказаться полезным как с точки зрения стоимости, так и для упрощения в создании этих межсоединений.
Фиг.8b показывает выполнение, примерно соответствующее тому, что показано на фиг.8а, с тонкопленочными приборами 1, взаимно разделенными разделительными слоями 16 и вновь смещенными в стопочной конфигурации так, что тонкопленочный прибор 1, ближайший к подложке 13, не покрывает ее полностью, но образует ступеньку к поверхности подложки. Затем опять могут быть предусмотрены интерфейсная область 4 над ступенчатыми частями стопочной конфигурации и межсоединения 4' между тонкопленочными приборами 1 или между ними и интерфейсом 15 в подложке 13, проходящие горизонтально и вертикально над ступенями стопочной конфигурации.
Фиг. 9 показывает совершенно схематично, как каждый отдельный тонкопленочный прибор 11, 12, 13 составлен из нескольких подслоев, показанных здесь как четыре подслоя S1-S4. Горизонтальные электрические межсоединения могут быть образованы как составная часть подслоя S путем преобразования тонкопленочного материала в этом подслое, и соответствующие вертикальные электрические межсоединения могут создаваться через подслои S совмещением частей электропроводного материала в тонкой пленке. При частных условиях такие электропроводные или полупроводниковые структуры могут быть образованы на месте в уже сформированных тонкопленочных стопках либо они могут быть образованы отдельно в каждом отдельном подслое S, который затем может ламинироваться или иным образом соединяться в стопку, которая образует тонкопленочный прибор 1. В заявке PCT/NO99/00023, которая принадлежит заявителю по настоящей заявке и которая приведена в качестве ссылки, рассматривается способ образования горизонтальных и вертикальных электропроводных структур на месте посредством, к примеру, светового излучения или излучения частиц, для создания тем самым трехмерных электропроводных и полупроводниковых структур в уложенном в пачку тонкопленочном приборе. Образование таких структур может, однако, также иметь место посредством электрических полей, которые прикладываются с пространственной модуляцией для создания рисунка отдельного подслоя S с помощью специального генераторно-модуляторного устройства, такого как описанное в заявке PCT/NO99/00022, которая принадлежит настоящему заявителю и которая приведена в качестве ссылки.
Устройство согласно настоящему изобретению показано в разобранном виде на свои основные составные части на фиг.10, где оно представлено как три тонкопленочных прибора 11, 12, 13, а интерфейсная область 4 предусмотрена на краевой части тонкопленочных приборов. Устройство по фиг.10 показано с помощью подложки 13, которая содержит непоказанные активные электронные схемы и интерфейс 15, а также образует интерфейс 12 ввода/вывода для всего устройства. Использование подложки 13 этого вида в устройстве согласно настоящему изобретению, однако, необязательно, и конфигурация в виде стопки из тонкопленочных приборов 1 может также быть образована только на пассивной несущей подложке, к примеру, сформированной из фольгообразного материала или жесткого материала, такого как кремний.
Выполнение по фиг.10 имеет признаки, одинаковые с соответствующими выполнениями, показанными в упомянутой выше международной патентной заявке PCT/NO99/00185. В этой патентной заявке более подробно рассматривается матрично адресуемое запоминающее средство, которое будет пригодно для использования в устройстве согласно изобретению, а также рассматривается то, как можно реализовать схемы со сложенными в стопку тонкопленочных слоев и с помощью трехмерной технологии. Это средство может содержать диоды, транзисторы, схемы на комплементарных транзисторах и логические вентили, реализованные по тонкопленочной технологии, что, однако, не рассматривается более подробно здесь. Следует также понимать, что запоминающие блоки в отдельном тонкопленочном приборе могут конфигурироваться в виде одного или более запоминающих устройств, например ОЗУ, ПЗУ, ЗУ с однократной записью, стираемого или перезаписываемого ЗУ, либо комбинаций таких запоминающих устройств. Это также рассматривается подробнее в упомянутой выше патентной заявке и потому не будет далее описываться здесь.
Каждый тонкопленочный прибор 1 в устройстве согласно изобретению может встраиваться на соответствующий разделительный слой 16 перед тем, как имеет место соединение в стопку. Отдельные подслои в тонкопленочном приборе 1 могут иметь толщину менее 1 мкм, например, 0,1 мкм, что подразумевает, что тонкопленочный прибор 1, выполненный на несущей подложке или просто подложке, которая в значительной степени может соответствовать разделительному слою 16, будет составлять вместе с ней толщину, к примеру, 20 мкм и может в этом случае содержать больше 100 подслоев, что будет достаточно для реализации относительно сложных электронных схем по тонкопленочной технологии и одновременно позволит укладывать в стопку десятки отдельных запоминающих блоков 3' в каждой запоминающей области 3. При размере запоминающей ячейки 1 мкм2 единственный запоминающий блок объемом, например, 1 см2 может содержать 108 запоминающих ячеек этого вида, а следовательно, хранить по меньшей мере 108 бит. Тонкопленочный прибор размером с кредитную карточку будет, к примеру, содержать 40 таких отдельных запоминающих блоков и, следовательно, хранить 0,5 Гбайт. Если далее устройство, которое может быть, к примеру, воплощено как карточка, подобная карточке по стандарту PCMCIA, с толщиной 3 мм, может содержать 100 сложенных в стопку тонкопленочных приборов, то можно видеть, что это устройство способно хранить 50 Гбайт при условиях, заданных коэффициентом формы. Увеличенная способность хранения может быть получена при лучшем использовании полезной площади каждого тонкопленочного прибора, т.е. увеличения размеров запоминающих областей 3, но также и снижением размера отдельной запоминающей ячейки, поскольку размер, по меньшей мере, до 0,25 мкм•0,25 мкм является реальным. В этом случае емкость хранения может быть прямо увеличена до 800 Гбайт, и будет видно, что это устройство согласно настоящему изобретению, реализованное таким образом, могло бы воплотить массовый запоминающий прибор или замену жесткого диска, которые могли бы использоваться в большинстве современных персональных компьютеров или рабочих станций.
При условиях, которые следуют из данной плотности хранения данных, видно, что полная плотность хранения данных будет задаваться коэффициентом формы, площадью и толщиной устройства. В основном и по существу, масштабирование до запроектированной плотности хранения будет иметь место с помощью достаточного числа тонкопленочных приборов. Встроенное, к примеру, в карточку 3 типа PCMCIA устройство согласно изобретению могло бы затем заменить обычный запоминающий блок на жестком диске в этой карточке. Если заданный стандарт не создает ограничений на размеры, устройство согласно изобретению могло бы заменить известные решения на жестких дисках, например, в персональных компьютерах, и при соответствующем масштабировании предложить емкость массовой памяти в диапазоне Гбайт.
Наконец, нужно отметить, что даже хотя устройство согласно изобретению реализуется в виде планарной стопки, его можно реализовать и как конфигурацию в виде стопки, образованной отличной от этого геометрией. Когда тонкие пленки выполнены из гибкого материала, и если используется не подложка с активными схемами и на базе неорганических полупроводников, а, например, только гибкая несущая подложка в виде фольгообразного материала, все устройство может быть реализовано, например, свернутым в цилиндрическую или трубообразную конфигурацию, если это даст преимущество для такой цели. В любом случае, очевидно, что устройство согласно изобретению, реализованное в гибких материалах, может встраиваться в другие объекты, где требования плоскостности или жесткости больше не являются критическими, а потому использоваться для воплощения приложений в полностью отличных обстоятельствах, нежели те, которые рассматриваются как попадающие в объем традиционной компьютерной технологии.

Claims (20)

1. Масштабируемое устройство обработки данных, в частности устройство хранения данных, содержащее, по меньшей мере, один тонкопленочный прибор (1), который образует плоский слой, формируемый несколькими имеющими одинаковые размеры и уложенными в стопку подслоями (S) тонкопленочного материала, причем упомянутые подслои (S) каждого тонкопленочного прибора (1) содержат электроизолирующие, и/или проводящие, и/или полупроводниковые структуры и структуры с возможностью хранения информации, реализованные в тонкопленочном материале в подслое (S), при этом упомянутые структуры совмещаются или электрически контактируют с другими структурами этого типа в смежных подслоях в стопке, образуя тонкопленочный прибор (1) для реализации элементов активных или пассивных электронных схем или логических ячеек в тонкопленочном приборе, причем упомянутые активные и пассивные схемные элементы в тонкопленочном приборе (1) реализуются трехмерной архитектурой и проходят через, по меньшей мере, два ее подслоя (S), схемные элементы электрически соединяются горизонтальными электропроводными структурами, по меньшей мере, в одном подслое (S) и вертикальными электропроводными структурами, проходящими через, по меньшей мере, один подслой (S), и при этом стопка содержит, по меньшей мере, два тонкопленочных прибора (1), отличающееся тем, что каждый тонкопленочный прибор (1) содержит, по меньшей мере, одну запоминающую область (3), которая образует, по меньшей мере, один матрично адресуемый запоминающий блок (3'), каждый с носителем (6) памяти в подслое (S) в контакте с первым набором электродов в виде полосовидных параллельных электропроводных структур (7) или электродных структур и со вторым набором (8) электродов в виде соответствующих электродных структур, ориентированных, по существу, перпендикулярно электродным структурам (7) в первом наборе электродов, причем упомянутые наборы электродов образованы соответственно в других подслоях (S), примыкающих к упомянутому запоминающему подслою с каждой его стороны, посредством чего создаются адресуемые запоминающие ячейки в носителе (6) памяти в пересечениях между электродными структурами (7, 8) в первом и втором наборе электродов, и при этом тонкопленочный прибор (1) также содержит схемные области (2), которые образуют электронную тонкопленочную схему для управления, возбуждения и адресации запоминающих ячеек в, по меньшей мере, в одном запоминающем блоке (3'), при этом упомянутая электронная схема соединяется с электродными структурами (7, 8) соответственно в первом и втором наборе электродов в запоминающем блоке (3') по токовым дорожкам, которые образованы как электропроводные структуры, по существу, в тех же самых подслоях, в которых образованы наборы электродов, причем каждый тонкопленочный прибор (1) имеет соответствующий интерфейс к каждому другому тонкопленочному прибору в устройстве, причем упомянутые интерфейсы реализуются со связными и сигнальными шинами и поддерживающей схемой для обработки упомянутых шин и схемы, образованные в соответственно предназначенных для интерфейсов областях (4) в тонкопленочном приборе (1).
2. Устройство по п. 1, отличающееся тем, что носитель (6) памяти в, по меньшей мере, одном запоминающем блоке содержит материалы, выбранные среди молекулярных материалов в виде мономеров, олигомеров или полимеров, углеродосодержащих материалов в неорганическом или органическом виде, либо наложения или смеси таких материалов.
3. Устройство по п. 2, отличающееся тем, что носитель (6) памяти содержит запоминающий материал, который в запоминающих ячейках обеспечивает нелинейную характеристику ток/напряжение, причем упомянутая нелинейная характеристика ток/напряжение генерируется неорганическими или органическими диодами или материалом с пороговым переключением.
4. Устройство по п. 1, отличающееся тем, что носитель (6) памяти содержит переключаемый материал, который является энергонезависимым материалом, выбранным соответственно из ферроэлектрического материала или органического комплекса с переносом заряда.
5. Устройство по п. 1, отличающееся тем, что носитель (6) памяти является переключаемым и имеет нелинейную характеристику ток/напряжение.
6. Устройство по п. 1, отличающееся тем, что электронная схема содержит неорганические или органические полупроводниковые материалы.
7. Устройство по п. 1, отличающееся тем, что интерфейсные области (4) в, по меньшей мере, одном тонкопленочном приборе (1) выполнены интегрированными на краевой части упомянутого прибора, причем упомянутые краевые части взаимно совмещены, если упомянутое устройство содержит более одного тонкопленочного прибора.
8. Устройство по п. 2, отличающееся тем, что интерфейсные области (4) в краевой части дополнительно содержат интерфейс (12) ввода/вывода для соответствующего тонкопленочного прибора (1) или, опционально, для всего устройства в целом и воплощают функции для осуществления связи данными и сигналами с внешними и/или периферийными приборами.
9. Устройство по п. 1, отличающееся тем, что упомянутый тонкопленочный прибор (1) или стопка таких приборов образованы на подложке (13), которая содержит активные электронные схемы (14) для воплощения дополнительных функций управления, возбуждения или связи в устройстве, причем каждый тонкопленочный прибор (1) соединяется со схемой (14) над отдельной интерфейсной областью (4), которая в каждом случае проходит вертикально через тонкопленочные приборы, которые расположены между соответствующим тонкопленочным прибором и подложкой (13).
10. Устройство по п. 9, отличающееся тем, что подложка (13) содержит интерфейсную часть (15), которая проходит горизонтально в подложке и параллельно и смежно с расположенным над ней тонкопленочным прибором и которая электрически соединяется с интерфейсными частями (4) в тонкопленочном приборе (1) или тонкопленочных приборах (1), образованных над подложкой (13).
11. Устройство по п. 10, отличающееся тем, что интерфейсная часть (15) также содержит интерфейс (12) ввода/вывода для устройства в целом, причем упомянутый интерфейс (12) ввода/вывода воплощает функции для осуществления связи данными и сигналами с внешними и/или периферийными приборами.
12. Устройство по п. 11, отличающееся тем, что подложка (13) выполнена из полупроводникового материала, в частности из неорганического однокристального полупроводникового материала, и даже конкретнее, из такого однокристального полупроводникового материала, как кремний.
13. Устройство по п. 12, отличающееся тем, что электронные схемы (14) в подложке (13) реализуются по КМОП технологии.
14. Устройство по п. 10 или 13, отличающееся тем, что электрические соединения между электронными схемами в подложке (13) и ее интерфейсной частью (15) или через эту интерфейсную часть (15) к интерфейсной области (4) в вышележащих тонкопленочных приборах (1) реализуются как металлические межсоединения, совместимые с КМОП технологией.
15. Устройство по п. 1, отличающееся тем, что, по меньшей мере, два тонкопленочных прибора (1) имеют одинаковые размеры и взаимно совмещаются в содержащей их стопке.
16. Устройство по п. 15, отличающееся тем, что содержит, по меньшей мере, один разделительный слой (16), вставленный между смежными тонкопленочными приборами (1) и воплощающий либо по отдельности, либо в выбранных комбинациях соответственно электрическую, тепловую, оптическую, или механическую изолирующую функцию, или выравнивающую функцию, при этом упомянутые интерфейсные области в соответствующих тонкопленочных приборах (1) в каждом случае электрически соединяются по сквозным соединениям в соответствующем разделительном слое (16).
17. Устройство по п. 1, отличающееся тем, что, по меньшей мере, два тонкопленочных прибора (1) расположены взаимно сдвинутыми в содержащей их стопке.
18. Устройство по п. 17, отличающееся тем, что электрические соединения (4') между тонкопленочными приборами (1) и/или между тонкопленочными приборами (1) и опциональной подложкой (13) проходят горизонтально и вертикально по ступеням в стопке со сдвигами.
19. Устройство по п. 17, отличающееся тем, что содержит, по меньшей мере, один разделительный слой (16), вставленный между смежными тонкопленочными приборами (1) и по отдельности или в выбранных комбинациях воплощающих соответственно функцию электрической, тепловой, оптической или механической изоляции либо выравнивания, причем отдельные слои (16) образованы только на перекрывающейся части двух смежных тонкопленочных приборов, при этом интерфейсные области (4) соответствующих тонкопленочных приборов (1) образованы над открытыми поверхностными частями этих тонкопленочных приборов (1) в области их взаимного сдвига, так что разделительный слой (16) между тонкопленочными приборами (1) образует неразрывный слой без сквозных соединений для электрических соединений (4') между отдельными тонкопленочными приборами (1).
20. Устройство по п. 1, отличающееся тем, что оно образовано на несущей подложке, сформированной из фольгообразного материала или жесткого материала, такого, как кремний, причем упомянутая несущая подложка в каждом случае расположена смежно к самому нижнему тонкопленочному прибору в стопке или опционально предусмотренной подложке (13) с электронными схемами (14).
RU2001118285/28A 1998-12-04 1999-12-03 Масштабируемое устройство обработки данных RU2201639C1 (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO19985707 1998-12-04
NO985707A NO985707L (no) 1998-06-02 1998-12-04 Skalerbar datalagringsinnretning

Publications (2)

Publication Number Publication Date
RU2201639C1 true RU2201639C1 (ru) 2003-03-27
RU2001118285A RU2001118285A (ru) 2004-03-10

Family

ID=19902694

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001118285/28A RU2201639C1 (ru) 1998-12-04 1999-12-03 Масштабируемое устройство обработки данных

Country Status (10)

Country Link
US (1) US6541869B1 (ru)
EP (1) EP1135807A1 (ru)
JP (1) JP3825257B2 (ru)
KR (1) KR100437925B1 (ru)
CN (1) CN1160792C (ru)
AU (1) AU764850B2 (ru)
CA (1) CA2353496C (ru)
HK (1) HK1041982B (ru)
RU (1) RU2201639C1 (ru)
WO (1) WO2000038234A1 (ru)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6950129B1 (en) 2000-11-22 2005-09-27 Hewlett-Packard Development Company, L.P. One-time-use digital camera
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
EP1302441B1 (en) * 2001-10-10 2007-01-03 Rohm And Haas Company An improved method for making lithium borohydride
US7727777B2 (en) * 2002-05-31 2010-06-01 Ebrahim Andideh Forming ferroelectric polymer memories
US6828685B2 (en) * 2002-06-14 2004-12-07 Hewlett-Packard Development Company, L.P. Memory device having a semiconducting polymer film
JPWO2004017410A1 (ja) * 2002-08-19 2005-12-08 セイコーエプソン株式会社 強誘電体メモリおよびその製造方法
DE10308323B4 (de) * 2003-02-26 2007-10-11 Infineon Technologies Ag Halbleiterchipanordnung mit ROM
JP4411598B2 (ja) * 2004-09-30 2010-02-10 セイコーエプソン株式会社 転写元基板及び半導体装置の製造方法
NO20052904L (no) 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
EP2037461A3 (en) * 2007-09-12 2009-10-28 Samsung Electronics Co., Ltd. Multi-layered memory devices
TW201207852A (en) * 2010-04-05 2012-02-16 Mosaid Technologies Inc Semiconductor memory device having a three-dimensional structure
JP6105266B2 (ja) 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
WO2013111757A1 (en) 2012-01-23 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105632545B (zh) * 2015-03-27 2018-04-06 上海磁宇信息科技有限公司 一种3d内存芯片
WO2019132994A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Memory arrays
CN109523921B (zh) * 2018-12-12 2021-07-23 上海天马有机发光显示技术有限公司 柔性显示面板和显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186457A (ja) * 1987-01-29 1988-08-02 Hitachi Ltd 半導体装置及びその製造方法
JPH07112811B2 (ja) 1989-12-15 1995-12-06 美和ロック株式会社 車輌の盗難防止装置
US5383269A (en) * 1991-09-03 1995-01-24 Microelectronics And Computer Technology Corporation Method of making three dimensional integrated circuit interconnect module
US5375085A (en) 1992-09-30 1994-12-20 Texas Instruments Incorporated Three-dimensional ferroelectric integrated circuit without insulation layer between memory layers
US5793115A (en) * 1993-09-30 1998-08-11 Kopin Corporation Three dimensional processor using transferred thin film circuits
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5714768A (en) * 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
CA2218307C (en) * 1997-10-10 2006-01-03 Gennum Corporation Three dimensional packaging configuration for multi-chip module assembly
JP3876088B2 (ja) * 1999-01-29 2007-01-31 ローム株式会社 半導体チップおよびマルチチップ型半導体装置

Also Published As

Publication number Publication date
JP3825257B2 (ja) 2006-09-27
WO2000038234A1 (en) 2000-06-29
KR100437925B1 (ko) 2004-06-30
JP2002533928A (ja) 2002-10-08
AU1699200A (en) 2000-07-12
CN1334963A (zh) 2002-02-06
CA2353496C (en) 2007-11-13
CA2353496A1 (en) 2000-06-29
CN1160792C (zh) 2004-08-04
US6541869B1 (en) 2003-04-01
HK1041982B (zh) 2005-04-29
EP1135807A1 (en) 2001-09-26
KR20010080691A (ko) 2001-08-22
AU764850B2 (en) 2003-09-04
RU2001118285A (ru) 2004-03-10
HK1041982A1 (en) 2002-07-26

Similar Documents

Publication Publication Date Title
RU2201639C1 (ru) Масштабируемое устройство обработки данных
KR100392446B1 (ko) 스케일가능 집적 데이터 처리 디바이스
RU2216055C2 (ru) Постоянная память и постоянные запоминающие устройства
RU2248626C2 (ru) Многомерная структура адресации для электронных устройств
US6982894B2 (en) Three-dimensional magnetic memory array with a minimal number of access conductors therein and methods thereof
EP1265287A2 (en) Non-volatile memory
RU2000108581A (ru) Постоянная память и постоянные запоминающие устройства
RU2000108482A (ru) Постоянная память и постоянное запоминающее устройство
CN1240132C (zh) 用于存储器件的装配结构和制造多层存储单元的方法
EP1488427B1 (en) A volumetric data storage apparatus comprising a plurality of stacked matrix-addressable memory devices
EP1451825B1 (en) A matrix-addressable array of integrated transistor/memory structures
KR100880098B1 (ko) 메모리 장치 및 메모리 장치의 제조 방법
NO312798B1 (no) Skalerbart databehandlingsapparat
NO310899B1 (no) Leseminne og leseminneinnretninger

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20081204