KR100880098B1

KR100880098B1 - 메모리 장치 및 메모리 장치의 제조 방법

Info

Publication number: KR100880098B1
Application number: KR1020047002284A
Authority: KR
Inventors: 바테르바이스티븐제이
Original assignee: 엔엑스피 비 브이
Priority date: 2001-08-17
Filing date: 2002-08-14
Publication date: 2009-01-23
Also published as: CN1543651A; KR20040032921A; US20030035338A1; GB0120113D0; US6639821B2; DE60225567D1; DE60225567T2; WO2003017281A2; JP2005500681A; WO2003017281A3; ATE389229T1; EP1425753A2; TWI223816B; EP1425753B1; CN100431040C

Abstract

메모리 장치는 드라이버 셀(3)을 덮는 메모리 소자(15)의 어레이를 포함한다. 비아(21)는 드라이버 셀(3)을 메모리 소자(15)에 접속시킨다. 비아는 어레이의 영역상에 분포되어 드라이버 셀(3)을 메모리 어레이의 행 및 열 도전체(9, 13)에 접속시킨다.

Description

메모리 장치 및 메모리 장치의 제조 방법{MEMORY CIRCUIT}

본 발명은 메모리 회로(memory circuit)에 관한 것으로, 구체적으로는 집적된 행 드라이버(row driver) 및 열 드라이버(column driver)를 갖는 메모리 회로에 관한 것이다.

전자 데이터 저장 장치에 대한 다수의 실현 방법이 현재 상업적으로 성공을 거두고 있다. 이들은 고체 상태 저장 장치(solid state storage), 광학 저장 장치(optical storage) 및 자기 저장 장치(magnetic storage)를 포함한다. 전형적으로 DRAM, SRAM, FLASH, EEPROM, 마스크 ROM(mask ROM) 및 그 외의 타입을 갖는 고체 상태 저장 장치는 이동 부품이 없고, 액세스가 빠르고, 데이터 레이트(data rate)가 높고, 랜덤 액세스가 가능하며 전력 소모가 낮다는 이점을 제공한다. 그러나, 이들은 비교적 값이 비싸다. CD, 미니 디스크(mini disk), DVD 또는 광 테이프 포맷(optical tape format) 등과 같은 광학 저장 장치는 비트당 비용이 낮고 복제하는 것이 용이하고 저렴하다. 그러나, 이들은 대량일 때에만 비트 당 비용이 낮을 수 있고, 비교적 긴 액세스 시간, 낮은 데이터 속도, 큰 체적 및 단순한 유사 랜덤 액세스(quasi-random access)라는 단점을 갖고 있다. 하드 디스크 및 플로피 디스크 드라이브 등과 같은 자기 저장 장치는 광학 저장 장치에 비해서 종종 더 낮은 데이터 밀도를 갖는 것을 제외하고는 광학 저장 장치와 유사한 특성을 갖는다.

그러므로, 위에서 언급된 고체 상태 저장 장치의 접근법의 이점을 달성하면서도 낮은 비용으로 대량의 저장 기법을 발견하고자 하는 요구가 계속적으로 존재해 왔다.

저가의 고체 상태 메모리를 달성하고자 하는 여러 접근법이 제안되어 왔다. 한 가지의 제안은, DRAM 및 SRAM 등과 같은 결정질 반도체 메모리 구조를 단순한 교차 구조(cross-over)를 이용하는 다른 구조로 대체하여 각 교차점에서 메모리 소자를 달성하는 것이다. 이러한 구조는 흔히 안티-퓨즈(anti-fuses)로 알려져 있다. 전형적으로, 금속 반도체 금속(metal semiconductor metal : MSM) 구조가 사용되는데, 이 구조에서는 비정질 실리콘, 실리콘 풍부형 실리콘 질화물(silicon-rich silicon nitride) 또는 폴리머 반도체 등과 같은 반도체 재료가 2개의 금속층 사이에 개재되고 있다. 다음에, 반도체층을 이용하여, 메모리 어레이를 형성함으로서 하나의 행 방향으로 연장되는 금속 트랙의 격자와 직교하는 열 방향으로 연장되는 금속 트랙(metal track)의 중첩된 격자(grid)를 격리시킨다. 특정한 행 및 특정한 열을 지정하는 것에 의해서, 트랙 사이의 교차점에 위치한 MSM 장치에 액세스할 수 있다.

교차점에 있는 장치(device)만이 판독될 수 있도록, 적합한 드라이버 회로(driver circuitry)를 제공하여 교차점에 있는 장치만이 판독되도록 할 필요가 있다. 또한, 이 장치가 전기적으로 서로 다른 특성을 갖는 2개의 상태 사이에서 스위칭될 수 있도록 장치 자체를 정의할 필요가 있다.

교차점 구조의 이점은 그 크기가 소형이라는 것이다. 최소의 리소그래피 피쳐 크기(lithographic feature size)를 F라고 가정하면, 단일의 교차 소자(cross-over element)를 F²의 어레이 내에 끼워넣을(fitted) 수 있다. 이는 각각의 직교형 금속 격자(orthogonal metal grid)가 F의 라인 폭을 가지고 F의 라인간 간격(inter-line spacing)을 가져서, 그 결과로 각 셀의 면적이 (2F)²가 되기 때문이다. 트랜지스터에 기반하는 이와 다른 메모리 셀은 적어도 이 영역의 2배를 점유한다.

예를 들면, 필립스 일렉트로닉스 엔 브이에 의한 WO 96/19837에 적절한 구조가 알려져 있다.

고밀도를 목표로 하는 이와 다른 접근법의 예는 Ovshinsky 등에 의한 US 4,646,266에 개시되어 있다. 이 접근법에서는, 교차 구조의 복수의 층을 일반적으로 복수의 층 주위에 정렬되는 드라이버 전자 회로와 함께 이용한다. 그러나, 드라이버의 복잡성 및 드라이버 회로를 위해 요구되는 면적이 상당히 크다.

또한, 교차 구조를 이용하는 셀의 크기면에서의 향상은, 종래의 트랜지스터를 제조하는 데 이용되는 종래 프로세스에 비해서 이러한 박막 프로세스에 이용되는 피쳐 크기가 더 큰 것을 상쇄하기에는 충분하지 않다.

더욱이, 단지 메모리 셀 어레이를 제공하는 것만으로는 충분하지 않다. 또한, 행 및 열 드라이버(row and column drivers)를 제공하는 것도 필요한데, 이들은 일반적으로 개별 메모리 셀 소자보다 훨씬 더 크다.

메모리 셀 어레이가 반도체 기판 상에 적층되어 있는 전기적으로 프로그래밍 가능한 판독 전용 메모리(read only memory)에 대해 개시하는 Roesner에 의한 US 4,442,507에 추가적인 장치가 설명되어 있다. 행 전극 및 열 전극은 각각 메모리 셀 어레이의 전체 폭을 거쳐 연장되고, 각각의 메모리 셀이 각 교차점에서 정의된다. 행 및 열 전극의 단부(end)에 제공되는 비아(vias)는 메모리 셀 어레이를 통과하여 아래 방향으로 연장되어, 반도체 기판 위에 제공되는 드라이버 전자 회로의 층까지 도달된다.

본 발명의 목적은 메모리 셀 어레이 내에서 메모리 셀의 밀도를 더 향상시키는 것이다.

본 발명에 따르면, 평면 내에서 연장되는 기판과, 기판의 사전 결정된 영역 위에서 기판의 평면에 실질적으로 평행하게 복수의 행 및 열로 정렬되는 메모리 소자의 어레이와, 메모리 소자의 행을 따라서 연장되고 제각기의 행에 있는 메모리 소자에 접속되는 복수의 행 도전체(row conductor)와, 메모리 소자의 열을 따라서 연장되고 제각기의 열에 있는 메모리 소자에 접속되는 복수의 열 도전체(column conductor)와, 상기 메모리 어레이 및 기판 사이의 층 내에서 정렬되어 행 및/또는 열 도전체를 구동하기 위한 드라이버를 포함하는 복수의 드라이버 셀과, 상기 드라이버 셀 및 메모리 셀의 어레이 사이에 있는 절연층을 포함하는 메모리 장치를 제공하는 것으로, 절연층을 통과하는 복수의 도전체는 사전 결정된 영역 상에 분포되어 드라이버 셀을 대응되는 행 또는 열 도전체에 접속시킨다.

그러므로, 본 발명에서 드라이버는 메모리 어레이 하부의 어레이 내에서 정렬된다.

따라서, 드라이버 전자 회로는 메모리 소자 어레이의 영역의 대부분 또는 전부를 사용할 수 있어, 공간을 절약할 수 있다.

바람직하게는, 각각의 드라이버 셀은 열 드라이버를 포함한다. 행 드라이버를 드라이버 셀 내에 통합시킬 수 있고, 이와 다르게, 행 드라이버를 메모리 소자의 어레이 주위에 정렬시킬 수 있으며, 메모리 소자의 어레이 아래에 있는 드라이버 셀은 열 드라이버를 제공할 수도 있다.

바람직하게는, 메모리 소자의 어레이가 절연층에 의해서 드라이버 셀의 어레이로부터 이격되어 있고, 절연층을 통과하는 비아 홀(via holes)이 제공되어 드라이버 셀과 메모리 소자 어레이의 열 도전체를 접속시킨다.

편의상, 드라이버 셀의 어레이와 메모리 셀의 어레이 사이에 절연층을 제공하고, 도전성 비아가 드라이버 셀의 열 드라이버를 대응되는 열 도전체에 접속시킬 수 있다.

바람직하게는, 드라이버 셀의 각각의 열은 다수의 열 도전체의 아래에 위치되고, 드라이버 셀의 각각의 열에 있는 각각의 열 드라이버는 다수의 열 도전체 중 서로 다른 하나에 접속된다. 이 방식으로, 각각의 열 도전체를 대응되는 열 드라이버에 접속시킬 수 있다.

편의상, 행 드라이버를 메모리 어레이의 영역 외부에 정렬시킬 수 있다.

본 발명의 특히 바람직한 실시예에서는, 메모리 소자의 단일 어레이 대신에, 복수의 이러한 어레이를 포함하는 스택(stack)이 제공되고, 각각의 어레이는 기판의 평면에 실질적으로 평행하게 정렬되는 메모리 소자의 복수의 행 및 열을 포함한다.

바람직하게는, 각각의 열 드라이버는 정확히 그 어레이의 스택 중 하나의 내부에 있는 열을 구동하고, 다른 어레이 내에 있는 열은 구동시키지 않는다.

스택의 최하층 이외의 층 내에서 드라이버 및 열 도전체 사이에 비아를 위한 통로를 제공하기 위해서, 스택의 하부층은 메모리 소자가 정의되지 않는 갭(gap)을 갖는 것이 바람직하다. 비아는 이들 갭을 통과하여 갭의 한 측에 있는 열 드라이버를 갭의 다른 측에 있는 메모리 어레이 층에 접속시킬 수 있다.

각각의 행 드라이버는 메모리 소자의 어레이의 각각의 스택 내에 있는 행을 구동할 수 있다. 이는 더 용이한 접속을 가능하게 한다.

이와 다르게, 각각의 행 드라이버는 단 하나의 층 내에 있는 행을 구동할 수 있다. 이 방식으로, 행의 어드레스 지정에서는 각각의 층 내의 용량(capacitance)을 구동할 필요가 없으므로 액세스 시간을 가속시킨다.

본 발명은 또한 평면 내에서 연장되는 기판 위에 메모리 장치를 제조하는 방법에 관한 것으로서, 기판 상에 적어도 열 드라이버를 포함하는 드라이버 셀의 어레이를 정의하는 단계와, 드라이버 셀의 어레이 상에 절연층을 증착하는 단계와, 절연층 상에 복수의 열 도전체를 증착하는 단계와, 실질적으로 드라이버 셀의 어레이 상에 복수의 행 및 복수의 열로 정렬되는 메모리 소자의 어레이를 정의하는 단계와, 복수의 행 도전체를 증착하는 단계를 포함한다.

본 발명을 더 잘 이해하기 위해서, 첨부된 도면을 참조하여, 순수하게 예시의 방법으로서 본 발명을 설명할 것이다.

도 1은 열 및 행 드라이버를 갖는 메모리 셀 어레이를 통과하는 단면도,

도 2는 도 1에 도시된 어레이의 평면도,

도 3은 본 발명에 따른 메모리 셀 장치의 개략적인 평면도,

도 4는 본 발명에 따른 메모리 장치의 제 2 실시예에 대한 개략적인 측면도,

도 5는 본 발명의 제 3 실시예의 개략적인 평면도,

도 6은 본 발명의 제 4 실시예의 개략적인 평면도,

도 7은 본 발명의 제 5 실시예에 따른 메모리 셀 어레이의 단면도,

도 8은 추가적인 실시예에서 다중층 구조의 상부로부터 2번째 층 내의 비아의 구조를 도시하는 도면,

도 9는 추가적인 실시예에서 다중층 구조의 상부로부터 3번째 층 내의 비아의 구조를 도시하는 도면,

도 10은 층 선택 트랜지스터 및 층 선택 버스의 추가적인 세트를 포함하는 서브 셀을 도시하는 도면.

도 1 및 도 2는 본 발명의 제 1 예시적인 실시예에 따른 메모리 장치를 도시한다. 기판(1)(편의상, 반도체 기판) 상에 이 장치를 형성한다. 복수의 드라이버 셀(3)은 기판의 영역 상에 서브 어레이(sub-array)(5)를 형성하여 정의된다. 드라이버 셀 위에 이하에서 설명될 다른 구성 요소가 형성되어야 하기 때문에 도 2에서는 드라이버 셀을 점선으로 나타낸다.

드라이버 셀(3)은 디코더 회로(decoder circuitry) 및 드라이버 회로를 포함한다. 이들은 본 명세서에서는 더 설명되지 않는 종래의 반도체 기법 또는 박막 기법을 이용하여 종래의 방식으로 제조된다.

절연층(7)을 드라이버층 위에 제공한다. 절연층(7) 위에는, 기판(1)의 평면에 실질적으로 평행하게 기판(1)에 걸쳐 열 방향으로 연장되는 열 전극(9)을 제공한다. 열 전극(9) 위에 반도체 층(11)을 제공하고, 그 위에 행 전극(13)을 제공한다. 행 전극(13)은 기판의 평면에 실질적으로 평행하게 연장되지만, 열 전극(9)에 대해 실질적으로 직교한다. 설명된 실시예에서, 반도체 층은 비정질 실리콘으로 이루어진다.

행 전극(13), 열 전극(9) 및 반도체 층(11)은, 드라이버 셀(3)의 서브 어레이(5)와 동일한 기판(1)의 면적 위에서 연장되는 메모리 셀 어레이(17)를 형성한다.

행 전극(13) 및 열 전극(9) 사이의 각각의 교차점(15)에는 단일 메모리 소자(15)가 형성되는데, 행 전극(13) 및 열 전극(9)에 적절한 신호를 제공하는 것에 의해서 단일 메모리 소자(15)를 지정할 수 있다. 행 및 열 전극에 큰 전압을 제공하여 교차점에 위치하는 반도체 층(11)의 상태를 변화시키는 것에 의해 메모리 셀에 기록할 수 있다. 행 및 열 전극에 더 작은 전압을 이용하여 메모리 셀의 판독을 실행할 수 있다. 적합한 판독 및 기록 프로토콜(protocols)은 본 기술 분야에서 잘 알려져 있다.

설명된 실시예는 오직 단일 반도체 층(11)만을 나타내지만, 이와 다른 구성도 적합하다. 예를 들면, 실리콘 질화물 등과 같은 하나의 절연 재료층으로부터 메모리 소자를 형성하거나, 예를 들면 반도체 층들 및 절연층들의 양자를 포함하는 다중층 구조로부터 메모리 소자를 형성할 수도 있다.

또한 본 발명은 후속적인 프로그래밍 단계에 의하는 것보다는, 제조 도중에 메모리 소자 내에 데이터를 저장하는 판독 전용 메모리에도 적용될 수 있다.

다시 말해, 본 발명은 교차형 메모리 셀 소자에 한정되는 것이 아니고, 본 발명의 구성은 행 및 열 전극에 의해서 구동되는 메모리 셀 소자의 어레이를 갖는 임의의 메모리에 적용될 수도 있는데, 이 임의의 메모리에는 실질적으로 DRAM, SRAM 및 본 기술 분야에서 잘 알려져 있는 다른 형태의 메모리를 포함하여 모든 타입의 메모리가 포함된다.

설명된 실시예에서, 드라이버 셀(3)은 각각 메모리 셀 어레이(17)의 대응되는 열 전극(9)을 구동하기 위한 단일 열 드라이버(19)를 포함한다.

열 드라이버(19)는 대응되는 도전성 비아(21)를 통해서 대응되는 열 전극(9)에 접속된다. 도전성 비아(21)는 도전성 재료(25)로 충진되는, 절연층(7) 내에서 정의되는 비아 홀(23)로서 형성된다. 비아 홀(23)은 각각의 열 전극(9)이 단일 열 드라이버(19)에 접속되도록, 어레이(17)의 영역 위에 분산된다. 행 드라이버(27)는 열 드라이버 및 메모리 셀 어레이(17)의 영역 외부에 정렬되고, 각각의 행 드라이버(27) 위의 드라이버 패드(driver pad)(31)에 접속되는 상호 접속부(interconnects)(29)에 의해 대응되는 행 전극(13)에 접속된다. 데이터 버스(data bus)(32)는 각각의 드라이버 셀(3)을 통과하도록 정렬된다.

행 드라이버(27)에 의해서 점유되는 실질적인 면적량을 도 2에서 확인할 수 있다. 또한 열 드라이버(19)가 메모리 셀 어레이(17) 아래에서 정렬되지 않는다면, 열 드라이버(19)는 비슷한 면적량을 점유할 필요가 있을 것이다.

그러므로 본 발명은 드라이버 셀을 열 전극에 상호 접속시키는 문제점을 용이하게 하는 한편, 드라이버 전자 회로에 요구되는 어레이 주위의 영역을 크게 감소시킨다. 도 2는 메모리 셀 어레이 주변부 주위의 행 드라이버에 요구되는 큰 면적을 도시하지만, 대부분의 종래 기술의 구성에서는 열 드라이버에도 동일한 면적을 제공할 필요가 있을 것이다.

US 4,442,507에 개시된 장치는, 본 발명에서와 같이 어레이 영역 위에 분산되어 있기보다는, 메모리 셀 어레이(17) 외부의 주위에 존재하는 행 및 열 전극을 접속시키는 비아를 제공한다. 이러한 장치는, 각각의 구동 신호(drive signal)가 상호 접속부를 따라 어레이의 에지(edge)의 정확한 위치로 도달될 필요가 있기 때문에, 드라이버와 행 또는 열 전극으로의 상호 접속부와의 배치를 더욱 더 어렵게 만든다. 정렬 및 라우팅(routing)에 있어서의 어려움에 추가하여, 상당한 면적이 상호 접속부에 의해서 점유되어야 할 필요성이 있을 것이다. 그러므로, 본 발명의 장치는 열 디코더 및 드라이버 작동을 위한 공간을 증가시킨다.

본 발명의 드라이버 셀은 제각기 행 및 열 도전체에 평행하게 행 방향 및 열 방향으로 연장되는 규칙적인 서브 어레이 내에서 분산된다. 이는 또한 메모리 셀 어레이 아래의 이용 가능한 공간 내에서 드라이버 셀을 패킹(packing)하는 것을 돕는다. 다수의 열 전극은 드라이버 셀의 각 열 위에 정렬된다. 도 2에서, 드라이버 셀의 제 1 열(33) 위에 4개의 열 전극(9)이 도시되어 있다. 실제적으로는 더 많이 존재할 수 있다. 셀의 제 1 열(33) 위에 있는 각각의 열 전극(9)은 비아(21)에 의해서 드라이버 셀(3) 중의 하나에 접속된다.

본 발명에 따른 장치에서, 여러 방법 중의 하나의 임의의 방법으로 셀을 형성하고 분포시킬 수 있다. 그러나, 각 드라이버 셀의 면적을 최대화하는 것이 드라이버 셀의 설계를 용이하게 하기 때문에, 열 전극의 구동과 관련되는 셀의 개수를 최소화하는 것이 관심 대상이 된다.

메모리 소자(11)의 m 열 및 n 행을 갖는 메모리 어레이(17)의 예(도 3)를 고려하고, 행 방향에서 어레이에 걸쳐 k개의 드라이버 셀(3)이 존재한다고 하자. 명확히 하기 위해, 오직 단일 드라이버 셀(3)만을 도시하였다. 그러므로, 각각의 드라이버 셀은 m/k개의 상이한 열 전극(9) 아래에 위치되고, 따라서 각각의 셀이 하나의 열을 구동할 수 있도록 각각의 열에 m/k개의 드라이버 셀이 필요하게 된다. 따라서 여기에는 전부 m개의 드라이버 셀(3)이 존재한다. 어레이의 에지에서 행 드라이버(27)에 의해 행 전극(13)이 구동된다.

각각의 행 및 열에 있는 셀의 개수는 모두 정수여야 하기 때문에, m, n, k, m/k 및 nk/m은 모두 정수여야 한다. 예를 들면, m=10000, n=5000이면, n/m=1/2이기 때문에, 적합한 k의 값은 20, 50, 100, 200이다.

위의 설명은 각각 하나의 열 드라이버(19)를 포함하는 최소 m개의 셀이 존재한다는 것을 명백하게 한다. 그에 대한 수정에서, 셀(3)은 또한 행 드라이버(27)를 포함할 수 있다. 본 명세서의 m×n 어레이에 있어서, 오직 n개의 행 드라이버(27)(n은 m보다 작다고 가정함)가 요구되기 때문에 m개의 셀(35)은 행 드라이버를 수용하기에 충분하고도 남는다. 게다가, 서브 어레이 내에 있는 셀(3)의 각각의 수평적 행은 k개의 셀을 갖지만 오직 k보다 작은 nk/m개의 행만을 구동한다. 충분한 셀이 행 드라이버에 의해 점유되어 이들 nk/m개의 행을 구동하므로, 나머지 k(1-n/m)개의 셀을 다른 용도로 이용할 수 있다.

편의상, 순수한 예로서, 정사각형 어레이(17) 및 서브 어레이(5)를 다음에 고려한다. 즉, n=m, k=

이다. 정사각형 어레이에 있어서, 이 상황은 보다 단순하다. m×m 어레이에 있어서, 서브 어레이의 수평 방향 및 수직 방향의 양쪽으로

개의 셀이 존재하여 전체적으로 m개의 셀이 획득되며, 각 셀은 전체 어레이를 지정하기 위해 하나의 열 드라이버 및 하나의 행 드라이버를 포함해야 한다. 마지막으로, 제 1 실시예에서와 같이 행 드라이버(27) 전체를 어레이의 외부에 위치시키는 것이 유리할 수 있다. 이렇게 하는 이유는 추후에 명확하게 할 것이다.

상부의 메모리 어레이와 열 드라이버 서브 어레이 사이의 상호 접속부를 메모리 셀 소자(15)의 16×16의 행 및 열을 갖는 정사각형 어레이용으로서 도 4에 개략적으로 도시하였다. 행 드라이버(27)는 어레이의 한 측에 위치되고 메모리 어레이와는 다른 레벨에 있다. 작은 원(21)은 유전층(7) 내의 비아를 나타내는데, 이는 드라이버 서브 어레이(5)를 메모리 어레이(17)로부터 분리시키고 이들 드라이버 서브 어레이(5) 및 메모리 어레이(17)가 전기적으로 접속되게 한다(또한 직사각형 어레이를 선택할 수도 있지만, 위에서 강조된 이유 때문에, 정사각형 어레이가 특히 용이함). 드라이버 셀(3)은 복수의 행(35) 및 열(33)로서 정렬된다. 드라이버 셀(3)의 각각의 열(33)은 4개의 행 전극(13) 아래에 위치되고, 각각의 열에 있는 4개의 드라이버 셀(3)은 각각 4개의 상부의 열 전극(9) 중에서 서로 다른 하나를 구동한다.

도 5는 비아 홀(21) 패턴 내에서 정렬 에러(alignment errors)를 허용하기 위해서 서브 어레이(5) 내에 있는 각각의 셀(3) 위의 하나의 열 전극(9)이 생략되어 있는 이와 다른 실시예를 나타낸다. 이 경우에, 메모리 어레이는 실제로 16×12의 메모리 소자(15)가 된다. 사실상, m×m 소자(15)의 통상적인 정사각형 어레이에 있어서, 셀(3)당 하나의 열 전극(9)을 생략하여 아래에 놓인 서브 어레이 내의 열 드라이버(19)로의 상호 접속을 가능하게 하는 것은 셀(3)당

-1행의 메모리 소자(15), 그에 따른 어레이당

(

-1)행, 또한 그에 따른 어레이(17)당 m×

(

-1)개의 소자(15)가 있다는 것을 의미한다. m=10⁴이면, 메모리 소자의 개수는, 비아(21)용으로 셀 당 하나의 행을 생략하지 않고서 예측될 수 있는 값인 1×10⁸이라기보다는 10⁶(10²-l)=0.99×10⁸이다.

또한 여행 전극(13)을 어레이(17) 아래의 행 드라이버(27)에 접속시킬 수 있다. 도 6은 12×12 어레이에 있어서 이러한 구성을 나타낸다. 여기에서, 각각의 셀(3)은 행 드라이버(27) 및 열 드라이버(19)의 양자를 포함하고, 여기에는 셀(3)당 어레이(17)에 대해 2개의 비아 접속부(21, 45)가 존재해야 한다. 행 상호 접속 비아 홀(row interconnect via hole)(45)을 위한 공간을 가능하게 하기 위해서 도 4의 구성에 비해서 셀(3)당 하나 더 작은 개수의 열 전극(9) 및 하나 더 작은 개수의 행 전극(13)을 제공한다.

일반적인 m×m 어레이에 있어서, 각각의 셀(3) 위에서 하나의 열 전극(9) 및 하나의 행 전극(13)을 생략하여 아래에 놓인 서브 어레이로의 상호 접속을 가능하게 하는 것(여기에서는 행 드라이버(27) 및 열 드라이버(19)의 양자를 가지고 이루어짐)은, 셀(3)당

-1개의 행 또는 열, 그에 따른 어레이당

(

-1)개의 행 또는 열, 그에 따른 어레이당 m(

-1)²개의 소자(15)가 존재한다는 것을 의미한다. m=10⁴이면, 메모리 소자(15)의 개수는 0.98×10⁸이다. 어레이 아래에 존재하는 행 드라이버(27)를 가지고, 셀(3)은 시프트 레지스터(shift register) 내의 전달 신호(carry signal)가 하나의 셀(3)로부터 다른 셀로 전달될 수 있는 방식으로 함께 접속될 수 있다.

드라이버 전자 회로를 수용하기 위해서 서브 어레이 내의 각 셀(3) 내에 어느 정도의 면적이 존재하는지를 고려하는 것은 중요하다. 1㎛의 라인, 간격 및 정렬을 달성할 수 있는 기법을 고려하면, 2F 어레이의 피치는 2㎛일 것이다. 예를 들어, m=10⁴개의 소자(15)로 이루어진 어레이를 고려하면, 서브 어레이(5) 내의 각각의 셀(3)은 평방 200㎛일 것이고, 이는 1㎛ 설계 규칙(design rule)을 갖는 드라이브 전자 회로에 있어서 통상적으로 충분할 것이다. 게다가, 피쳐 크기로 F를 갖고 m개의 소자로 이루어진 어레이를 갖는 기법에 있어서, 서브 어레이 내에 있는 각각의 셀(3)은 2×

F 평방을 갖는다.

도 7을 참조하면, 본 발명의 추가적인 실시예는 단일 드라이버 셀 어레이(5)를 갖는 메모리 셀 어레이(17)의 다수의 층(37)을 포함한다. 메모리 셀 어레이의 각각의 층(37)은 위에서 설명된 바와 같이 크게 형성될 수 있다.

단 하나의 중요한 차이점은 하부의 메모리 셀 어레이 층(37)을 통해서 비아(21)를 라우팅하여 상부 층(37)에 도달시킬 필요가 있다는 것이다.

도 8은 추가적인 실시예에서 다중층 구조의 상부로부터 2번째 층 내의 비아의 구조를 도시하며, 도 9는 상부로부터 3번째 층 내의 비아 구조를 도시한다. 명확하게 하기 위해, 서브 셀(3)의 4×4 어레이를 도시하였으나 실제 장치에서는 그보다 더 많은 서브 셀(3), 행 전극(13) 및 열 소자(9)가 존재할 것이다. 위쪽으로부터 층을 통과하는 비아 홀(39) 및 접속 비아 홀(connection via holes)(21)을 통해서, 열 도전체(9)에 접속시킨다. 도 7에서와 같이, 행은 측방향으로부터 구동된다.

다음에 메모리의 p개의 층을 취한다. 본 명세서의 공칭적인 16×12 어레이에 있어서 최상층은 도 5와 동일하게 보인다. 다음에 비아 홀은 메모리 소자의 아래에 놓인 층을 전부 통과해야 한다. 한 레벨 아래의 메모리 층은 열 드라이버로 향하는 그 자신의 비아 홀을 가져야하지만, 또한 위의 층으로부터 비아 홀을 생략해야 한다. 이렇게 하기 위해서, 도 8에 도시된 바와 같이 셀당 하나의 열을 생략해야 하고, 그렇게 하면 어레이는 12×12가 된다. 아래에 있는 다음 레벨에서, 도 9에 도시된 바와 같이 추가적인 열을 생략해야 하고, 그렇게 하면 이제 어레이는 8×12가 되며, 그 다음도 이와 같다. m×m 어레이에 대해서 이를 일반화하면, 상부 층은 위에서와 같이 m×

(

-1)개의 소자를 포함하고, 다음의 아래 층은 m(

-1)²개의 소자를 갖고, 그 아래의 층은 m(

-1)(

-2)개의 소자를 갖고, 다음 층은 m(

-1)(

-3)개의 소자를 갖는 것 등과 같다. p층의 전체 어레이는 m(

-1)(p

-

)개의 소자를 포함한다. m=10⁴이고 p=10이면, 10⁹가 아니라 0.95×10⁹개의 소자가 된다.

다중층에 있어서, 데이터 버스(32)는 단일층 메모리용이다. 그러나, 각각의 서브 셀(3)은 도 10에 도시된 바와 같이 층 선택 트랜지스터(layer select transistors)(41) 및 층 선택 버스(layer select bus)(43)의 추가적인 세트를 포함해야 한다. 층 선택 버스(43)는 드라이버(19)를 비아(21) 중에서 선택된 하나에 접속시키도록 3쌍의 상보형 층 선택 라인(complementary layer select lines)(45) 을 포함한다. 오직 n채널(n-channel)에서는, 8개의 층 중 하나를 선택하기 위해서 전형적으로 선택 버스 내의 6개의 라인 및 14개의 트랜지스터를 필요로 할 것이다. 이와 다르게, n채널 및 p채널 장치를 이용하면, 선택 라인의 개수를 3으로 감소시킬 수 있다.

위의 내용 전체에서, 3F의 폭을 갖는 갭 내에 비아를 형성할 수 있다고 추정된다(이는 비아가 요구되는 경우에, 하나의 행 또는 하나의 열을 생략하여, 그에 따라 생략된 행 또는 열의 각 측면에 있는 원래의 간격 F에 행 또는 열 자체에 의한 F를 더하는 것으로부터 3F의 갭을 형성함). 전기적 간섭(electrical interference)을 감소시키기 위해서 메모리 층들을 서로간에, 또한 드라이버 전극으로부터 충분히 먼 간격을 갖도록 하기 위해서는 상당히 두꺼운 유전층을 필요로 할 수 있다. 이 경우에, 유전층 두께가 측방향(lateral) 피쳐 크기를 초과하기 시작한다면, 하나보다는 많은 행 또는 열을 생략하여 비아 홀에 더 많은 공간을 제공할 수도 있다. 본 명세에서와 같이 2개의 행/열을 제거하는 것에 의해서, 비아를 위한 간격이 5F가 되기도 하고, 또는 3개의 행/열을 제거하는 것에 의하면 7F가 되기도 한다. 이는 메모리 용량을 어느 정도 감소시키지만, 여전히 급격히 감소시키지는 않는다. 도 7에 도시되어 있으나, 서브 어레이 내에서 셀당 3개의 행이 제거되어 비아를 위해서 7F의 공간을 유지하는 단일층 메모리에 있어서, 메모리 소자의 개수는 m×

(

-3)이다. m=10⁴이면, 소자의 개수는 0.97×10⁸이고, 이는 비아 홀을 위해서 3F만이 허용될 경우의 0.99×10⁸에 비교된다. 따라서, 이 경우에 본 발명의 이점을 또한 획득할 수 있다.

본 개시 내용을 판독하는 것으로부터, 당업자들에게는 다른 변경 및 수정이 명백할 것이다. 이러한 변경 및 수정은 반도체 장치의 설계, 제조 및 사용에서 이미 알려져 있고, 본 명세서에서 설명된 특징에 추가하여, 또는 대체하여 이용될 수 있는 등가물 및 다른 특성을 포함할 수 있다. 이 애플리케이션에서 청구항은 특정한 특징의 조합으로서 체계화되어 있으나, 본 발명에서와 동일한 기술적 문제점의 일부 또는 전부를 완화시키는지 여부에 관계없이, 본 발명의 범주는 또한 임의의 새로운 특징 및 본 명세서에서 명시적으로 또는 함축적으로 개시되었거나 그의 일반화로 개시된 특징의 임의의 새로운 조합을 포함할 수 있다는 것을 이해해야 한다. 본 명세서의 출원인은 본 애플리케이션 및 그로부터 유도되는 임의의 추가적인 애플리케이션을 실행하면서, 이러한 임의의 특징 및/또는 이러한 특징의 조합으로 새로운 청구항을 형성할 수 있다는 것을 언급하였다.

Claims

평면 내에서 연장되는 기판과,

상기 기판의 사전 결정된 영역 위에서 상기 기판의 평면에 실질적으로 평행하게 복수의 행 및 열로 정렬되는 메모리 소자 어레이(an array of memory elements)와,

상기 메모리 소자 어레이의 행 방향으로 연장되고, 각 행의 메모리 소자에 접속되어 상기 각 행의 상기 메모리 소자를 구동하는 복수의 행 도전체(row conductors)와,

상기 메모리 소자 어레이의 하부에서 상기 메모리 소자 어레이의 상기 열을 따라서 연장되고, 각 열의 메모리 소자에 접속되어 상기 각 열의 상기 메모리 소자를 구동하는 복수의 열 도전체(column conductors)와,

상기 행 도전체 및/또는 상기 열 도전체를 구동하기 위한 드라이버(drivers)를 포함하는 복수의 드라이버 셀(driver cells)과,

상기 드라이버 셀과 열 도전체 사이에 있는 절연층(insulating layer)과,

상기 절연층을 통과하는 복수의 도전체를 포함하되,

상기 드라이버 셀은 상기 절연층과 상기 기판 사이의 상기 사전 결정된 영역 상에 분포되어 각각의 상기 드라이버가 상기 복수의 도전체 중의 하나를 통해서 대응 열 도전체 또는 대응 행 도전체에 접속하게 하는

메모리 장치.
제 1 항에 있어서,

상기 복수의 드라이버 셀은 상기 기판의 상기 사전 결정된 영역에 걸쳐 연장되는 규칙적인 드라이버 셀 어레이 내에 정렬되는 메모리 장치.
제 2 항에 있어서,

상기 드라이버 셀은 제각기 메모리 셀의 행 및 열에 평행한 복수의 행 및 열 로 정렬되고,

각 열의 드라이버 셀은 복수의 열 도전체 아래에 있으며,

각 열의 드라이버 셀 내에 있는 드라이버는 상기 각 열의 드라이버 셀이 아래에 위치하는 상기 복수의 열 도전체 중 서로 다른 하나의 열 도전체에 접속되는 메모리 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 행 드라이버는 상기 메모리 소자 어레이의 외부 주위에 정렬되는 메모리 장치.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 메모리 장치는 행 도전체 및 열 도전체에 의해서 접속되는 메모리 소자 어레이의 스택(stack)을 포함-각각의 어레이 층은 상기 기판의 평면에 실질적으로 평행하게 정렬되는 메모리 소자의 복수의 행 및 복수의 열을 포함함-하는 메모리 장치.
제 5 항에 있어서,

각각의 열 드라이버는 상기 메모리 소자 어레이의 스택 중 하나의 스택 내에 있는 하나의 열 도전체를 정확하게 구동하는 메모리 장치.
제 6 항에 있어서,

상기 메모리 소자의 적어도 하나의 어레이는 상기 메모리 소자가 정의되지 않는 갭(gap)을 갖고,

비아(vias)는 상기 갭을 통과하여 상기 적어도 하나의 메모리 소자 어레이의 한 측에 있는 상기 드라이버를 상기 적어도 하나의 메모리 소자 어레이의 반대 측에 있는 추가적인 메모리 소자 어레이에 접속시키는 메모리 장치.
제 5 항에 있어서,

각각의 행 드라이버는 상기 메모리 소자 어레이의 각각의 상기 스택 내에 있는 행을 구동하는 메모리 장치.
제 5 항에 있어서,

각각의 행 드라이버는 상기 메모리 소자 어레이의 상기 스택 중 단 하나의 스택 내에 있는 행을 구동하는 메모리 장치.
평면으로 연장되는 기판 상에 메모리 장치를 제조하는 방법으로서,

상기 기판의 사전 결정된 영역 위에 적어도 열 드라이버를 포함하는 드라이버 셀 어레이를 정의하는 단계와,

상기 드라이버 셀 어레이 위에 복수의 도전체를 갖는 절연층을 증착하는 단계와,

상기 절연층 위에 복수의 열 도전체를 증착하는 단계와,

실질적으로 상기 열 도전체 상에 복수의 행 및 복수의 열로 정렬되는 메모리 소자의 어레이를 정의하는 단계와,

상기 메모리 소자 어레이 위에 복수의 행 도전체를 증착하는 단계를 포함하되,

상기 절연층과 상기 기판 사이의 상기 사전 결정된 영역 위에 드라이버 셀이 분포되어, 각각의 상기 열 드라이버가 상기 복수의 도전체 중의 하나를 통해서 대응 열에 접속하는

메모리 장치의 제조 방법.