CN113470712B - 相变存储器及其控制电路 - Google Patents

Abstract

本发明提供了一种相变存储器及其控制电路。通过使第一位线控制电路和第一字线驱动模块沿着位线的延伸方向布置，第二位线控制电路和第二字线驱动模块沿着位线的延伸方向布置，从而可允许在第一字线驱动模块和第二字线驱动模块的上方空间中也设置有功能性的位线，实现了对第一字线驱动模块和第二字线驱动模块的上方空间的有效利用，提高了相变存储器的版图利用率，有利于进一步缩减器件尺寸。

Description

相变存储器及其控制电路

技术领域

本发明涉及半导体技术领域，特别涉及一种相变存储器及其控制电路。

背景技术

信息技术的飞速发展需要大量的高性能存储器件，低压、低功耗、高速与高密度是存储技术的必然发展趋势。相变存储器PCM是在CMOS集成电路基础上发展起来的新一代非挥发固态半导体存储器，其相比于当今主流产品具有多种优势。例如，在存储密度方面，目前主流存储器在20多纳米的技术节点上出现极限，无法进一步紧凑集成；而相变存储器可达5纳米量级。以及，在存储速度方面，相变存储器的相变电阻比闪存快100倍，使用寿命也达百倍以上。

作为下一代的主流存储器，相变存储器得以快速发展，例如工艺技术的改进以及电路设计的优化等，实现了各个存储器单元按比例缩小到较小的尺寸。但是，随着应用需求的不断提升，相变存储器进一步小型化仍是本领域的一个重要目标。

发明内容

本发明的目的在于提供一种相变存储器及其控制电路，以提高相变存储器的版图利用率，实现器件尺寸的缩减。

为解决上述技术问题，本发明提供一种相变存储器的控制电路，所述相变存储器的控制电路包括用于驱动控制存储区块的区块电路，所述区块电路包括：字线控制电路、第一位线控制电路和第二位线控制电路。其中，所述字线控制电路包括沿着第一方向布置的第一字线驱动模块和第二字线驱动模块，所述第一字线驱动模块和所述第二字线驱动模块在第二方向相互错开，所述第一方向和所述第二方向相互垂直。以及，所述第一位线控制电路和所述第二位线控制电路沿着所述第二方向布置，并且所述第一位线控制电路和所述第一字线驱动模块沿着所述第一方向布置，所述第二位线控制电路和所述第二字线驱动模块沿着所述第一方向布置。

可选的，所述第一位线控制电路和所述第二位线控制电路在所述第二方向上紧邻设置；和/或，所述第一字线驱动模块和第二字线驱动模块在所述第一方向上紧邻设置。

可选的，所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路均以矩形结构设置，并且所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路以顶角相对分布。

可选的，所述第一字线驱动模块靠近所述第二字线驱动模块、且沿着所述第一方向延伸的边缘上设置有字线接触区，所述第二字线驱动模块靠近所述第一字线驱动模块、且沿着所述第一方向延伸的边缘上也设置有字线接触区，所述字线接触区上设置有沿着所述第一方向依次排布的多个字线接触插塞，多个所述字线接触插塞用于和多条字线一一对应连接。

可选的，所述第一字线驱动模块和所述第二字线驱动模块中均设置有多个第一连接点和多个第二连接点；所述第一连接点位于所述字线接触区内、且与所述字线接触插塞的底部相连，所述第二连接点位于所述字线接触区之外且与互连线连接，所述互连线延伸至所述字线接触区内并与所述字线接触插塞的底部相连。

可选的，所述第一位线控制电路和所述第二位线控制电路均包括所述第一方向依次排布的上层位线选择模块、位线驱动模块和下层位线选择模块，以及所述位线驱动模块用于驱动所述上层位线选择模块和所述下层位线选择模块。

可选的，同一位线控制电路中的上层位线选择模块、位线驱动模块和下层位线选择模块沿着所述第一方向紧邻排布。

可选的，所述上层位线选择模块和所述下层位线选择模块相互背离、且沿着所述第二方向延伸的边缘上均设置有位线接触区，所述位线接触区上设置有沿着所述第二方向依次排布的多个位线接触插塞，多个所述位线接触插塞用于与多条位线一一对应连接。

可选的，所述上层位线选择模块和所述下层位线选择模块中均设置有多个第一连接点和多个第二连接点，所述第一连接点位于所述位线接触区内、且与所述位线接触插塞的底部相连，所述第二连接点位于所述位线接触区之外、且与互连线连接，所述互连线延伸至所述位线接触区内并与所述位线接触插塞的底部相连。

可选的，所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路均以矩形结构设置，并且所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路以顶角相对分布。其中，所述第一位线控制电路和所述第二字线驱动模块沿着所述第二方向并排设置，并使所述第一位线控制电路相对于所述第二字线驱动模块在所述第一方向上往区块电路的外缘凸出一个位线接触区的宽度值。以及，所述第二位线控制电路和所述第一字线驱动模块沿着所述第二方向并排设置，并使所述第一位线控制电路相对于所述第二字线驱动模块在第一方向上往区块电路的外缘凸出一个位线接触区的宽度值。

可选的，所述相变存储器中的多个区块电路呈阵列排布，并且在位线的延伸方向上相邻的区块电路中向外凸出的位线接触区沿着所述第二方向排布在同一直线上。

可选的，所述第一位线控制电路和第二位线控制电路均包括上层数据读出模块和下层数据读出模块，所述上层数据读出模块和所述上层位线选择模块沿着第二方向排布，并位于所述上层位线选择模块靠近区块电路边缘的侧边；所述下层数据读出模块和所述下层位线选择模块沿着第二方向排布，并位于所述下层位线选择模块的靠近区块电路边缘的侧边。

可选的，所述相变存储器中的多个区块电路呈阵列排布，并且在所述第二方向上位于相邻的区块电路中的上层数据读出模块和下层数据读出模块沿着所述第一方向排布在同一直线上。

本发明的又一目的在于提供一种具有如上所述的控制电路的相变存储器。其中，所述控制电路中的第一字线驱动模块和第二字线驱动模块连接相变存储器的字线，以用于对所述字线施加字线信号；所述控制电路中的第一位线控制电路和所述第二位线控制电路连接相变存储器的位线，以用于对所述位线施加位线信号。

在本发明提供的相变存储器中，通过将字线控制电路划分为第一字线驱动模块和第二字线驱动模块，并使第一字线驱动模块和第二字线驱动模块相互错开，以使得第一位线控制电路/第二位线控制电路能够和第一字线驱动模块/第二字线驱动模块沿着位线的延伸方向布置。如此，即允许在第一字线驱动模块/第二字线驱动模块的上方空间中设置功能性的位线，即，设置在第一字线驱动模块/第二字线驱动模块的上方空间中的位线能够延伸至第一位线控制电路或第二位线控制电路的上方空间，进而可连接至对应的位线控制电路。因此，实现了字线驱动模块其上方空间的有效利用，大大提高了相变存储器的版图利用率，并可进一步缩减器件尺寸。

附图说明

图1为一种相变存储器其主要示意出字线控制电路和位线控制电路的版图结构。

图2为一种相变存储器其主要示意出字线和位线分别连接至字线控制电路和位线控制电路的版图结构。

图3为一种相变存储器中的字线与字线驱动模块之间的连接示意图。

图4为本发明一实施例中的相变存储器其主要示意出字线控制电路和位线控制电路的版图结构。

图5为本发明一实施例中的相变存储器其主要示意出字线和位线分别连接至字线控制电路和位线控制电路的版图结构。

图6为本发明一实施例中的相变存储器其字线与字线驱动模块之间或位线与位线控制电路之间的连接示意图。

图7为本发明一实施例中的相变存储器其多个存储区块所对应的多个区块电路的排布示意图。

具体实施方式

本发明的核心思路在于通过调整字线控制电路和位线控制电路的设置，以提高相变存储器的版图利用率，实现相变存储器的器件尺寸的有效缩减。

具体而言，在相变存储器中通过字线控制电路为对应的字线WL提供字线信号，以及利用位线控制电路为选中的位线BL提供位线信号。例如参考图1和图2所示，其中图1为一种相变存储器其主要示意出字线控制电路和位线控制电路的版图结构，图2为一种相变存储器其主要示意出字线和位线分别连接至字线控制电路和位线控制电路的版图结构。如图1和图2所示，在相变存储器中用于驱动控制存储区块Block的区块电路中，所述字线控制电路具有字线驱动模块Driver_WL，该字线驱动模块Driver_WL设置于存储区块的中间位置并沿着字线的排布方向延伸，多条字线WL延伸穿过所述字线驱动模块Driver_WL的上方空间，此时在所述字线驱动模块Driver_WL的上方空间内即可利用字线接触插塞CT_WL实现字线WL连接至下方的字线驱动模块Driver_WL。以及，在所述字线驱动模块Driver_WL的两侧对称设置有位线控制电路，多条位线BL延伸穿过所述位线控制电路的上方空间，同样的，在所述位线控制电路的上方空间内即可利用位线接触插塞CT_BL实现位线BL连接至下方的位线控制电路。

其中，针对三维(3D)相变存储器而言，其具有上下堆叠设置的多层存储单元，上下相邻的两个存储单元之间可以共用字线WL，下层存储单元耦接至下层位线BBL，上层存储单元耦接至上层位线TBL。因此，位于字线驱动模块Driver_WL两侧的位线控制电路均包括上层位线选择器Selector_TBL和下层位线选择器Selector_BBL，以及用于驱动所述上层位线选择器Selector_TBL和所述下层位线选择器Selector_BBL的位线驱动模块Driver_BL，并使上层位线TBL通过第二位线接触插塞CT_TBL连接至上层位线选择器Selector_TBL，以及使下层位线BBL通过第一位线接触插塞CT_BBL连接至下层位线选择器Selector_BBL。

以及，在利用字线接触插塞CT_WL将字线WL连接至字线驱动模块Driver_WL时，通常针对每一字线WL均需要设置至少两个字线接触插塞CT_WL，并且此两个字线接触插塞CT_WL是根据字线延伸方向横向排布，以确保字线WL能够通过其下方的至少两个字线接触插塞CT_WL连接至所述字线驱动模块Driver_WL。以及，相邻的字线接触插塞CT_WL之间的间距还需要根据其与字线驱动模块Driver_WL的接触位置而对应设置，从而使得相邻的字线接触插塞CT_WL之间的间距受到限制而难以缩减。

举例而言，具体可参考图3所示，所述字线驱动模块Driver_WL可包括第一NMOS电路N1和第二NMOS电路N2、以及第一PMOS电路P1和第二PMOS电路P2。每一字线WL均与其中的一个NMOS电路和其中的一个PMOS电路连接，此时，即需要针对每一字线WL分别设置两个字线接触插塞CT_WL以连接到对应的NMOS电路和PMOS电路，并且各个字线WL所对应的两个字线接触插塞CT_WL的位置均受到NMOS电路和PMOS电路的位置限制，而使得多个字线WL所对应的大量字线接触插塞CT_WL需要分布在较大的区域范围内，占用了较大的空间。

继续参考图1和图2所示，所述位线控制电路(包括位线驱动模块和位线选择器)仅设置在字线驱动模块Driver_WL的两侧，因此在字线驱动模块Driver_WL的上方空间难以设置位线BL。换言之，即使在字线驱动模块Driver_WL的上方空间中设置有位线，然而这些位线沿其延伸方向的下方均未设置有位线控制电路，从而难以连接至位线控制电路，因此仍不能够构成功能性的位线。

由此可见，不论是受到位线控制电路和字线驱动模块Driver_WL的排布限制，还是基于字线驱动模块Driver_WL的上方被字线接触插塞CT_WL大量占用，都将导致字线驱动模块Driver_WL的上方空间难以被充分利用，从而限制了相变存储器的版图利用率。

继续参考图1所示，所述位线控制电路还包括数据读出模块LDL，针对每一位线选择器均对应设置有所述数据读出模块LDL，并且数据读出模块LDL设置在位线选择器和字线驱动模块Driver_WL之间。同样的，在数据读出模块LDL的上方空间也难以设置位线BL，进一步导致空间浪费。

并且，在图1和图2所示的相变存储器中，基于位线控制电路和字线驱动模块Driver_WL的排布方式，使得每一存储区块Block沿着字线延伸方向的宽度尺寸较大，对应的需要设置较长的字线WL，如此，即会导致对应在字线远端部的存储单元距离字线驱动模块Driver_WL较远，影响器件的响应速度。同样的，每一存储区块Block沿着位线延伸方向的宽度尺寸也较大，则也需要设置较长的位线BL，此时同样会影响位线远端部的存储单元的响应速度。

此外，参考图1所示，在每一存储区块Block的区块电路中由字线驱动模块Driver_WL和位线控制电路(包括，上层位线选择器Selector_TBL、下层位线选择器Selector_BBL和位线驱动模块Driver_BL)将划分出四个容置区域(即，区域A、区域B、区域C和区域D)，该四个容置区域可用于容纳相变存储器的其他外围电路。然而，该四个容置区域的单个区域的面积均较小且相互分离，增加了其他外围电路的设置难度。例如，针对占用面积较大的其他外围电路而言，即需要将其拆分至不同的容置区域内，此时还需要利用互连线穿过字线驱动模块Driver_WL和/或位线控制电路等以实现不同容置区域内的电路连接，造成了走线资源的浪费。

针对上述技术问题，本发明提供了一种相变存储器的控制电路，以有效提高存储器的版图利用率，并能够进一步提高器件的性能。

以下结合附图4-图5以及具体实施例对本发明提出的相变存储器作进一步详细说明，其中图4为本发明一实施例中的相变存储器其主要示意出字线控制电路和位线控制电路的版图结构，图5为本发明一实施例中的相变存储器其主要示意出字线和位线分别连接至字线控制电路和位线控制电路的版图结构。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。

具体参考图4和图5所示，所述相变存储器的控制电路包括用于驱动存储区块Block的区块电路。可以认为，所述存储区块Block即包括了所述区块电路，以及所述区块电路所占用的平面面积即一定程度的影响了所述存储区块Block的平面面积。所述区块电路具体包括：字线控制电路、第一位线控制电路Con1_BL和第二位线控制电路Con2_BL。

其中，所述字线控制电路包括沿着第一方向(图4所示的Y方向)布置的第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL，所述第一字线驱动模块Driver1_WL和所述第二字线驱动模块Driver2_WL在第二方向(图4所示的X方向)相互错开。具体的，所述第一方向即为字线的排布方向，所述第二方向为字线的延伸方向，所述第一方向和所述第二方向相互垂直。

以及，所述第一位线控制电路Con1_BL和所述第二位线控制电路Con2_BL沿着第二方向(图4所示的X方向)布置，并且所述第一位线控制电路Con1_BL和所述第一字线驱动模块Driver1_WL沿着第一方向(图4所示的Y方向)布置，以及所述第二位线控制电路Con2_BL和所述第二字线驱动模块Driver2_WL沿着第一方向(图4所示的Y方向)布置。其中，所述第一方向也对应于位线的延伸方向，所述第二方向还对应于位线的排布方向。即，所述字线的排布方向和所述位线的延伸方向均平行于第一方向(图4所示的Y方向)，以及所述字线的延伸方向和所述位线的排布方向均平行于第二方向(图4所示的X方向)。

即，本实施例中，通过将字线控制电路中的字线驱动模块划分为第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL，并使第一字线驱动模块Driver1_WL和所述第二字线驱动模块Driver2_WL相互错开，从而使得所述第一位线控制电路Con1_BL和所述第二位线控制电路Con2_BL能够分别与第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL沿着第一方向(即，位线的延伸方向)排布。此时，延伸穿过第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL的上方空间的位线即能够通过位线接触插塞连接至对应的位线控制电路，克服了如图1和图2所示的相变存储器其字线驱动模块的上方空间难以被有效利用的问题，有效提高了相变存储器的版图利用率，并有利于实现器件尺寸的进一步缩减。

举例而言，具体可参考图5所示，以所述存储区块Block的存储量为16M为例，则该存储区块Block中设置有2K字线WL，以及8K位线(包括4K上层位线TBL和4K下层位线BBL)。其中的1K字线WL延伸穿过第一字线驱动模块Driver1_WL的上方空间(即，在图5的上部分区域中排布)，另1K字线WL延伸穿过第二字线驱动模块Driver1_WL的上方空间(即，在图5的下部分区域中排布)。以及，2K上层位线TBL和2K下层位线BBL延伸穿过第一位线控制电路Con1_BL的上方空间(即，在图5的左侧区域中排布)，另2K上层位线TBL和2K下层位线BBL延伸穿过第二位线控制电路Con2_BL的上方空间(即，在图5的右侧区域中排布)。应当认识到，此时至少部分上层位线TBL和至少部分下层位线BBL还将延伸穿过所述第一字线驱动模块Driver1_WL和所述第二字线驱动模块Driver2_WL的上方空间。

进一步的，还可使所述第一位线控制电路Con1_BL和第二位线控制电路Con2_BL在第二方向(即，位线的排布方向，例如图4所示的X方向)上紧邻设置。即，第一位线控制电路Con1_BL和第二位线控制电路Con2_BL在第二方向(X方向)上可以更为紧凑的排布，相对于图1和图2所示的存储区块而言，本实施例中的存储区块Block在第二方向(X方向)上可缩减大约一个字线驱动模块的宽度尺寸，相应的可使所述存储区块Block中字线WL缩短大约一个字线驱动模块的宽度尺寸，有效改善了例如图1和图2中所存在的位于字线的远端部的存储单元响应不良的问题。

本实施例中，所述第一位线控制电路Con1_BL和第二位线控制电路Con2_BL以矩形版图结构设计，因此所述第一位线控制电路Con1_BL和第二位线控制电路Con2_BL在第二方向(X方向)上紧邻设置时即表现为所述第一位线控制电路Con1_BL的一矩形边和第二位线控制电路Con2_BL的一矩形边对齐或大约对齐设置。需要说明的是，由于所述第一位线控制电路Con1_BL和第二位线控制电路Con2_BL在第二方向(X方向)上紧邻设置，因此对应穿过第一位线控制电路Con1_BL上方空间的多条位线和对应穿过第二位线控制电路Con2_BL上方空间的多条位线相应的可以更为紧凑的排布，大大提高版图的空间利用率。

同样的，所述第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL在第一方向(即，字线的排布方向，例如图4所示的Y方向)上也紧邻设置。此时，对应穿过第一字线驱动模块Driver1_WL上方空间的多条字线和对应穿过第二字线驱动模块Driver2_WL上方空间的多条字线也相应的可以更为紧凑的排布。

本实施例中，所述第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL也可呈矩形版图结构设计，此时所述第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL在第一方向(Y方向)上也紧邻设置时即表现为所述第一字线驱动模块Driver1_WL的一矩形边和第二字线驱动模块Driver2_WL的一矩形边对齐或大约对齐设置。

更进一步的，可使所述第一字线驱动模块Driver1_WL、所述第二字线驱动模块Driver2_WL、所述第一位线控制电路Con1_BL和所述第二位线控制电路Con2_BL四者均紧邻设置。具体的，所述第一字线驱动模块Driver1_WL、所述第二字线驱动模块Driver2_WL、所述第一位线控制电路Con1_BL和所述第二位线控制电路Con2_BL以顶角相对排布，并且所述第一字线驱动模块Driver1_WL和所述第二字线驱动模块Driver2_WL呈斜对角设置，所述第一位线控制电路Con1_BL和所述第二位线控制电路Con2_BL呈斜对角设置。

即，本实施例中的字线驱动模块和位线控制电路为集中设置，这与图1和图2中呈分散设置相比，图4和图5中通过集中设置即可避免存储区块Block被划分为多个较为分散且面积较小的容置区域。具体而言，本实施例中，由字线驱动模块和位线控制电路将划分出两个面积较大的容置区域(即，区域A和区域B)。该容置区域例如可用于容纳其他外围电路，由于本实施例中的容置区域A和容置区域B的面积较大，有利于容纳占用面积较大的其他外围电路，大大降低了如图1和图2中所存在的需要将大面积的外围电路分拆至不同的区域中的现象。

继续参考图4所示，所述第一字线驱动模块Driver1_WL靠近所述第二字线驱动模块Driver2_WL、且沿着第一方向(Y方向)延伸的边缘上设置有字线接触区，以及所述第二字线驱动模块Driver2_WL靠近所述第一字线驱动模块Driver1_WL、且沿着第一方向(Y方向)延伸的边缘上也设置有字线接触区。所述字线接触区上设置有沿着第一方向依次排布的多个字线接触插塞CT_WL，以用于和多条字线WL一一对应连接。

本实施例中，即在所述第一字线驱动模块Driver1_WL靠近所述第二位线控制电路Con2_BL的边缘上设置有字线接触区，以及所述第二字线驱动模块Driver2_WL在靠近所述第一位线控制电路Con1_BL的边缘上均设置有字线接触区。以及，所述字线接触区上的多个字线接触插塞CT_WL即沿着模块的矩形直边依次排布。更进一步的，基于所述第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL在第一方向上紧邻设置，此时可将字线接触区均设置在相互靠近的边缘上。

即，通过使连接至同一字线WL上的两个及以上的字线接触插塞合并为仅利用一个字线接触插塞CT_WL连接至字线WL，从而可省略掉大量字线接触插塞的设置，大大缩减了多个字线接触插塞CT_WL在第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL的上方空间的排布面积，进而可有效提高在第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL的上方空间排布位线BL时的空间利用率。

举例而言，例如可参考图6所示，所述第一字线驱动模块Driver1_WL和所述第二字线驱动模块Driver2_WL中均设置有多个第一连接点T1和多个第二连接点(位于接触插塞CT的下方，故未示出)。所述第一连接点T1位于所述字线接触区(例如图6所示的接触区CA)内、且与所述字线接触插塞(例如图6所示的接触插塞CT)的底部相连。所述第二连接点位于所述字线接触区之外且与互连线Intc连接，所述互连线Intc延伸至所述字线接触区内并与所述字线接触插塞的底部相连。如此，即实现了仅利用一个字线接触插塞CT_WL将字线驱动模块中的两个及以上的连接点连接至字线WL。显然，与图3所示的电路连接方式，图6所示的电路连接方式大大减小了字线接触插塞CT_WL的数量，提高了字线接触插塞CT_WL的排布灵活性，实现了字线接触插塞CT_WL的排布面积的大面积缩减。

其中，所述第一字线驱动模块Driver1_WL和所述第二字线驱动模块Driver2_WL例如均包括NMOS电路N和PMOS电路P，以及每一字线WL均经由所述字线接触插塞CT_WL和所述互连线Intc电性连接所述NMOS电路N和所述PMOS电路P。

继续参考图4所示，所述第一位线控制电路Con1_BL和第二位线控制电路Con1_BL均包括沿着第一方向(图4所示的Y方向)依次排布的上层位线选择模块Selector_TBL、下层位线选择模块Selector_BBL以及用于驱动所述上层位线选择模块和所述下层位线选择模块的位线驱动模块Driver_BL，所述位线驱动模块Driver_BL设置在所述上层位线选择模块Selector_TBL和所述下层位线选择模块Selector_BBL之间。

本实施例中，还可使同一位线控制电路中的上层位线选择模块Selector_TBL、下层位线选择模块Selector_BBL和位线驱动模块Driver_BL沿着第一方向(Y方向)紧邻排布。即，本实施例中的位线控制电路均为集中设置，提高了各个模块之间的信息交互。

进一步的，所述第一位线控制电路Con1_BL和第二位线控制电路Con1_BL呈中心对称排布。即，所述第一位线控制电路Con1_BL中的下层位线选择模块Selector_BBL、位线驱动模块Driver_BL和上层位线选择模块Selector_TBL以背离所述第二位线控制电路Con2_BL的方向依次排布；以及，所述第二位线控制电路Con2_BL中的下层位线选择模块Selector_BBL、位线驱动模块Driver_BL和上层位线选择模块Selector_TBL也以背离所述第一位线控制电路Con1_BL的方向依次排布。更进一步的，还可使所述第一位线控制电路Con1_BL、第二位线控制电路Con1_BL、第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL整体呈中心对称排布(具体可参考图4)。

此外，由于位线控制电路整体较为紧凑，从而有利于实现其整体尺寸的缩减。例如，可使所述第一位线控制电路Con1_BL和所述第二位线控制电路Con2_BL在第一方向(Y方向)的宽度尺寸得以缩减，进而分别相对于第二字线驱动模块Driver2_WL和第一字线驱动模块Driver1_WL均具备较小的宽度差异。本实施例中，使所述第一位线控制电路Con1_BL相对于第二字线驱动模块Driver2_WL的宽度差异等于或大约等于一个位线接触区的宽度值W(具体为：使所述第一位线控制电路Con1_BL相对于所述第二字线驱动模块Driver2_WL在第一方向上往区块电路的外缘凸出一个位线接触区的宽度值W)。以及，使所述第二位线控制电路Con2_BL相对于第一字线驱动模块Driver1_WL的宽度差异等于或大约等于一个位线接触区的宽度值W(具体为：使所述第二位线控制电路Con2_BL相对于所述第一字线驱动模块Driver1_WL在第一方向上往区块电路的外缘凸出一个位线接触区的宽度值W)。此将有利于实现相变存储器中的多个存储区块Block的阵列排布，相应的便于实现多个区块电路的阵列排布(这将在后续内容中进行详细说明)。

具体而言，所述上层位线选择模块Selector_TBL和所述下层位线选择模块Selector_BBL相互背离的边缘上均设置有位线接触区，所述位线接触区沿着第二方向(X方向)延伸，以及所述位线接触区上设置有多个沿着位线的排布方向依次排布的位线接触插塞CT_BL，多个所述位线接触插塞CT_BL用于与多条位线一一对应连接。其中，所述上层位线选择模块Selector_TBL的位线接触区中的位线接触插塞CT_BL即与上层位线TBL连接，所述下层位线选择模块Selector_BBL的位线接触区中的位线接触插塞CT_BL即与下层位线BBL连接。

与字线接触区类似的，本实施例中，通过使连接至同一位线BL上的两个及以上的位线接触插塞合并为仅利用一个位线接触插塞CT_BL连接至位线，从而可省略掉大量的位线接触插塞。

举例而言，同样可参考图6所示，所述上层位线选择模块Selector_TBL和所述下层位线选择模块Selector_BBL中均设置有多个第一连接点和多个第二连接点(其中，所述上层位线TBL连接于所述上层位线选择模块Selector_TBL中对应的第一连接点和第二连接点，以及所述下层位线BBL连接于所述下层位线选择模块Selector_BBL中对应的第一连接点和第二连接点)。具体的，所述第一连接点T1位于所述位线接触区(例如图6所示的接触区CA)内、且与所述位线接触插塞(例如图6所示的接触插塞CT)的底部相连。所述第二连接点位于所述位线接触区之外、且与互连线Intc连接，所述互连线Intc延伸至所述位线接触区内并与所述位线接触插塞的底部相连。如此，即实现了仅利用一个位线接触插塞CT_BL将两个及以上的连接点连接至对应的位线。

继续参考图4和图5所示，所述第一位线控制电路Con1_BL和第二位线控制电路Con1_BL还均包括上层数据读出模块LDL_T和下层数据读出模块LDL_B，所述上层数据读出模块LDL_T和所述上层位线选择模块Selector_TBL沿着第二方向排布，并位于所述上层位线选择模块Selector_TBL靠近区块电路边缘的侧边；所述下层数据读出模块LDL_B和所述下层位线选择模块Selector_BBL沿着第二方向排布，并位于所述下层位线选择模块Selector_BBL的靠近区块电路边缘的侧边。即，所述上层数据读出模块LDL_T和所述下层数据读出模块LDL_B布置在存储区块Block的边缘区域，而该边缘区域通常是相邻存储区块Block之间的空白区域，相当于有效利用了相邻存储区块Block之间的空白区域，进一步提高了版图的空间利用率。

接着参考图5所示，所述字线WL通过字线接触插塞CT_WT连接至其下方的字线驱动模块，所述上层位线TBL通过位线接触插塞CT_BT连接至其下方的上层位线选择模块Selector_TBL，所述下层位线BBL通过位线接触插塞CT_BT连接至其下方的下层位线选择模块Selector_BBL。具体而言，所述字线控制电路和所述位线控制电路可均设置在底层平面内，所述上层位线TBL、所述字线WL和所述下层位线BBL均沿着垂直于底层平面的方向(Z方向)依次设置在不同的上层平面内，以及所述字线接触插塞CT_WT和所述位线接触插塞CT_BT均沿着垂直于底层平面的方向(Z方向)延伸，以实现上方的位线/字线与下方的位线控制电路/字线控制电路的电性连接。

综上所述，本实施例提供的用于驱动控制存储区块Block的区块电路中，通过将字线驱动模块划分为相互错开的第一字线驱动模块Driver1_WL和第二字线驱动模块Driver2_WL，从而使得第一位线控制电路Con1_BL/第二位线控制电路Con2_BL能够与第一字线驱动模块Driver1_WL/第二字线驱动模块Driver2_WL均沿着第一方向并排排布，使得第一字线驱动模块Driver1_WL/第二字线驱动模块Driver2_WL的上方空间中允许设置有位线，该位线均能够连接至对应的第一位线控制电路Con1_BL/第二位线控制电路Con2_BL，实现了第一字线驱动模块Driver1_WL/第二字线驱动模块Driver2_WL的上方空间的有效利用。以及，还可将数据读出模块(包括上层数据读出模块LDL_T和下层数据读出模块LDL_B)设置在区块电路的边缘位置(即，存储区块的边缘位置)，避免占用存储区块Block的有效区域，进一步提高了相变存储器的版图利用率。

如此，即可使同一存储区块Block中的多条位线可以更为紧凑的排布，从而实现存储区块Block的宽度尺寸的有效缩减，相应的可以降低字线WL的延伸长度，改善了位于字线远端部的存储单元的响应速度，提高器件性能。并且，本实施例中还可将位线控制电路和字线控制电路围绕存储区块的中心紧邻排布，避免了将存储区块的其他区域划分为较多的小面积的容置空间，利于存储器的其他外围电路的布置。

基于如上所述的用于驱动控制存储区块Block的区块电路，本实施例中还具体提供了相变存储器中其多个存储区块Block所对应的多个区块电路的排布。具体参考图7，图7为本发明一实施例中的相变存储器其多个存储区块所对应的多个区块电路的排布示意图。如图7所示，所述相变存储器中多个存储区块Block呈阵列排布，其多个区块电路相应的呈阵列式排布。具体为，多个存储区块Block所对应的多个区块电路沿着第二方向(即，字线的延伸方向，图7所示的X方向)和第一方向(即，位线的延伸方向，图7所示的Y方向)呈阵列排布。

承上所述，所述存储区块Block的区块电路中，第一位线控制电路相对于第二字线驱动模块在第一方向上凸出一个位线接触区的宽度值(具体可使第一位线控制电路中位于上层位线选择模块中的位线接触区延伸出)，以及第二位线控制电路相对于第一字线驱动模块在第一方向上凸出一个位线接触区的宽度值(同样可使第二位线控制电路中位于上层位线选择模块中的位线接触区延伸出)，此时，在第一方向(Y方向)上相邻的存储区块所对应的区块电路(例如图7所述的存储区块Block1的区块电路和存储区块Block2的区块电路)其各自向外凸出的位线接触区沿着第二方向(X方向)排布在同一直线上。即，在第一方向(Y方向)上相邻的存储区块中，其各自凸出的一个位线接触区可分别嵌入至另一存储区块的区域内，提高了相邻的存储区块之间的排布密集度。

进一步的，沿着第二方向位于同一行的各存储区块与位于相邻行的各存储区块，其各自向外凸出的位线接触区均沿着第二方向(X方向)排布在相邻行之间的同一直线区域S1内。

本实施例中，所述第一位线控制电路Con1_BL和第二位线控制电路Con2_BL呈中心对称设置，因此存储区块中第一位线控制电路Con1_BL和第二位线控制电路Con2_BL其各自凸出的位线接触区可均为上层位线选择模块Selector_TBL中的位线接触区。

继续参考图7所示，在第二方向(X方向)上相邻的存储区块所对应的区块电路(例如图7所示的存储区块Block1的区块电路和存储区块Block3的区块电路)中的上层数据读出模块和下层数据读出模块沿着第一方向(Y方向)排布在同一直线上。可以理解为，在第二方向(X方向)上相邻的存储区块中，其上层数据读出模块和下层数据读出模块可分别嵌入至另一存储区块的区域内。或者也可以认为，存储区块中的上层数据读出模块和下层数据读出模块均设置在相邻存储区块之间的空白区域中，实现了版图中空白区域的有效利用。

具体而言，沿着第一方向(Y方向)位于同一列的各存储区块与位于相邻列的各存储区块，其各自侧边的上层数据读出模块和下层数据读出模块均沿着第一方向(Y方向)排布在相邻列之间的直线区域S2内。

基于如上所述的相变存储器的控制电路，本实施例还提供了一种具有如上所述的控制电路的相变存储器。所述相变存储器具有多个存储区块，并且每一存储区块利用一一对应的区块电路驱动控制。具体而言，所述区块电路中的字线驱动模块(包括第一字线驱动模块和第二字线驱动模块)连接相变存储器的字线，以用于对所述字线施加相应的字线信号；所述区块电路中的位线控制电路(包括第一位线控制电路和第二位线控制电路)连接相变存储器的位线，以用于对所述位线施加相应的位线信号。

本实施例中，基于紧凑排布的区块电路，则相应的可使各个存储区块中的字线和位线的排布也更为紧凑，实现了存储区块其尺寸的有效缩减。

需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (13)

1.一种相变存储器的控制电路，其特征在于，所述相变存储器的控制电路包括用于驱动控制存储区块的区块电路，所述区块电路包括：字线控制电路、第一位线控制电路和第二位线控制电路；

其中，所述字线控制电路包括沿着第一方向布置的第一字线驱动模块和第二字线驱动模块，所述第一字线驱动模块和所述第二字线驱动模块在第二方向相互错开，所述第一方向和所述第二方向相互垂直；所述第一字线驱动模块靠近所述第二字线驱动模块、且沿着所述第一方向延伸的边缘上设置有字线接触区，所述第二字线驱动模块靠近所述第一字线驱动模块、且沿着所述第一方向延伸的边缘上也设置有字线接触区，所述字线接触区上设置有沿着所述第一方向依次排布的多个字线接触插塞，多个所述字线接触插塞用于和多条字线一一对应连接；

以及，所述第一位线控制电路和所述第二位线控制电路沿着所述第二方向布置，并且所述第一位线控制电路和所述第一字线驱动模块沿着所述第一方向布置，所述第二位线控制电路和所述第二字线驱动模块沿着所述第一方向布置。

2.如权利要求1所述的相变存储器的控制电路，其特征在于，所述第一位线控制电路和所述第二位线控制电路在所述第二方向上紧邻设置；和/或，所述第一字线驱动模块和第二字线驱动模块在所述第一方向上紧邻设置。

3.如权利要求2所述的相变存储器的控制电路，其特征在于，所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路均以矩形结构设置，并且所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路以顶角相对分布。

4.如权利要求1所述的相变存储器的控制电路，其特征在于，所述第一字线驱动模块和所述第二字线驱动模块中均设置有多个第一连接点和多个第二连接点；所述第一连接点位于所述字线接触区内、且与所述字线接触插塞的底部相连，所述第二连接点位于所述字线接触区之外且与互连线连接，所述互连线延伸至所述字线接触区内并与所述字线接触插塞的底部相连。

5.如权利要求1所述的相变存储器的控制电路，其特征在于，所述第一位线控制电路包括沿着所述第一方向依次排布的上层位线选择模块、位线驱动模块和下层位线选择模块，所述第二位线控制电路包括沿着所述第一方向依次排布的下层位线选择模块、位线驱动模块和上层位线选择模块，以及所述位线驱动模块用于驱动所述上层位线选择模块和所述下层位线选择模块。

6.如权利要求5所述的相变存储器的控制电路，其特征在于，同一位线控制电路中的上层位线选择模块、位线驱动模块和下层位线选择模块沿着所述第一方向紧邻排布。

7.如权利要求5所述的相变存储器的控制电路，其特征在于，所述上层位线选择模块和所述下层位线选择模块相互背离、且沿着所述第二方向延伸的边缘上均设置有位线接触区，所述位线接触区上设置有沿着所述第二方向依次排布的多个位线接触插塞，多个所述位线接触插塞用于与多条位线一一对应连接。

8.如权利要求7所述的相变存储器的控制电路，其特征在于，所述上层位线选择模块和所述下层位线选择模块中均设置有多个第一连接点和多个第二连接点，所述第一连接点位于所述位线接触区内、且与所述位线接触插塞的底部相连，所述第二连接点位于所述位线接触区之外、且与互连线连接，所述互连线延伸至所述位线接触区内并与所述位线接触插塞的底部相连。

9.如权利要求7所述的相变存储器的控制电路，其特征在于，所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路均以矩形结构设置，并且所述第一字线驱动模块、所述第二字线驱动模块、所述第一位线控制电路和所述第二位线控制电路以顶角相对分布；

其中，所述第一位线控制电路和所述第二字线驱动模块沿着所述第二方向并排设置，并使所述第一位线控制电路相对于所述第二字线驱动模块在所述第一方向上往区块电路的外缘凸出一个位线接触区的宽度值；

以及，所述第二位线控制电路和所述第一字线驱动模块沿着所述第二方向并排设置，并使所述第一位线控制电路相对于所述第二字线驱动模块在所述第一方向上往区块电路的外缘凸出一个位线接触区的宽度值。

10.如权利要求9所述的相变存储器的控制电路，其特征在于，所述相变存储器中的多个区块电路呈阵列排布，并且在所述第一方向上相邻的区块电路中向外凸出的位线接触区沿着所述第二方向排布在同一直线上。

11.如权利要求5所述的相变存储器的控制电路，其特征在于，所述第一位线控制电路和第二位线控制电路均包括上层数据读出模块和下层数据读出模块，所述上层数据读出模块和所述上层位线选择模块沿着第二方向排布，并位于所述上层位线选择模块靠近区块电路边缘的侧边；所述下层数据读出模块和所述下层位线选择模块沿着第二方向排布，并位于所述下层位线选择模块的靠近区块电路边缘的侧边。

12.如权利要求11所述的相变存储器的控制电路，其特征在于，所述相变存储器中的多个区块电路呈阵列排布，并且在所述第二方向上位于相邻的区块电路中的上层数据读出模块和下层数据读出模块沿着所述第一方向排布在同一直线上。

13.一种相变存储器，其特征在于，包括如权利要求1-12任一项所述的控制电路，所述控制电路中的第一字线驱动模块和第二字线驱动模块连接相变存储器的字线，以用于对所述字线施加字线信号；所述控制电路中的第一位线控制电路和所述第二位线控制电路连接相变存储器的位线，以用于对所述位线施加位线信号。

Images