CN117135903A - 半导体结构及存储器 - Google Patents

Abstract

本申请实施例提供一种半导体结构及存储器，所述半导体结构包括：第一晶圆，包括字线驱动器和第一键合结构；其中，所述字线驱动器与所述第一键合结构连接；第二晶圆，包括第二键合结构和多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；所述第一晶圆与所述第二晶圆通过所述第一键合结构和所述第二键合结构键合；所述字线驱动器，用于驱动相互连接的至少两条所述字线。

Description

半导体结构及存储器

技术领域

本申请属于半导体制造技术领域，具体涉及但不限于一种半导体结构及存储器。

背景技术

随着现今科技快速的发展，半导体存储器得到了广泛地使用。常见的半导体存储器可包括：静态随机存取存储器(Static Random Access Memory，SRAM)、闪存(FlashMemory)以及动态随机存取存储器(Dynamic Random Access Memory，DRAM)。其中，动态随机存取存储器由多个存储单元构成，每一个存储单元主要是由一个晶体管与一个由晶体管所控制的电容所构成，且每一个存储单元通过字线(Word Line，WL)与位线(Bit Line，BL)彼此电连接。

对于存储大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。因此，对动态随机存取存储器的研究具有重要的意义。

发明内容

有鉴于此，本申请实施例提供了一种半导体结构及存储器。

第一方面，本申请实施例提供了一种半导体结构，包括：

第一晶圆，包括字线驱动器和第一键合结构；其中，所述字线驱动器与所述第一键合结构连接；

第二晶圆，包括第二键合结构和多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；所述第一晶圆与所述第二晶圆通过所述第一键合结构和所述第二键合结构键合；

所述字线驱动器，用于驱动相互连接的至少两条所述字线。

在一些实施例中，所述至少两个所述晶体管阵列在字线延伸方向相邻排布。

在一些实施例中，所述半导体结构还包括：

字线引出结构，位于相邻两个所述晶体管阵列之间；所述字线引出结构连接所述相邻两个所述晶体管阵列中相互连接的字线，并与所述第二键合结构连接。

在一些实施例中，相邻两个所述晶体管阵列包括：第一晶体管阵列和第二晶体管阵列；所述第一晶体管阵列包括多条第一字线，所述第二晶体管阵列包括多条第二字线；所述字线引出结构包括多个；

至少一条所述第一字线与至少一条所述第二字线对应连接；

相互连接的一条所述第一字线与一条所述第二字线，连接一个所述字线引出结构。

在一些实施例中，相互连接的所述第一字线与所述第二字线位于同一直线上。

在一些实施例中，所述第二键合结构包括多个；

所述晶体管阵列之间的一个所述字线引出结构对应连接至一个所述第二键合结构。

在一些实施例中，所述字线驱动器包括多个；所述第一键合结构包括多个；

多个所述字线驱动器分别与多个所述第一键合结构连接；

所述字线驱动器的数量、所述第一键合结构的数量以及所述第二键合结构的数量相同。

在一些实施例中，所述半导体结构还包括以下至少之一：第一布线层、第二布线层以及第三布线层；其中，

所述第一布线层，位于所述字线引出结构与所述第二键合结构之间；

所述第二布线层，位于所述第二键合结构与所述第一键合结构之间；

所述第三布线层，位于所述第一键合结构与所述字线驱动器之间。

第二方面，本申请实施例还提供了一种存储器，包括：

字线驱动器；

第一键合结构，与所述字线驱动器连接；

第二键合结构，与所述第一键合结构连接；

多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；

所述字线驱动器，用于驱动相互连接的至少两条所述字线。

在一些实施例中，所述至少两个所述晶体管阵列在字线延伸方向相邻排布。

在一些实施例中，所述存储器还包括：

字线引出结构，位于相邻两个所述晶体管阵列之间；所述字线引出结构连接所述相邻两个所述晶体管阵列中相互连接的字线，并与所述第二键合结构连接。

本申请实施例提供的半导体结构，第一晶圆与第二晶圆通过第一键合结构和第二键合结构键合，第二晶圆中的至少两个晶体管阵列的字线相互连接，第一晶圆中的字线驱动器可通过所述第一键合结构和所述第二键合结构驱动相互连接的至少两条所述字线。这样，一方面可以减少半导体结构中第一键合结构、第二键合结构以及相关布线的数量，降低工艺难度；另一方面，相互连接的字线可以减少晶体管阵列之间的间距，从而提升第二晶圆内的存储密度。

附图说明

图1A为一实施例示出的一种DRAM的系统层级结构的局部示意图；

图1B为一实施例示出的一种DRAM的存储阵列的示意图；

图1C为一实施例示出的一种DRAM的晶体管阵列的示意图；

图1D为一实施例示出的一种DRAM的存储单元的示意图；

图1E为一实施例示出的一种半导体结构的示意图一；

图1F为另一实施例示出的一种半导体结构的示意图二；

图1G为又一实施例示出的一种半导体结构的示意图三；

图2A为本申请实施例提供的一种半导体结构的示意图；

图2B为本申请实施例提供的一种晶体管阵列的局部结构示意图；

图3为本申请实施例提供的一种存储器的示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在一些实施例中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里可以不描述实际实施例的全部特征，不详细描述公知的功能和结构。

一般地，术语可以至少部分地从上下文中的使用来理解。例如，至少部分地取决于上下文，如本文中所用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，诸如“一”或“所述”的术语同样可以被理解为传达单数用法或传达复数用法，这至少部分地取决于上下文。另外，属于“基于”可以被理解为不一定旨在传达排他的一组因素，并且可以替代地允许存在不一定明确地描述的附加因素，这同样至少部分地取决于上下文。

除非另有定义，本文所使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。

在DRAM的系统层级结构中，通常情况下，一个存储阵列可被称为一个Bank，是DRAM中执行独立操作的单元。参照图1A所示，示出了DRAM中的多个存储阵列10，这里，多个存储阵列10由一个DRAM的控制器控制，且每个存储阵列10之间都可以并行进行读写操作。每个存储阵列10都对应连接一个全局的行解码器(Row Decoder)20、感测放大器(SenseAmplifier)30和列解码器(Column Decoder)40，用于执行具体的操作。

进一步地，参照图1B所示，存储阵列10由多个DRAM晶体管阵列100在行方向(例如，图中x轴方向)和列方向(例如，图中y轴方向)排布组成，其中每个晶体管阵列100可被称为一个MAT。存储阵列10中的多个晶体管阵列100之间相互间隔排布，且每个晶体管阵列100都对应地与局部的行解码器、感测放大器和列解码器连接。

进一步地，参照图1C所示，每个晶体管阵列100，又由多个DRAM存储单元1000以行和列的形式排布，且每一行的存储单元1000都通过同一条字线1100连接，每一列的存储单元1000都通过同一条位线1200连接。可以理解的是，这里的字线1100也可以位于列方向上，对应地，位线1200也可以位于行方向上，本申请在此不做过多限制。

需要指出的是，在DRAM执行访问操作时，上述晶体管阵列100优先作为访问目标。具体地，通常需要先“激活”(Activate)存储阵列10中一行的晶体管阵列100以提供行地址，即由全局的行解码器20选通存储阵列10中的一行晶体管阵列100，使其对应的字线电平拉高，从而根据电压变动将数据存入全局的感测放大器30，再通过全局的列解码器40从感测放大器30中读取，从而实现数据的访问。

进一步地，晶体管阵列100还包括多个行列排布的存储单元1000，因此，对应的字线电压需要更精确地施加到晶体管阵列100中预设的一行存储单元1000所连接的字线上。所以对于存储阵列10中同一行的多个晶体管阵列100而言，虽然其位置相互间隔排布，但在执行操作时，晶体管阵列100之间的字线需要同时打开或关闭。

在一些实施例中，参照图1D所示，DRAM的存储单元1000可以是掩埋式沟道阵列晶体管(Buried Channel Array Transistor，BCAT)结构，即存储单元1000对应的沟道和栅极1200埋入在晶圆的内部。具体地，连接存储单元1000的位线1300与电容器1400可以位于晶圆(或衬底)的同一侧(例如，图中z轴正方形)。可以理解的是，传统DRAM架构可以包括上述DRAM的存储单元1000构成的晶体管阵列。

图1E示出了传统DRAM架构中晶体管阵列100与对应的字线驱动器连接的示意图。

具体地，在字线延伸方向(例如，图中x轴方向)上，相邻的多个晶体管阵列100间隔排布，对应的多条字线也相互断开。因此，在执行访问操作时，相邻晶体管阵列100之间的字线可通过一个字线驱动器(Word Line Driver)500来驱动。需要指出的是，相邻两个晶体管阵列100之间可以设置多个字线驱动器500，并通过电导线分别连接两个晶体管阵列100上对应的字线，从而实现一个字线驱动器500驱动两条或两条以上的字线。需要指出的是，图1E可以为平面的DRAM架构的连接示意图。

在另一些实施例中，图1F示出了两个晶圆键合后晶体管阵列100与对应的字线驱动器连接的示意图。相比于图1E而言，图1F可以为三维的DRAM架构的连接示意图。

具体地，上述两个晶圆可以分别包括多个晶体管阵列100和多个字线驱动器500。进一步地，字线驱动器500与所驱动的字线之间还可以具有多个焊盘600(Pad)，这里的焊盘600是将字线与字线驱动器500实现电气连接的结构。示例性地，字线驱动器500可以与晶体管阵列100分别位于不同的晶圆中(图中虚线所示)，对应地，焊盘600可包括与字线驱动器500连接的第一焊盘610和与晶体管阵列100连接的第二焊盘620。

在又一些实施例中，参照图1G所示，上述相邻晶体管阵列100之间的多条字线可以相互连接。具体地，字线驱动器500可根据外部控制器或逻辑控制单元实现存储单元寻址，并将驱动电压施加至对应字线。

需要指出的是，相对于图1E所示的半导体结构而言，图1F和图1G示出的半导体结构可以减小字线驱动器在单个晶圆中占据的面积。但是，另一方面，晶体管阵列100中的每条字线都对应连接一个焊盘620，这会使得两个晶圆中各自的焊盘数量过多，也会占据较大空间，影响晶体管阵列100的存储密度。另一方面，每一个字线驱动器500都需要连接两个焊盘610，以分别驱动两个晶体管阵列100上对应的字线，这会导致相关布线过多，增大工艺难度。

有鉴于此，本申请实施例提供了一种半导体结构及存储器。

第一方面，参照图2A所示，本申请实施例提供了一种半导体结构2000，包括：

第一晶圆2100，包括字线驱动器2110和第一键合结构2120；其中，所述字线驱动器2110与所述第一键合结构2120连接；

第二晶圆2200，包括第二键合结构2210和多个晶体管阵列2220；其中，至少两个所述晶体管阵列2220的字线2230相互连接；所述字线2230与所述第二键合结构连接2220；所述第一晶圆2100与所述第二晶圆2200通过所述第一键合结构2110和所述第二键合结构2210键合；

所述字线驱动器2110，用于驱动相互连接的至少两条所述字线2230。

在本申请实施例中，晶圆可以是制造半导体电路所用的单晶硅片，也可以是经过加工后搭载有器件或电路的硅片，或者本领域技术人员所知的使用其他材料的制成的芯片基体。

示例性地，本申请实施例中涉及的第一晶圆2100可以包括功能性的器件，例如CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)、逻辑控制或缓存等。

具体地，第一晶圆2100可以包括字线驱动器2110。本申请实施例中的字线驱动器2110可以与图1E和图1F中的字线驱动器500相同，即用于接收外部控制器的信号或访问命令，例如读写命令，将控制电压施加到电连接的对应字线2230上，以使其电平升高。

具体地，第一晶圆2100还可以包括第一键合结构2120。这里的第一键合结构2120可以是焊盘或者其他键合结构。本申请实施例可将上述字线驱动器2110的引脚通过导线与第一键合结构2120连接，进一步地，第一键合结构2120再以键合的方式与第二晶圆2200连接。

示例性地，本申请实施例中涉及的第二晶圆2200可以包括存储器结构，例如DRAM、闪存、PCM(Phase Change Memory，相变存储器)或RRAM(Resistive Random AccessMemory，阻变随机存储器)等。

具体地，第二晶圆2200可以包括第二键合结构2210。这里的第二键合结构2210也可以是焊盘或者金属连接点等各种可以将第一晶圆2100与第二晶圆2200键合连接的结构，且第二键合结构2210与第一键合结构2120相对设置，用以实现第一晶圆2100与第二晶圆2200的键合。完成键合后，第二键合结构2210可将第一晶圆2100中字线驱动器2110施加的控制电压传递至第二晶圆2200对应的字线上，从而实现读写等操作。

需要指出的是，本申请实施例中的第一键合结构2120和第二键合结构2210可以是相同类型或不同类型的结构，这需要根据实际生产需求确定，本申请在此不做过多限制。另一方面，第一键合结构2120和第二键合结构2210之间可通过金属键或金属键加共价键的形式连接，从而实现第一晶圆2100与第二晶圆2200的金属键合或混合键合。这里，第一晶圆2100与第二晶圆2200的键合操作可通过晶圆键合机执行。

具体地，第二晶圆2200还可以包括多个晶体管阵列2220。这里的多个晶体管阵列2220在行方向(例如，图中x轴方向)和列方向(例如，图中y轴方向)间隔排布，从而构成了对应的存储器结构。

图2B示出了本申请实施例中晶体管阵列2220的局部结构示意图。

参照图2B所示，本申请实施例涉及的晶体管阵列2220也可以是掩埋式沟道阵列晶体管结构。具体地，所述晶体管阵列2220在衬底2250的背部具有孔洞，位线2260可以利用导电结构2270，并通过衬底2250背部的孔洞与晶体管的漏极接触；字线2230在图示箭头方向延伸，并从晶体管阵列2220的侧面向第二晶圆2200的背部引出(图中未示出)。这里，多条位线与多条字线形成交叉，每个交叉点对应一个存储单元，行列排布的多个存储单元则构成了晶体管阵列2220。需要指出的是，图2B仅示出了一种可能的晶体管阵列2220的结构示意图，本申请实施例中的晶体管阵列2220也可包括其他结构或类型的晶体管阵列结构。

在本申请实施例中，至少两个晶体管阵列2220中的字线2230可以相互连接。这里的相互连接是指在晶体管阵列2220制造工艺中，直接将对应的字线实现连接。可以理解的是，也可以在如图2B的晶体管阵列2220的基础上通过电导线将对应的字线相互连接。

需要说明的是，本申请实施例中的至少两个晶体管阵列2220可以相邻排布，也可以位于不同行或不同列，在实际生产过程中，需要根据相互连接的字线之间的布线来确定。

进一步地，上述第一晶圆2100中的字线驱动器2110可用于驱动相互连接的至少两条字线2230。因此，本申请实施例中相互连接的字线2230可以使得连接其的第二键合结构2210的数量减少，对应地，第一键合结构2120以及相关布线的数量也会减少，从而降低了工艺难度；另一方面，相互连接的字线2230可以减少晶体管阵列2220之间的间距，并且一个字线驱动器2110可以连接一个第一键合结构2120，可以提升第二晶圆2200的存储密度。

在一些实施例中，所述至少两个所述晶体管阵列在字线延伸方向相邻排布。

参照图2A所示，本申请实施例中的两个晶体管阵列2220可以在字线延伸方向(例如，图中x轴方向)相邻。这里的相邻是指两个晶体管阵列2220之间仍保持一定间距，但对应的字线2230相互连接在一起。

示例性地，若有两个晶体管阵列2220对应的字线2230相互连接，这样，一个字线驱动器2110用于分别驱动两条字线2230；若有两个以上的晶体管阵列2220对应的字线2230相互连接，这样，一个字线驱动器2110用于分别驱动上述两条以上对应的字线2230。这需要更加实际生产中，字线驱动器的功率和负载来确定。

可以理解的是，上述字线延伸方向也可以为图2A中y轴方向，对应地，晶体管阵列2220在y轴方向相邻排布。

本申请实施例中，相邻排布的晶体管阵列2220之间的字线2230实现相互连接，可以大大降低布线的工艺难度，从而提高半导体结构2000的可靠性。

在一些实施例中，参照图2A所示，所述半导体结构2000还包括：

字线引出结构2240，位于相邻两个所述晶体管阵列2220之间；所述字线引出结构2240连接所述相邻两个所述晶体管阵列2220中相互连接的字线2230，并与所述第二键合结构2210连接。

在本申请实施例中，每个晶体管阵列2220的字线2230可以从晶体管阵列2220的侧面延伸出，并实现相互连接。需要说明的是，第二键合结构2210(例如，焊盘)的尺寸相对晶体管阵列2220之间的间距而言太大，因此，可以通过字线引出结构2240实现字线2230与第二键合结构2210的电接触。可以理解的是，本申请实施例中的字线引出结构2240与第二键合结构2210之间还可包括多层金属互连线(Metal)和/或垂直互连通道(Via)，所述金属互连线和垂直互连通道可以在半导体的后段工艺(BEOL)中形成。在另一些实施例中，上述字线引出结构2240也可直接连接第二键合结构2210。

具体地，在相互连接的字线2230上，可以通过点涂焊料或沉积导电材料的方式，增加一个导电节点，并利用导线将所述导电节点与第二键合结构2210上的引脚连接，从而实现电导通。

需要指出的是，相互连接的字线2230上可以设置一个字线引出结构2240，并连接到第二键合结构2210即可。这样可以有效地减小相邻晶体管阵列2220之间的间距，降低布线的工艺难度，提升存储阵列的容量。

在一些实施例中，相邻两个所述晶体管阵列包括：第一晶体管阵列和第二晶体管阵列；所述第一晶体管阵列包括多条第一字线，所述第二晶体管阵列包括多条第二字线；所述字线引出结构包括多个；

至少一条所述第一字线与至少一条所述第二字线对应连接；

相互连接的一条所述第一字线与一条所述第二字线，连接一个所述字线引出结构。

在本申请实施例中，晶体管阵列2220可以由多个存储单元在行方向和列方向排布组成，同一行中的存储单元可以连接相同的字线，例如，上述第一字线或第二字线；同一列中的存储单元可以连接相同的位线。可以理解的是，字线也可以连接同一列的存储单元，则位线对应地连接同一行的存储单元，本申请在此不做过多限制。

示例性地，第一晶体管阵列和第二晶体管阵列都可以由多个行列排布的存储单元组成，且其字线都在x轴方向上延伸。对应地，第一晶体管阵列和第二晶体管阵列也在x轴方向上相邻。进一步地，第一晶体管阵列中包括的多个第一字线可以分别与第二晶体管阵列中包括的多个第二字线对应连接。这里，第一字线和第二字线可以分别至第一晶体管阵列和第二晶体管阵列中的全部字线，也可以是部分字线。

需要说明的是，在本申请实施例中，一条第一字线可以与一条第二字线相互连接，且连接后可通过上述一个字线引出结构与一个第二键合结构2210连接。这样可以降低工艺难度，提升半导体结构的可靠性。

在一些实施例中，相互连接的所述第一字线与所述第二字线位于同一直线上。

在本申请实施例中，相邻晶体管阵列之间相互连接的字线可以是同编号的，即在不同晶体管阵列中以预定顺序排列的相同序号的字线，例如，第一晶体管阵列的第一条字线与第二晶体管阵列中的第一条字线相互连接；第一晶体管阵列的第三条字线与第二晶体管阵列中的第三条字线相互连接等等。可以理解的是，相邻晶体管阵列之间相互连接的字线也可以是不同编号的，例如，第一晶体管阵列的第一条字线与第二晶体管阵列的第三条字线相互连接等等。在实际应用中，可以根据各晶体管阵列的分布结构来确定，例如，以距离最短的相邻字线为准进行相互连接。

需要指出的是，同编号的多条字线可以分别位于相邻晶体管阵列对应的相同位置上，在多个晶体管阵列位于同一直线的基础上时，所述同编号的字线也位于同一直线上。可以理解的是，这里的同一直线所在的方向可以是x轴、y轴或其他与字线延伸方向相同的方向。

示例性地，本申请实施例涉及的第一字线与第二字线可以是第一晶体管阵列和第二晶体管阵列对应的同编号字线，因此，相互连接后的第一字线和第二字线可以位于同一直线上，这样可以减少因工艺差异所带来的操作误差。

在一些实施例中，所述第二键合结构包括多个；

所述晶体管阵列2220之间的一个所述字线引出结构2240对应连接至一个所述第二键合结构2210。

具体地，相邻两个晶体管阵列2220之间每有一条相互连接的字线，则需要设置一个字线引出结构2240，对应地，每一字线引出结构2240可连接至一个第二键合结构2210的引脚。

因此，本申请实施例通过相互连接的字线，也可以减小字线引出结构的数量，从而减少占用面积，减低布线难度。

在一些实施例中，所述字线驱动器2110包括多个；所述第一键合结构2120包括多个；

多个所述字线驱动器2110分别与多个所述第一键合结构2120连接；

所述字线驱动器2110的数量、所述第一键合结构2120的数量以及所述第二键合结构2210的数量相同。

进一步地，参考图2A所示，第一晶圆2100中也可包括多个字线驱动器2110和多个第一键合结构2120，且一个字线驱动器2110对应连接一个第一键合结构2120，该第一键合结构2120再通过一个第二键合结构2210与一个字线引出结构2240连接至相互连接的字线2230，从而用于驱动该字线2230。

在本申请实施例中，一个字线驱动器2110与一个第一键合结构2120以及一个第二键合结构2210对应，它们的数量可以分别相同。并且，一个字线驱动器2110可以驱动相互连接的多条字线，这样相比于图1F所示的半导体结构而言可以大大减少键合结构以及相关布线的数量，降低了工艺难度；另一方面，一个字线驱动器2110可以连接一个第一键合结构2120，从而减小了操作干扰，提升了晶体管阵列2220的存储密度，以及半导体结构2000的可靠性。

在一些实施例中，所述半导体结构还包括以下至少之一：第一布线层、第二布线层以及第三布线层；其中，

所述第一布线层，位于所述字线引出结构与所述第二键合结构之间；

所述第二布线层，位于所述第二键合结构与所述第一键合结构之间；

所述第三布线层，位于所述第一键合结构与所述字线驱动器之间。

在本申请实施例中，半导体结构2000中还包括相关布线结构，以将多个第一键合结构、第二键合结构、字线引出结构和字线驱动器之间分离开来。

示例性地，这里的布线结构可以包括：沿字线延伸方向或水平方向分布的金属层(Metal)，以及沿垂直于字线延伸方向或竖直方向分布的过孔(Via)。其中，金属层又可以包括第一金属层(Metal1)、第二金属层(Metal2)以及第三金属层(Metal3)等；在多个金属层之间可以通过第一过孔(Via1)、第二过孔(Via2)以及第三过孔(Via3)等连接。可以理解的是，上述多层金属层和多个过孔需要根据实际生产需求确定，本申请在此不做过多限制。

具体地，本申请实施例中的第一布线层可以位于字线引出结构与第二键合结构之间，即在相互连接的字线上的导电节点通过过孔引出，再通过一个或多个金属层和过孔连接到第二键合结构的引脚上。

类似地，第二布线层可以位于第二键合结构与第一键合结构之间，即在第二键合结构对应的引脚上通过引出，再通过一个或多个金属层和过孔连接到第一键合结构的引脚上。

类似地，第三布线层可以位于第一键合结构与字线驱动器之间，即在第一键合结构对应的引脚上通过过孔引出，再通过一个或多个金属层Metal和过孔Via连接到字线驱动器的引脚上。

需要说明的是，本申请实施例提供的半导体结构2000可包括上述第一布线层、第二布线层和第三布线层中的至少一个，这样可以使得半导体结构2000的布线更加合理，提高了产品可靠性。

在一些实施例中，本申请实施例中的多条字线2230也可相互间隔，并通过字线引出结构2240实现连接。示例性地，两个相邻晶体管阵列2220中同一直线上同编号的字线2230相互间隔，则可以形成焊盘或其他导电结构作为上述字线引出结构2240，并将上述相互间隔的字线连接在一起。进一步地，通过在后段工艺中形成的金属互连线和垂直互连通道可以将所述字线2230依次电连接至第二键合结构2210、第一键合结构2120和字线驱动器2110。在另一些实施例中，上述连接至字线引出结构2240的字线2230也可以是多条不同编号的字线。

第二方面，如图3所示，本申请实施例还提供了一种存储器3000，包括：

字线驱动器3100；

第一键合结构3200，与所述字线驱动器3100连接；

第二键合结构3300，与所述第一键合结构3200连接；

多个晶体管阵列3400；其中，至少两个所述晶体管阵列3400的字线3410相互连接；所述字线3410与所述第二键合结构3300连接；

所述字线驱动器310，用于驱动相互连接的至少两条所述字线3410。

在本申请实施例中，图3所示的字线驱动器3100、第一键合结构3200、第二键合结构3300、多个晶体管阵列3400以及字线3410可以与图2A所示的字线驱动器2110、第一键合结构2120、第二键合结构2210、多个晶体管阵列2220以及字线2230功能相似、结构相同，也可以是用于实现上述功能的其他不同结构的电子元器件，本申请在此不做过多限制。

因此，本申请实施例提供的存储器3000也可以减少第一键合结构、第二键合结构以及相关布线的数量，降低工艺难度，并且减少晶体管阵列之间的间距，从而提升存储器的存储密度，以及存储器的可靠性。

在一些实施例中，所述至少两个所述晶体管阵列3400在字线延伸方向相邻排布。

对应地，本申请实施例中的两个晶体管阵列3400可以在图3中x轴方向，即上述字线延伸方向相邻。可以理解的是，这里的字线延伸方向也可以为图3中y轴方向，则晶体管阵列3400在y轴方向相邻排布。

本申请实施例相邻排布的晶体管阵列3400之间的字线3410实现相互连接，可以大大降低布线的工艺难度，从而提高存储器3000的可靠性。

在一些实施例中，所述存储器3000还包括：

字线引出结构3500，位于相邻两个所述晶体管阵列3400之间；所述字线引出结构3500连接所述相邻两个所述晶体管阵列3400中相互连接的字线3410，并与所述第二键合结构3300连接。

在本申请实施例中，每个晶体管阵列3400的字线3410可以从晶体管阵列3400的侧面延伸出，并实现相互连接。需要说明的是，第二键合结构3300(例如，焊盘)的尺寸相对晶体管阵列3400之间的间距而言太大，因此，可以通过字线引出结构3500实现字线3410与第二键合结构3300的电接触。这样可以有效地减小相邻晶体管阵列3400之间的间距，降低布线的工艺难度，提升存储器3000的容量。

需要说明的是，本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种半导体结构，其特征在于，包括：

第一晶圆，包括字线驱动器和第一键合结构；其中，所述字线驱动器与所述第一键合结构连接；

第二晶圆，包括第二键合结构和多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；所述第一晶圆与所述第二晶圆通过所述第一键合结构和所述第二键合结构键合；

所述字线驱动器，用于驱动相互连接的至少两条所述字线。

2.根据权利要求1所述的半导体结构，其特征在于，所述至少两个所述晶体管阵列在字线延伸方向相邻排布。

3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：

字线引出结构，位于相邻两个所述晶体管阵列之间；所述字线引出结构连接所述相邻两个所述晶体管阵列中相互连接的字线，并与所述第二键合结构连接。

4.根据权利要求3所述的半导体结构，其特征在于，相邻两个所述晶体管阵列包括：第一晶体管阵列和第二晶体管阵列；所述第一晶体管阵列包括多条第一字线，所述第二晶体管阵列包括多条第二字线；所述字线引出结构包括多个；

至少一条所述第一字线与至少一条所述第二字线对应连接；

相互连接的一条所述第一字线与一条所述第二字线，连接一个所述字线引出结构。

5.根据权利要求4所述的半导体结构，其特征在于，相互连接的所述第一字线与所述第二字线位于同一直线上。

6.根据权利要求4所述的半导体结构，其特征在于，所述第二键合结构包括多个；

所述晶体管阵列之间的一个所述字线引出结构对应连接至一个所述第二键合结构。

7.根据权利要求6所述的半导体结构，其特征在于，所述字线驱动器包括多个；所述第一键合结构包括多个；

多个所述字线驱动器分别与多个所述第一键合结构连接；

所述字线驱动器的数量、所述第一键合结构的数量以及所述第二键合结构的数量相同。

8.根据权利要求3至7任一所述的半导体结构，其特征在于，所述半导体结构还包括以下至少之一：第一布线层、第二布线层以及第三布线层；其中，

所述第一布线层，位于所述字线引出结构与所述第二键合结构之间；

所述第二布线层，位于所述第二键合结构与所述第一键合结构之间；

所述第三布线层，位于所述第一键合结构与所述字线驱动器之间。

9.一种存储器，其特征在于，包括：

字线驱动器；

第一键合结构，与所述字线驱动器连接；

第二键合结构，与所述第一键合结构连接；

多个晶体管阵列；其中，至少两个所述晶体管阵列的字线相互连接；所述字线与所述第二键合结构连接；

所述字线驱动器，用于驱动相互连接的至少两条所述字线。

10.根据权利要求9所述的存储器，其特征在于，所述至少两个所述晶体管阵列在字线延伸方向相邻排布。

11.根据权利要求10所述的存储器，其特征在于，所述存储器还包括：

字线引出结构，位于相邻两个所述晶体管阵列之间；所述字线引出结构连接所述相邻两个所述晶体管阵列中相互连接的字线，并与所述第二键合结构连接。