TWI223816B - Memory circuit - Google Patents

Description

1223816

、發明説明（H v 1 本發明係關於一種記憶體電路，更明確地說，係關於一 種具有整合的列與行驅動器的記憶體電路。 目前已經有非常多成功地商業化的電子資料儲存方式。 該等方式包括：固態儲存體、光學儲存體、及磁性儲存體 。固態儲存體，一般為 DRAM、SRAM、FLASH、EEPROM 、遮罩式ROM及其它類型的優點是沒有移動式部件、快速 存取、資料速率高、隨機存取、以及耗電量低。不過，卻 相當昂貴。光學儲存體，如CD、微碟、DVD或光帶的每 個位元的成本較低，而且複製既簡單且便宜。不過，在高 谷量下’它們僅具有每個位元的成本較低的優點，但是卻 會產生下面的缺點：存取時間長、資料速率低、體積鹿大 以及只能類隨機存取。磁性儲存體，如硬碟機或軟碟機， 其特性與光學儲存體相同，不過，資料密度通常較低。 所以，對於尋找大容量儲存體技術的需求，一直以來從 未間斷’該項技術必須能夠達到上述固態方式的優點，但 是成本卻很低廉。 已經有人提出許多製造低價的固態記憶體的方式。其中 一種提案係，利用替代式的結構取代結晶式半導體記憶體 結構，如DRAM及SRAM之類，該替代式的結構係利用簡單 的交叉方式，在每個交叉位置產生一記憶體元件。此等結 構有時候會稱作反融絲結構。一般來說，金屬半導體金屬 (MSM)結構係使用於在兩個金屬層之間夾住一半導體材料 ’如非晶矽、富矽氮化矽、或聚合物半導體之類，的場合 。接著，使用該半導體層將其中一個列方向中的金屬路線 本紙張尺度適用中國國家標準(CNS) A4規格(210χ297公釐）

裝 訂

k 1223816 A7 B7 五、發明説明（2 ) 格線與行方向中正交的上覆金屬路線格線隔離，以形成該 ，憶體陣列。藉由定址一特定列及一特定行，便可存取該 等路線之間的交叉點處的MSM裝置。 為確保僅有交叉位置處的裝置可被讀取，必須提供適當 的驅動電路，方能確保僅有交叉點的骏置可被讀取。再者 ，需要界定該裝置本身，使其能夠利用不同的電氣特性， 在兩個狀態之間作切換。 父又結構的優點在於體積非常小。假設最小的微影蝕刻 特徵尺寸為F，那麼，單個交叉元件便能夠配置於F2的陣列 之中。這係因為每條正交金屬格線的線寬為F，而線間的間 隔為F，因此每個單元的面積便是（2F)2。以電晶體為基礎的 替代記憶體單元則會佔據至少其兩倍的面積。 舉例來說’適當的結構可從Philips Eiectronics NV所提出 的WO 96/19837中得知。

Ovshinsky等人所提出的US 4,646,266中，所敘述的則係 針對高密度的替代方式實例。在此方式中，會採用多層交 叉結構’其中，驅動電子元件則一般係配置在該等多層的 四周。不過，該驅動器的複雜度卻非常高，而且該驅動電 路所需要的面積非常大。 再者’與用於製造慣用的電晶體的慣用製程比較起來， 使用交又結構改良該單元的體積，並不足以補償此薄膜製 程中所使用的較大的特徵尺寸。 再者’僅提供記憶體單元陣列是不夠的，還必須提供列 及行驅動器，而該等電路一般都遠大於個別的記憶體單元 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) A7

發明説明 元件。 進一步的裝置則是R〇esner所提出的US 4,442,507 ,其敘 ，一種可電氣程式化的唯讀記憶體，其中，會有一記憶體 單元陣列堆疊於一半導體基板之上。列電極及行電極各係 ，伸於記憶體單元陣列的整個寬度之上，而個別的記憶體 早兀則係界定於該交叉點處。位於列與行電極末端處的通 道，會向下延伸穿過該記憶體單元陣列，到達位於該半導 體基板中的驅動電子元件層。 本發明的目的之一便係，進一步地改良記憶體單元陣列 中的記憶體單元密度。 根據本發明，提供一種半導體裝置，其包括：一延伸於 平面之中的基板；一記憶體元件陣列，其係配置在複數 列與複數行之中，該些列與行係與該基板平面實質平行配 置’而且係位於該基板的預設區域之上；複數個列導體， 其係沿著該等記憶體元件列延伸，並且會連接至個別列的 記憶體元件；複數個行導體，其係沿著該等記憶體元件行 延伸’並且會連接至個別行的記憶體元件；複數個驅動單 疋，其含有用以驅動該列及/或行導體的驅動器，其係配置 在該圮憶體陣列與該基板之間的層中；一位於該等驅動單 疋及該等記憶體單元陣列之間的絕緣層；複數個導體，其 會通過分布於預設區域之上的絕緣層，用以將該等驅動單 元連接至對應的列或行導體。 因此’本發明的驅動器係以陣列的方式，配置在該記憶 體陣列的下方。 因此，該等驅動電子元件能使用該等記憶體元件的大部 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 1223816 五、發明説明（ 分區域’甚至全部區域，以節省空間。 較佳的係，該等驅動單元久 沾…山 皁70各包括-行驅動器。可在相同 二二入列驅動器；或者，可將該等列驅動器配置在 憶趙元件陣列的四周，而位於該等記憶體元件陣列 下方的驅動單元則可提供該等行驅動器。 較佳㈣’該等記憶體元件陣列與該等驅動單元陣列會 隔一絕緣層的距離，同時會提供穿過該絕緣層的通道孔 ’用以連接具有該等記憶體元件陣列的行導體的驅動單元。 合宜的係’會在該等驅動單元陣列與該等記憶體元件陣 列之間提供-絕緣層，而導體通道則會連接具有對應的行 導體的驅動單元的行驅動器。 較佳的係，每一行驅動單元都係位於數個行導體下方， 而每一行驅動單元中的每個行驅動器則會連接至數個行導 體中不同的其中-個之中。依照此方^，每個行導體便可 連接至對應的行驅動器。 合且的係，該等列驅動器可配置在該記憶體陣列區域的 外面。 在本發明的特佳具體實施例中，並不使用單記憶體元件 陣列’取而代之的係’使用包含複數個此類陣列的堆疊， 每個陣列都包括複數個記憶體元件的列與行，該等記憶體 元件係與該基板平面實質平行配置。 較佳的係，每個行驅動器都僅會驅動其中一個陣列堆疊 中的行，而不會驅動其它陣列之中的行。 為能夠提供通路給驅動器與該堆疊最低層以外的層之中 1223816 A7 ______B7_ j、發明説明（5~) 一 " 的行導體之間的通道使用，該堆疊較低的層最佳的係能具 有間隙，在該間隙中則不要界定任何的記憶體元件。通道 可能會通過該些間隙，用以連接該間隙其中一端之中的行 驅動器與該間隙另外一端之中的記憶體陣列層。 母個列驅動器都可驅動每個記憶體元件陣列堆疊之中的 其中一列。這使得比較容易連接。 或者，每個列驅動器都可驅動該等層中其中單一層之中 的其中一列。依照此方式，進行列定址便不需要驅動每層 之中的列電容器值，從而可加快存取時間。 本發明亦關於一種在延伸於一平面之中的基板之上，製 造記憶體裝置的方法，其包括；界定一驅動單元陣列，其 在該基板之上至少包括行驅動器；在該驅動單元陣列之上 沉積一絕緣層；在該絕緣層之上沉積複數個行導體；界定 一記憶體元件陣列，其係配置在複數列與複數行之中，該 些列與行係實質位於該等驅動單元陣列之上；以及沉積複 數個列導體。 圖式簡單說明 為更瞭解本發明，現在將透過實例，參考隨附的圖式對 本發明作說明，其中： 圖1所示的係具有行與列驅動器的記憶體單元陣列剖面圖·, 圖2所示的係圖1中所示之陣列的俯視圖； 圖3所示的係根據本發明的記憶體單元裝置的示意俯視圊； 圖4所示的係根據本發明的記憶體裝置的第二具體實施例 之示意側視圖；

1223816 A7 __B7 五、發明説明（7 ) 提供大電壓，改變交叉位置處的層丨丨的半導體狀態，便能 夠寫入該記憶體單元之中。在列電極及行電極之上使用較 小的電壓’便能夠讀取該記憶體單元。本技藝中已經熟知 適當的讀取及寫入協定。 雖然在圖解的具體實施例中僅顯示出單個半導體層丨i， 不過，亦可使用替代的配置。舉例來說，可以絕緣材料層 ，如氮化矽之類或包含半導體層及絕緣層的多層結構，形 成一記憶體元件。 本發明亦可應用於唯讀記憶體，其中，資料係在製造過 程中儲存至該記憶體元件之中，而非在後面的程式設計步 驟中儲存。 當然，本發明並不受限於交叉形式的記憶體單元元件， 本發明的配置亦可應用於任何具有以列及行電極驅動的記 憶體單元元件陣列的記憶體中，其實質上包括所有類型的 記憶體，例如DRAM、SRAM及本技藝中熟知的其它記憶體 形式。 在圖解的具體實施例中，驅動單元3各包括一單行驅動器 19，用以驅動該記憶體單元陣列17中對應的行電極9。 行驅動器19會透過對應的導體通道21連接至對應的行電 極9。導體通道21的構造相同於，界定在絕緣層7之中充滿 導體材料25的通道孔23。該等通道孔23道係分布於該陣列 17區域之上’使得每個行電極9都會連接至單一個行驅動器 19。列驅動器27係配置在該行驅動器與該記憶體單元陣列 17的區域外面，透過連接至每個列驅動器27之上的驅動器 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1223816 A7 广 ___ B7 五、發明説明（8 ) 焊塾31的連接線29，便會連接至對應的列電極13。資料匯 流排32係配置成穿過每個驅動單元3。 從圖2中可看出，列驅動器27實質佔據的面積。如果行驅 動器5並非配置在該記憶體單元陣列17的下方的話，其亦需 要佔據相同的面積。 因此，本發明可大幅地緩解將驅動單元連接至行電極的 問題，同時，可大幅地縮小驅動器電子元件在該陣列四周 所需要的面積。如圖2所示，該記憶體單元陣列周圍附近的 列驅動器需要很大面積，不過在大部分的先前技藝配置中 ’必須提供相同的面積供行驅動器使用。 在US 4,442,507中所述的配置中，係提供通道以連接至該 記憶體單元陣列17外侧四周的列及行電極，而非如本發明 般地分布於該陣列的區域之上。此種配置方式難以配置驅 動器，以及連接至列與行電極的連接線，因為，必須沿著 連接線，將每個驅動信號帶到該陣列邊緣處的正確位置中 。除了難以配置及繞線之外，該等連接線還必須佔據非常 大的面積。因此，本發明的配置，能夠增加行解碼器及驅 動器作業時所需要的空間。 本發明的驅動單元係以規則的子陣列方式分布，該子陣 列係延伸於分別與該列及行導體平行的列及行方向之中。 =亦有助於在該記憶體單元陣列底下可用的空間中，於該 驅動單元内進行分組。在驅動單元的每一行之上都配置著 數個行電極。圖！中，驅動單元的第一行33之上則係配置著 四個行電極13。但是，實際上可能會有更多。在各單元的 1223816 A7 — —____ Β7 五、發明説明（9 ) " ^ 第一行33之上的每個行電極13都會透過通道21，連接至其 中一個驅動單元3。 ' 在根據本發明的配置中，能夠以許多種方式中任一種製 造該等單元，並且進行分布。不過，如果能夠將配合驅動 該等行電極的單元數量降至最小程度的話，會有好處，因 為如此方能將每個驅動單元的面積最大化，以簡化該等驅 動單元的設計。 假設記憶體陣列17的範例（圖3)中具有m行及n列的記憶體 元件11，而在列方向中，共有k個驅動單元3分布於該陣列 中。為清楚起見，圖中僅繪出單個驅動單元3。所以，每個 驅動單元都係位於m/k個不同的行電極9的下方，因此，每 一行必須有m/k個驅動單元，使得每個單元都能驅動其中一 叮。因此，總共會有m個驅動單元3。列電極13係由該陣列 邊緣處的列驅動器27驅動。 因為每列及每行中的單元數量必須為整數，所以，m、η 、k、m/k and nk/m必須全部為整數。舉例來說，如果 m=10000，n=5000，n/m=1/2，而適當的 k值則為 2〇、5〇、 100 ' 200 〇 從上面的敘述中可清楚地看出，最少會有m個單元，各含 有-個行驅動器19。在其中一種修改方式中，單元3亦可能 ^有列驅動器27。對此mxn的陣列來說，僅需要㈣列驅動 器27(假設n小於m)，但是總共有m個單元乃，所以足以容 納該等列驅動器。當然，該子陣列中的每個水平列單元3 = 具有k個單元，但是，僅有nk/m<k個列需要驅動。藉由被列 -13-

1223816 A7 ________ B7 五、發明説明（10 ) 驅動器所佔據的足夠的單元驅動nk/m個列，那麼便可將其 餘的k(l-n/m)的單元作為其它用途。 為方便起見，現在將考慮正方形陣列丨7及子陣列5，其僅 當作範例參考《也就是，n=：ni，k= 。對於正方形陣列來 說’情況將會變得很簡單。對此mxm的陣列來說，在該子 陣列中’水平及垂直方向都有^個單元，總共會產生m個 單元’母個單元都必須含有一個行驅動器及一個列驅動器 ’以便定址整個陣列。最後，如果將該等列驅動器27如同 第一具體實施例般放置在該陣列的外面的話，會有好處。 稍後將可明白為何如此作的原因。 圖4所示的係，16列xl6行的記憶體單元元件15的正方形 陣列中，上覆的記憶體陣列及行驅動器子陣列之間的連接 線。該等列驅動器27係位於該陣列的其中一側，而且係與 該記憶體陣列位於不同的層中。小圓圈21代表的係介電層7 之中的通道，其可分離該驅動器子陣列5與該記憶體陣列口 ，同時又能讓該兩層5、17電性相連。（亦能選擇一矩形陣 列，不過基於上述的原因，正方形陣列會更為簡單。）驅動 單元3會配置成複數列35及複數行33。驅動單元3的每一行 33都係位於四個行電極13的下方，而每一行之中的四個驅 動單元3各會驅動四個上覆行電極13中不同的其中一個。 圖5所示的係一替代的具體實施例，其中，每個子陣列5 之中，每個單元3之上都省略一個列電極9 ,使得通道孔21 圖樣中產生排列錯誤。在此情形中，該記憶體陣列實際上 係16x12個記憶體元件15。事實上，對於一般的個:件 -14 本紙银尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1223816 A7 r—---5L______ 五、發明説明（”) 1 5的正方形陣列來說，每個單元3中省略一個列電極9，以 連接下方子陣列中的行驅動器19，意謂著每個單元3會有 ^-1列的記憶體元件15，因此，每個陣列便會有 列，而每個陣列17則會有mx ▲(▲-l)個元件15。如果 m=l〇4的話，那麼，記憶體元件的數量便是^(…^卜 〇·99χ1〇8，而非如同在通道21中，每個單元未省略一列時所 預期的1 X 1 〇8個。 亦可將行電極9連接至該陣列17下方的列驅動器27。圖6 所不的便係此類配置的12 X 12的陣列。此處，每個單元3都 含有一列驅動器27及一行驅動器19 ,並且每個單元3中都必 須有兩個通道連接點21、45連接至該陣列17。與圖4的配置 比較起來，每個單元3各少一個列電極9及一個行電極13， 以便產生空間供列連接通道孔45使用。 對於一般的mxm的陣列來說，每個單元3中省略一個列電 極9及一個行電極13，以連接至下方的子陣列（現在是連接 至列驅動器27及行驅動器19)，意謂著每個單元3都有^q 列或行，因此，每個陣列便會有^列或行，而每個 陣列則會有mx(‘-l)2個元件15。如果m=104的話，那麼， 記憶體元件15的數量便是0.98x10s。因為列驅動器27係位於 該陣列下方，所以.，單元3互連的方式可讓移位暫存器中的 運載信號從其中一個單元3傳送至另一個單元。 非常重要的是’必須考慮該子陣列内，每個單元3中共有 多大的面積可容納驅動器電子元件。假使，吾人採用的是 月b夠達到1微米的線路、空間、及對準的技術的話，那麼π -15· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） ) 五、發明説明（12 陣列的間距便是2微米。舉例來說，假設一陣列共有m=i〇4 個元件15的話，那個該子陣列5之中的每個單元3將會是2〇〇 平方微米，其應該足夠供以丨微米設計法則所產生的驅動電 子元件使用。當然，對特徵尺寸F的技術，及m個元件的陣 列來說，該子陣列之中的每個單元3將會是2xV^F見方。 时參考圖7，本發明的進一步具體實施例包括，數個記憶體 單元陣列17的層37,以及單一個驅動單元陣列5。如上述， 每個記憶體單元陣列層37的尺寸都可能非常大。 一唯一最大的不同在於，通道23必須穿過下方的記憶體單 疋陣列層37，方能抵達上方的層37。 圖8所不的係，從進一步的具體實施例之多層結構的頂端 朝下看去，第二層的通道配置圖，而圖9所示的則係，從頂 端朝下看去，第三層的配置圖。為清楚起見，时所示的 係，4x4陣列的子單元3 ,不過，在真實的裝置中，可能會 有更夕的子單元3、列電極13、及行元件9。穿透通道孔39 會從上面穿過該層，連接通道孔21則會連接至行導體9。如 圖7所示’該等列都係從侧邊驅動。 現在取出P層的記憶體。最上層看起來等於圖5所示的 16x12的陣列。該等通道孔現在必須穿過所有的下方記憶體 το件層。下一階的記憶體層必須擁有自己的通道孔，以連 接至行驅動器，但是亦必須去除與上層相同位置的通道孔 。為達此目的，每個單元都必須省略其中一行，如圖8所示 ，因此，該陣列便會成為12χ 12的陣列。對下面一階來說， 則必須再省略其中一行，如圖9所示，因此，該陣列便會成 1223816 A7 ____ _ B7 _ 五、發明説明（13 ) 為8X 12的陣列。對一個mxm個陣列總括來說，最上層會含 有個元件，如上所述，下一層則具有個 元件；再下一層則具有m(7^-2)個元件，更下一層則 具有m(-1)( -3)個元件等。因此，整個p層的陣列將會 含有 m( V^-l)(p ▲-SUMj，j = l 至 ρ-l)個元件。如果 m=q〇4、 p=10，那麼，便會有〇·95χ1〇9個元件，而非1〇9個。 多層記憶體的資料匯流排32與單層記憶體相同。不過， 每個子單元3現在必須含有一組額外的層選擇電晶體41及層 選擇匯流排43，如圖10所示。該層選擇匯流排43含有3對互 補的層選擇線45，用以將驅動器19連接至所選擇的其中一 個通道21。對於僅有η型通道來說，在該選擇匯流排中通常 而要6條線及14個電晶體，以便選擇8層之中其中一層。或 者，可能使用η型及ρ型通道裝置，那麼選擇線的數量便可 降低至3條。 前面的所有敘述中，都假設通道的寬度在邛的間隙内（這 係因為，在需要通道的地方都會去除其中一列或其中一行 ，而3F間隙則係所去除的其中列或行兩邊的原始間隔ρ，加 上該列或行本身的F)。亦可能會需要非常厚的介電層，使 斗于該4 §己憶體層彼此相隔夠遠，並且與驅動器電子元件相 隔夠遠，以便降低電性干擾。在此情形中，如果介電層的 厚度超過檢向的特徵尺寸的話，那麼便有可能必須省略一 列以上或一行以上，方能有足夠的空間供該通道孔使用。 如果去除2個列/行，那麼該通道的空間便會成為5F ;如果 去除3個列/行，那麼該通道的空間便會成為丌。這會稍微 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 裝 訂

k 1223816 A7 ___B7 五、發明説明（14 ) 降低該記憶體的容量，但是影響並不大。對圖7中所示的單 層記憶體來說，如果子單元中每個單元省略3列，提供71?的 空間供通道使用的話，那麼記憶體元件的數量便是 mxV^(V^-3)個。如果m=104的話，那麼，元件的數量便是 0·97χ108個，與僅提供3F的空間供通道孔使用時的〇 99χΐ〇8 個差不多。因此，在此情形中同樣可獲得本發明的好處。 讀取本發明的揭露後，熟習該技藝的人士便可瞭解其它 的變化及修改。此類變化及修改包括半導體裝置的設計， 製造及使用中所熟知的等效的及其它特點，該些特點可能 用以增添或取代在此處所述的特點。雖然本申請案中已經 配合各項特點組合，明確地提出：申請專利範圍，不過，應 該瞭解的係，此處以明確或暗喻方式或其一般特性所揭露 的任何新穎的特點，及該等特點之任何新穎的組合，即使 其並未如同本發明般減輕任何或全部相同的技術問題，全 都涵蓋於本揭露的範疇之中。在本申請案或其衍生的進一 步申明案的執行期間，本申請案特此宣告此新的申請專利 範圍包含此類特點及/或此類特點的組合。 -18^ 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇χ 297公釐) 1223816 A7 B7 五、發明説明（15 ) 圖式代表符號說明 元件符號或編號 中文 1 基板 3 驅動單元 5 子陣列 7 絕緣層 9 行導體 11 半導體層 13 列導體 15 記憶體元件 17 記憶體單元陣列 19 行驅動器 21 通道 23 通道孔 25 導體材料 27 列驅動器 29 連接線 31 焊墊 32 資料匯流排 33 行 35 列 37 記憶體單元陣列層 39 穿透通道孔 41 層選擇電晶體 43 層選擇匯流排 45 層選擇線 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

Claims (1)

1. 一種記憶體裝置，其包含·· 一延伸於一平面之中的基板； 一記憶體元件陣列，其係配置在複數列與複數行之中 «亥些列與行係與該基板平面實質平行配置，而且係位 於該基板的預設區域之上； 複數個列導體’其係沿著該等記憶體元件列延伸，並 且會連接至個別列的記憶體元件； 複數個行導體，其係沿著該等記憶體元件行延伸，並 且會連接至個別行的記憶體元件； 複數個驅動單元，其含有用以驅動該列及/或行導體 的驅動器，其係配置在該記憶體陣列與該基板之間的層 中；以及 一位於該等驅動單元及該等記憶體單元陣列之間的絕 緣層，複數個通過分布於該預設區域之上的絕緣層的導 體’用以將該等驅動單元連接至對應的列或行導體。 如申凊專利範圍第1項之記憶體裝置，其中該複數個驅 動單元係配置在延伸於該基板預設區域之上的規則驅動 單元陣列之中β 如申請專利範圍第2項之記憶體裝置，其中該等驅動單 元都係配置在分別平行於記憶體單元列與行的複數個列 與行之中，而且驅動單元的每一行都係位於數個行導體 下方’而驅動單元每行之巾的㈣器則會連接至數個行 導體中不同的其中-個之中，該驅動單元的行係位於其 下方。

   4·如前述申請專利範圍中任一項之記愔 只心‘隱體裝置，其中該等 ^ ^ Μ 5. 6. 8. 列驅動器係配置在該記憶體陣列的外面周圍 =前述申請專利範圍第卜2或3項之記憶體裝置，其包 括一記憶體元件陣列堆4,每個陣列層都包括複數列盘 複數饤的記憶體元件，該些列與行係與該基板平面實質 平行配置，由列導體及行導體連接。 、 如申請專利範时5項之記憶體裝置，其中每個行驅動 β都僅會驅動其中-個記憶體元件陣列堆叠中的行導體。 如申請專利範圍第6項之記憶體裝置，艾中至少有一飞 憶體元件陣列的間隙中不會界定任何的記憶體元件，： 且通道會通過該些間隙，用以連接該至少一記憶體元件 陣列其中-端之中的驅動器與該至少一記憶體元件陣列 另外一端之中的進一步的記憶體元件陣列。 如申請專利範圍第5項之記憶體裝置，其中每個列驅動 器都可驅動每個記憶體元件陣列堆疊之中的其中一列。 9·如巾請專利範圍第5項之記憶體裝置，其中每個列驅動 器都可驅動該記憶體元件陣列堆疊之中單一堆疊中的其 中一列。 10· —種在延伸於一平面之中的基板之上製造記憶體裝置之 方法，其包括； 界定一驅動單元陣列，其在該基板之上至少包括行驅 動器； 在該驅動單元陣列之上沉積一絕緣層； -2 - 本紙張尺度適财@ g)家標準(CNS) A4規格(210X297公爱) 1223816

   8 8 8 8 A B c D 六、申請專利範圍 在該絕緣層之上沉積複數個行導體； 界定一記憶體元件陣列，其係配置在複數列與複數行 之中，該等列與行係實質位於該等驅動單元陣列之上； 以及 沉積複數個列導體。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)