DE69510337T2 - Halbleiterspeicheranordnungen und herstellungsverfahren - Google Patents

Halbleiterspeicheranordnungen und herstellungsverfahren

Info

Publication number
DE69510337T2
DE69510337T2 DE69510337T DE69510337T DE69510337T2 DE 69510337 T2 DE69510337 T2 DE 69510337T2 DE 69510337 T DE69510337 T DE 69510337T DE 69510337 T DE69510337 T DE 69510337T DE 69510337 T2 DE69510337 T2 DE 69510337T2
Authority
DE
Germany
Prior art keywords
memory
amorphous silicon
silicon
layer
rich
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69510337T
Other languages
English (en)
Other versions
DE69510337D1 (de
Inventor
John Shannon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB9426008.0A external-priority patent/GB9426008D0/en
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69510337D1 publication Critical patent/DE69510337D1/de
Publication of DE69510337T2 publication Critical patent/DE69510337T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845Carbon or carbides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/023Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/25Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiterspeicheranordnung mit zwei elektrisch leitenden Kontaktschichten, die in einem Abstand angeordnet sind, und einer, amorphes Silicium aufweisenden Schicht, welche sich zwischen den Kontaktschichten erstreckt. Die Erfindung bezieht sich ebenfalls auf Speichermatrixanordnungen, welche Speicheranordnungen dieser Art vorsehen.
  • Eine Halbleiterspeicheranordnung der obenerwähnten Art ist in PCT WO 90/13921 beschrieben. Die Anordnung weist eine dünne Schicht aus amorphem Silicium auf, wobei auf einer Seite derselben eine erste, leitende Schicht, wie zum Beispiel Chrom, vorgesehen und auf der anderen Seite derselben eine zweite, leitende Schicht aus einem bestimmten Material, wie zum Beispiel Vanadium, aufgebracht ist. Bei der Schicht aus amorphem Silicium kann es sich um eine hydrierte n-Schicht, dotiert mit Phosphor, oder um eine hydrierte p-Schicht, dotiert mit Bor, handeln, wobei diese eine Stärke im Bereich von 20 bis 350 nm aufweist und vorzugsweise so dotiert ist, daß sie im Volumenzustand eine Leitfähigkeit von mindestens 10&supmin;&sup6; (Ohm cm)&supmin;¹ aufweist. Um der Anordnung eine Speicherfunktion zu verleihen, werden die elektrischen Charakteristiken durch ein sogenanntes Verformungsverfahren verändert, wonach eine Spannung bzw. eine Reihe von Spannungen, an die Anordnung angelegt wird, welche die Struktur derselben in eine solche mit analogen Speichereigenschaften umwandelt. Dieses Verformungsverfahren bewirkt eine Reduzierung des Widerstandes der Anordnung von etwa 10&sup9; Ohm vor diesem Verfahren um beispielsweise zwei Größen. Nach diesem Verformungsverfahren kann die Anordnung auf einen Widerstand eingestellt und zurückgestellt werden, welcher ein Maß für eine angelegte Spannung darstellt, wobei der Widerstandswert nach Wegnahme der angelegten Spannung beibehalten wird, wodurch eine programmierte Anordnung vorgesehen wird. Die Anordnung unterscheidet sich in dieser Hinsicht von Anordnungen, welche lediglich einen vorgegebenen Zustand bei Aufrechterhaltung durch eine Haltespannung beibehalten, sowie von bekannten Binärspeicheranordnungen, welche lediglich zwei Werte in Reaktion auf zwei jeweilige Spannungsbereiche effektiv speichern.
  • Eine Erklärung der aus einem solchen Verformungsverfahren resultierenden Veränderung der Struktur und des Verhaltens, beschrieben in dem Aufsatz mit dem Titel "Metal-semiconductor transition in electroformed chromium/amorphous silicon/vanadium thin-film structures" von J. Hajto et al. in Philosophical Magazine B. 1994, Bd. 69, Nr. 2, Seiten 237-251, ist, daß das Verformungsverfahren eine lokalisierte Fadenzone erzeugt, welche stark leitend ist. Es wird in diesem Aufsatz vorgeschlagen, die Fadenzone, welche weniger als 0,5 Mikrometer im Durchmesser betragen kann, möglicherweise durch das Eindiffundieren des obersten Metalles in die dotierte, amorphe Siliciumschicht während des Verformungsverfahrens zu erzeugen, wodurch eine Zone aus Mischmetall und Silicium in einer bestimmten Form entsteht. Bei Versuchen, über welche in diesem Aufsatz berichtet wird, wurden Cr/p&spplus;a-Si : H/V-Mehrschichtenstrukturen verwendet, welche eine aktive Fläche von 10 Mikrometer im Durchmesser vorsehen und wobei die Schicht aus amorphem Silicium eine Dicke von 0,01 Mikrometer aufweist. Die Strukturen weisen, aufgrund von sogenannten Metall-Halbleiter-Schottky-Barrieren an den Kontakten, ursprünglich einen geringen Spannungswiderstand von etwa 10&sup9; Ohm auf, der durch ein Verformungsverfahren, welches das Anlegen einer Folge von einzelnen 300 ns Spannungsimpulsen zunehmender Stärke bis etwa 14 V einschließt, auf etwa 10³ Ohm reduziert wird, wobei der oberste Kontakt, Vanadium, eine positive Polarität aufweist. Durch Darstellung energieunabhängiger Widerstandszustände zwischen Ron gleich 10³ Ohm und Roff gleich 10&sup6; Ohm unter dem Einfluß eines einzelnen Spannungsimpulses von 100 ns Länge und Stärken zwischen 2 und 6 V weist die Struktur im Anschluß an diese Verformung eine schnelle Analogspeicherumschaltung auf. Ähnliche Ergebnisse sind in der zuvor erwähnten PCT WO 90/13921 beschrieben. Bei einem beschriebenen Beispiel, in welchem die verformte Anordnung als Speicherelement verwendet wird, wird ein positiver SCHREIB-Impuls von 3,4 V und 100 ns Länge an den Chrom-Kontakt angelegt, was in einem "EIN"-Zustand von 2 · 10³ Ohm resultiert, und ein LÖSCH-Impuls der entgegengesetzten Polarität bei sukzessiv höheren Spannungen angelegt, wodurch es sich erwies, daß sich der Widerstand der Anordnung bei einem bestimmten Spannungsgrenzwert mit Anlegen jeder sukzessiv höheren Spannung graduell erhöht, bis bei etwa 3,0 V ein Endwiderstandszustand von etwa 4 · 10&sup5; Ohm erreicht ist. Alle diese Zustände waren energieunabhängig und stabil, wobei die Anordnung den Leitfähigkeitszustand beibehält, auf welchen sie zuletzt eingestellt wurde. Zwischen der oberen und unteren Schaltschwelle stellt der Widerstand der Anordnung primär eine Wirkungsweise eines angelegten Spannungsimpulses dar. Gemäß den in dem Aufsatz von Hajto et al. angeführten Versuchsergebnissen sind die I-V-Charakteristiken der Anordnung bei unterschiedlichen Analogspeicherzuständen im allgemeinen symmetrisch und linear. Die Analogspeicher-Halbleiteranordnungen sind beispielsweise zur Verwendung als nichtflüchtige und umprogrammierbare Speicherelemente in neuralen Analognetzen geeignet.
  • In PCT WO 90/00817 ist eine elektrische Schaltanordnung beschrieben, welche eine, eine amorphe Siliciumverbindung aufweisende Schicht vorsieht, welche durch Reaktion von amorphem Silicium bzw. einer amorphen Siliciumverbindung, wie zum Beispiel amorphem Siliciumcarbid, Oxid oder Nitrid, mit einem Passivierungsmittel, wie zum Beispiel Wasserstoff, und zwei leitenden Elektroden auf der, eine amorphe Siliciumverbindung aufweisenden Schicht gebildet wird. Die Anordnung weist anfänglich einen relativ hohen Widerstand auf und wird durch Anlegen einer hohen Spannung ebenfalls einem Verformungsverfahren unterworfen, um die Ausbildung einer scheibenähnlichen Fläche aus kristallinem, reinem Silicium bei gleichzeitigem Verlust des darüberliegenden Teiles einer Elektrode zu bewirken, wodurch ein lokalisierter, leitender Faden durch die Anordnung entsteht. Einmal auf diese Weise ausgebildet, weist die Anordnung einen spannungsgesteuerten Negativwiderstand auf, wobei diese einen geringen Widerstand vorsieht, bis sie einer hohen Spannung bzw. einem hohen Strom unterworfen wird, woraufhin sie einen hohen Widerstand aufweist. Die Änderung des Widerstandseffektes erklärt sich durch die ohmsche Erwärmung in der leitenden Fadenzone sowie die thermionische und/oder Feldeffektemission von Elektronen von dieser Zone in Zonen mit geringeren Elektronenmobilitäten.
  • Es ist Aufgabe der vorliegenden Erfindung, eine verbesserte Halbleiterspeicheranordnung vorzusehen.
  • Weiterhin ist es Aufgabe der vorliegenden Erfindung, Speichermatrixanordnungen vorzusehen, welche Speicheranordnungen dieser Art aufweisen.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zur Herstellung einer programmierten Speicheranordnung vorgesehen, welche eine Struktur mit zwei beabstandeten, elektrisch leitenden Kontaktschichten sowie eine Schicht aus hydriertem, amorphem Silicium aufweist, welche sich zwischen den Kontaktschichten erstreckt, dadurch gekennzeichnet, daß das hydrierte, amorphe Silicium eine siliciumreiche Siliciumlegierung aufweist, welche neben Wasserstoffund Silicium zumindest ein weiteres Element vorsieht, und daß in einer Zone der Struktur ein Programmierungsverfahren durchgeführt wird, um in der gesamten Zone der Schicht aus hydrierter, siliciumreicher, amorpher Siliciumlegierung ein Störband zu induzieren, welches die Aktivierungsenergie für den Transport von Ladungsträgern in dieser um eine bestimmte Höhe, welche entsprechend dem Programmierungsverfahren verändert werden kann, senkt.
  • Nach einem weiteren Aspekt der vorliegenden Erfindung ist eine Speichermatrixanordnung mit einem Matrixfeld aus programmierten Halbleiterspeicheranordnungen vorgesehen, welche auf einem gemeinsamen Substrat getragen werden, wobei jede Speicheranordnung zwei voneinander beabstandete, leitende Kontaktschichten sowie eine sich dazwischen erstreckende Schicht aus amorphem Silicium aufweist, wobei das amorphe Silicium eine hydrierte, siliciumreiche, amorphe Siliciumlegierung vorsieht, welche neben Silicium und Wasserstoff mindestens ein weiteres Element aufweist und wobei in der, aus einer amorphen Siliciumlegierung bestehenden Schicht ein Störband induziert wird, welches die Aktivierungsenergie für den Transport von Ladungsträgern zwischen den leitenden Kontaktschichten um eine bestimmte Höhe, welche durch das Störband bestimmt wird, senkt.
  • Durch Anpassen des Störbandes oder, präziser ausgedrückt, der Konzentration und Verteilung von Energien der Störstellen in dem Störband kann die Höhe der Reduzierung des Aktivierungsenergieniveaus der Anordnung, welches von dem Störband abhängig ist und von diesem bestimmt wird, selektiv eingestellt werden, um einen gewünschten Programmzustand bei der Anordnung vorzusehen.
  • In einem bevorzugten Ausführungsbeispiel weist die hydrierte, siliciumreiche, amorphe Siliciumlegierung vorzugsweise eine hydrierte, siliciumreiche, amorphe Siliciumnitridlegierung auf, bei welcher das Verhältnis von Stickstoff zu Silicium kleiner als 1,0 und vorzugsweise größer als etwa 0,2 ist. In einem alternativen Ausführungsbeispiel kann die Legierung eine hydrierte, siliciumreiche, amorphe Siliciumcarbidlegierung aufweisen. Siliciumreich heißt, daß die Konzentration von Siliciumatomen in der Legierung höher als die Konzentration von Atomen der anderen Elemente außer Silicium und Wasserstoff ist. Der Gehalt von zumindest einem weiteren Element in der Legierung, z. B. Stickstoff oder Kohlenstoff, in bevorzugten Ausführungsbeispielen, sollte wahrnehmbar und so bemessen sein, daß dieser wirksam genug ist, um den Bandabstand des Materials deutlich zu erhöhen. Das Verhältnis von Stickstoff zu Silicium zum Beispiel ist deshalb vorzugsweise größer als 0,2. Außer Stickstoff oder Silicium sind in der Legierung keine weiteren Elemente erforderlich, um die das Störband aufweisenden Störstellen auszubilden.
  • Es wird in Erwägung gezogen, andere hydrierte, siliciumreiche, amorphe Siliciumlegierungen, zum Beispiel solche, welche Siliciumoxid oder Siliciumoxynitrid aufweisen, zu verwenden sowie weitere Materialien, wie zum Beispiel Germanium, in die Legierung zu inkorporieren. Die Legierung könnte ebenfalls eine Dotierungssubstanz (vom n- oder p-Typ) aufweisen, obgleich die Legierung vorzugsweise eigenleitend und undotiert vorgesehen wird.
  • Das Programmierungsverfahren sieht vorzugsweise ein Strombelastungsverfahren vor, in welchem, unter Verwendung der beiden leitenden Kontaktschichten als Anschlüsse, ein elektrischer Strom bei einer Stromdichte, welche ausreicht, um ein Störband zu erzeugen, durch die Struktur geleitet wird. In diesem Falle handelt es sich bei der Zone der Struktur, oder präziser ausgedrückt, bei der Zone der Legierungsschicht, auf welcher das Programmierungsverfahren durchgeführt wird, um diese, durch welche der elektrische Strom fließt. Die Störstellen in dem Störband weisen in der Zone des Valenzbandes in der Legierung lose Bindungen aus Silicium auf. Durch Verändern der Stärke des elektrischen Stromes und/oder der Zeit, in welcher dieser zugeführt wird, kann das Aktivierungsenergieniveau der Anordnung bei anschließender Verwendung zuvor festgelegt und aus einer Reihe möglicher Werte ausgewählt werden, um dadurch die Anordnung zu programmieren. Das Aktivierungsenergieniveau nimmt, zum Beispiel infolge einer Verlängerung der aufgewandten Strombelastungazeit, progressiv ab, wobei von einer konstanten Stromdichte ausgegangen wird. Die Erzeugung eines Störbandes unterscheidet die Anordnung von der bekannten Art Speicheranordnungen, bei welchen während des Verformungsverfahrens lokalisierte, leitende Fäden in der amorphen Siliciumschicht erzeugt werden.
  • Es wird in Betracht gezogen, andere Techniken anzuwenden, um das Störband zu induzieren. Insbesondere kann das Programmierungsverfahren stattdessen einen Beschuß der Zone der Legierungsschicht zwischen den Kontaktschichten mit Teilchen hoher Energie, d. h. Ionen (z. B. Protonen) oder Elektronen, oder möglicherweise sogar energiereichen Photonen, bei ausreichenden Energiezuständen vorsehen, um innere Bondverbindungen in der Legierung aufzulösen und dadurch das Störband auszubilden.
  • Die Halbleiterspeicheranordnung ist nichtflüchtig und verbleibt nach Programmierung in ihrem programmierten Zustand, vorausgesetzt, daß die zum anschließenden Auslesen der Anordnung verwendeten Ströme im Vergleich zu den in dem Programmierungsverfahren verwendeten gering genug sind, um eine weitere Veränderung an dem programmierten Aktivierungsenergiezustand zu verhindern. Die Anordnung kann in gewissem Umfang und in Abhängigkeit ihres bestehenden Zustandes umprogrammiert werden, indem der Programmierungsvorgang unter Strombelastung (bzw. Beschuß) zur weiteren Senkung ihres Aktivierungsenergiezustandes zu einem späteren Zeitpunkt fortgesetzt wird. Sie kann jedoch nicht umprogrammiert werden, um ihr Aktivierungsenergieniveau durch diesen Vorgang zu erhöhen. Eine Umprogrammierung sowohl auf ein höheres als auch ein niedrigeres Aktivierungsenergieniveau kann, falls erforderlich, vorgenommen werden, indem die Anordnung einem Ausheilverfahren unterworfen wird, wodurch das Aktivierungsenergieniveau entweder erhöht oder, wenn eine entsprechend hohe Ausheilungstemperatur verwendet wird, die Anordnung in ihren ursprünglichen, spannungsfreien Zustand zurückversetzt werden und danach ein neuer Programmierungsvorgang erfolgen kann, um die Anordnung in den gewünschten Programmzustand zu versetzen. Die Tatsache, daß eine Ausheilung auf diese Weise angewandt werden kann, beweist, daß keine, durch Kontaktmaterialdiffusion hervorgerufene Fadeneinwirkung involviert ist. Die programmierten Halbleiterspeicheranordnungen sind effektive analoge Speicheranordnungen, da die Höhe, um welche ihr Aktivierungsenergieniveau reduziert wird, welches ihren Speicherzustand bestimmt, aus einem mehr oder weniger kontinuierlichen Wertebereich ausgewählt werden kann und nicht zum Beispiel lediglich zwei mögliche Werte zur Verfügung stehen.
  • Die Halbleiterspeicheranordnungen der vorliegenden Erfindung unterscheiden sich von der zuvor beschriebenen, bekannten Art darin, daß deren Struktur und Betrieb nicht das Vorhandensein von leitenden Fäden involvieren bzw. von diesem abhängig sind. Vielmehr hängt deren Betrieb von dem, infolge des Verformungsverfahrens eingebauten Störband ab, welches bewirkt, daß die Anordnung einen volumengesteuerten Effekt, nicht jedoch einen Fadeneffekt wie bei den bekannten Anordnungen aufweist.
  • Die Erfindung bietet mehrere Vorteile. Wesentlich ist, daß, im Gegensatz zu den Fadenanordnungen, bei welchen, da die Materialauswahl und die Herstellungsverfahren, wie es sich zeigt, eine entscheidende Rolle spielen, und da die involvierten Mechanismen weniger gut verstanden werden, die Tendenz besteht, die Effekte nur schwer zu reproduzieren, die Struktur der Anordnung und deren Herstellungsverfahren äußerst reproduzierbar sind. Die Speicheranordnungen der vorliegenden Erfindung können über einen verhältnismäßig breiten Bereich, zum Beispiel etwa drei Größenordnungen oder mehr, programmiert werden. Ein weiterer signifikanter Vorteil ist, daß die Zone des Störbandes und damit die programmierbare Zone in der Anordnung im wesentlichen durch die Zone bestimmt wird, durch welche Strom fließt, wenn von der Strombelastung bzw. der beschossenen Zone Gebrauch gemacht wird, so daß das Verhalten einzelner Anordnungen in einem, aus Anordnungen bestehenden Matrixfeld besser vorauszusagen und gleich ist, wohingegen im Falle der bekannten Fadenanordnungen die Fadenleitung in einem, aus Anordnungen bestehenden Matrixfeld wesentliche Veränderlichkeiten von Anordnung zu Anordnung aufweisen könnte.
  • Die vorliegende Erfindung resultiert aus der Anerkennung der Tatsache, daß die übermäßige Ableitung bei Materialien einer hydrierten, siliciumreichen, amorphen Sillciumlegierung, durch eine lange Strombelastung hervorgerufen, vorteilhaft verwendet werden kann. Bei Arbeiten mit Anordnungen aus siliciumreichen, amorphen Siliciumlegierungen, wie zum Beispiel a-Si Nx : H und a-SiCx : H Dünnschichtdioden, verwendet als Schaltelemente in Flüssigkristalldisplays mit aktiver Matrix, welche ebenfalls eine Schicht aus der amorphen Siliciumlegierung aufweisen, die zwischen gegenüberliegenden Leitern angeordnet ist, wurde festgestellt, daß eine lange Strombelastung, welche sich aus, durch diese Schaltelemente hindurchgeleiteten, verhältnismäßig hohen Stromdichten ergibt, Alterungseffekte in Form einer Drift in der I-V-Charakteristik des Elementes hervorruft und in einem entsprechenden Ausmaß zu einer irreversiblen Veränderung in dem Element führen kann, bis ein Zustand erreicht ist, welcher eine übermäßige Ableitung aufweist. Das für diesen Effekt verantwortliche Phänomen wurde nun als eine Folge der Ausbildung eines, durch Löcherinjektion induzierten Störbandes identifiziert. Während diese Veränderung absolut unwünschenswert ist, wenn diese Elemente als Schaltelemente in Anzeigevorrichtungen mit aktiver Matrix verwendet werden sollen, in welchen die Elemente als, einen Schwellwerteffekt aufweisende, nichtlineare Widerstandselemente fungieren und weshalb die I-V-Charakteristiken der Elemente im Betriebssteuerspannungsbereich im wesentlichen symmetrisch, stabil und gleichmäßig sein sollten, wurde seitens des Erfinders festgestellt, daß dieser offensichtlich unerwünschte Effekt zum Vorteil genutzt werden kann, indem die Anordnung für andere Zwecke, das heißt, als programmierte Halbleiteranordnung in der Funktion eines Speicherelementes verwendet wird. Es wurde festgestellt, daß das für die Erzeugung eines Störbandes verantwortliche, zur Ableitung führende Phänomen in hydrierten, siliciumreichen, amorphen Siliciumlegierungen besonders beständig ist, da dort eine größere Fehlordnung als in a-Si : H vorliegt. Bei Feststellen, daß das Störband bei Strombelastung zunimmt und daß der Widerstand der Anordnung und dessen Aktivierungsenergieniveau bestimmt werden können, wurde erkannt, daß dieses Verhalten als Programmierungstechnik genutzt werden kann.
  • Es liegt ebenfalls nahe, daß das erforderliche Störband auf andere Weise als durch Strombelastung, zum Beispiel durch Ionenbeschuß, erzeugt werden kann.
  • Die beiden leitenden Kontaktschichten können auf der gleichen Oberfläche der, aus einer hydrierten, siliciumreichen, amorphen Siliciumlegierung bestehenden Schicht voneinander beabstandet vorgesehen sein. Vorzugsweise ist die, aus einer hydrierten, siliciumreichen, amorphen Siliciumlegierung bestehende Schicht jedoch zwischen den beiden leitenden Kontaktschichten angeordnet. Dieses hat den Vorteil, daß der Umfang der Siliciumlegierung zwischen den Kontakten durch die Dicke der Legierungsschicht bestimmt wird und daher exakt gesteuert werden kann.
  • Die leitenden Kontaktschichten bestehen vorzugsweise aus Metall, obgleich auch andere leitende Materialien, wie zum Beispiel ITO, oder dotiertes, z. B. vom n+ Typ, amorphes Silicium verwendet werden könnten. Bei Verwendung der programmierten Halbleiteranordnung ist der elektrische Strom durch die Anordnung bei Auslesung weitgehendst unabhängig von dem Kontaktmaterial.
  • Es kann ein Matrixfeld aus Speicheranordnungen verwendet werden, um eine Speichermatrixanordnung vorzusehen. Ein Planarfeld aus Speicheranordnungen kann vorgesehen werden, indem die Speicheranordnungen gemäß dem ersten Aspekt der vorliegenden Erfindung auf einem gemeinsamen Substrat aus gemeinsamen, aufgetragenen Schichten hergestellt werden. Ein Planarfeld aus Speicheranordnungen, welche in Zeilen und Spalten auf dem Substrat angeordnet sind und wobei die ersten der zwei Kontaktschichten jeder Speicheranordnung in einer jeweiligen Zeile miteinander elektrisch verbunden sind und wobei die zweiten der beiden Kontaktschichten jeder Speicheranordnung in einer jeweiligen Spalte miteinander elektrisch verbunden sind, kann auf einfache Weise unter Anwendung konventioneller Dünnschichttechniken hergestellt werden. Vorzugsweise können auf dem Substrat übereinanderliegende Anordnungen aus Zeilen- und Spaltenleitern mit leitenden Streifen vorgesehen sein, welche an ihren Überkreuzungen durch eine Zwischenschicht aus der amorphen Siliciumlegierung, vorzugsweise als eine kontinuierliche Schicht vorgesehen, welche sich zwischen den Leiteranordnungen und über der Fläche der beabsichtigten Anordnung erstreckt, getrennt sind, um an jeder Überkreuzung zwischen einem Zeilenleiter und einem Spaltenleiter eine Speicheranordnung vorzusehen, deren zwei Kontaktschichten jeweilige Abschnitte eines Zeilenleiters und eines Spaltenleiters aufweisen. Nach Herstellung dieser Struktur können die Speicheranordnungen programmiert werden, indem ein elektrischer Strom von einer geeigneten Stromquelle, welche mit den Enden der Zeilen- und Spaltenleiter verbunden ist, über die zugeordneten Zeilen- und Spaltenleiter durch eine Speicheranordnung in dem Matrixfeld geleitet wird, oder aber die Programmie rung kann durch lokalisierten Beschuß erfolgen. Eine Auslesung aus den Anordnungen wird durch Adressieren der Speicheranordnungen über die Zeilen- und Spaltenleiter vorgenommen. Die Matrixspeicheranordnung ist mittels Dünnschichtschaltungstechnik, wie diese bei anderen elektronischen Großflächenanordnungen, wie zum Beispiel LC- Displayanordnungen mit aktiver Matrix, angewandt wird, auf sehr einfache Weise herzustellen und macht, im Gegensatz zu bekannten Arten Dünnschichtspeicheranordnungen mit TFTs (Dünnschichttransistoren), wie zum Beispiel in EP-A-0588402 beschrieben, lediglich sehr einfache Verfahrensschritte erforderlich.
  • In einem besonders bevorzugten Ausführungsbeispiel weist die Speichermatrixanordnung mehrere solcher Planarfelder aus Speicheranordnungen auf, welche auf dem gemeinsamen Substrat übereinander angeordnet sind, wodurch sie eine, eine größere Kapazität aufweisende 3D-Speicherstruktur in mehreren Ebenen bildet. Die verschiedenen Matrixfelder können auf dem Substrat nacheinander hergestellt werden. Die Felder können jeweils ihre eigenen, separaten Anordnungen aus Zeilen- und Spaltenleitern aufweisen, und benachbarte Felder können durch eine Schicht aus Isolationsmaterial, wie zum Beispiel Siliciumnitrid oder Polyimid, voneinander getrennt werden. Dennoch dient eine Anordnung aus Leitern, zum Beispiel Zeilenleitern, welche beispielsweise als obere Kontaktschichten der Speicheranordnungen in einem Matrixfeld dienen, vorzugsweise ebenfalls dazu, eine Anordnung aus Leitern vorzusehen, welche die unteren Kontaktschichten der Speicheranordnungen in einem angrenzenden Feld bilden. Somit müssen bei Vorhandensein von nur zwei übereinanderliegenden Feldern aus Speicheranordnungen lediglich drei Anordnungen aus Leitern, zum Beispiel zwei Anordnungen aus Spaltenleitern und eine gemeinsam genutze Anordnung aus Zeilenleitern vorgesehen werden, wobei im Falle von fünf übereinander angeordneten Feldern lediglich sechs Anordnungen aus Leitern insgesamt erforderlich sind. Die Reduzierung der Leiteranordnungen trägt zu einer vereinfachten Herstellung bei. Die 3D-Struktur in mehreren Ebenen kann auf einfache Weise hergestellt werden, indem eine Schicht auf der Oberseite einer anderen aufgebracht wird, um jedes Matrixfeld nacheinander auf dem Substrat vorzusehen, wobei, abgesehen von dem oberen und unteren Feld, lediglich eine Maske für jede Ebene des Feldes erforderlich ist, um eine Anordnung aus Leitern zu definieren. Die Programmierung und Auslesung aus den Speicheranordnungen in dem 3D-Matrixfeld in mehreren Ebenen erfolgt unter Verwendung elektrischer Ströme, welche über die Zeilen- und Spaltenleiter jedes Feldes zugeführt werden.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
  • Fig. 1 - einen einfachen schematischen Querriß durch ein Ausführungsbeispiel einer, gemäß der Erfindung hergestellten, programmierten Halbleiteranordnung;
  • Fig. 2 - eine graphische Darstellung der I-V-Charakteristiken der Anordnung in einem Zwischenstadium der Herstellung;
  • Fig. 3 - eine graphische Darstellung der I-V-Charakteristiken der Anordnung, welche die Veränderungen zeigt, die sich durch Strombelastung aus einem Programmierungsverfahren ergeben;
  • Fig. 4 - eine graphische Darstellung der Aktivierungsenergie von beispielhaften Anordnungen gegenüber dem angelegten elektrischen Feld;
  • Fig. 5 - ein Energiebanddiagramm der Halbleiterspeicheranordnung; sowie
  • Fig. 6 und 7 - vereinfachte, schematische Schnittansichten und Draufsichten jeweils eines Teiles eines Ausführungsbeispieles einer Speichermatrixanordnung gemäß der Erfindung.
  • Es versteht sich von selbst, daß, im besonderen im Hinblick auf die Fig. 1, 6 und 7, die Figuren lediglich schematisch, nicht jedoch maßstabsgetreu dargestellt sind. Bestimmte Dimensionen, wie zum Beispiel die Stärke von Schichten bzw. Zonen, können übertrieben, andere Dimensionen dagegen reduziert wiedergegeben sein. Identische oder ähnliche Teile wurden in sämtlichen Figuren mit den gleichen Bezugsziffern versehen.
  • Bezugnehmend auf Fig. 1 weist die Halbleiterspeicheranordnung, allgemein mit der Bezugsziffer 10 versehen, eine Mehrschichtdünnfilmstruktur auf, welche auf einem Isolatorsubstrat 11, zum Beispiel aus Glas, getragen wird. Die Struktur besteht aus einer unteren, elektrisch leitenden Kontaktschicht 12, zum Beispiel einem Metall, wie z. B. Chrom, welches unmittelbar auf der Substratoberfläche aufgebracht ist, einer dünnen Schicht 14 aus hydriertem, siliciumreichem, amorphem Siliciumnitrid, welche unmittelbar über der leitenden Schicht 12 liegt, sowie einer oberen, leitenden Kontaktschicht 15, zum Beispiel aus Molybdän, welche direkt über der Schicht 14 vorgesehen ist. Die Schicht 15 erstreckt sich lateral über dem Substrat, von der Schicht 12 entfernt, um eine erste Kontaktzone vorzusehen. Die Schicht 12 erstreckt sich ebenfalls über der Substratoberfläche in einer Richtung außerhalb der Zeichenebene, um eine zweite Kontaktzone vorzusehen.
  • Die Anordnung wird hergestellt, indem das untere Kontaktmaterial, in diesem Beispiel Chrom, durch Aufdampfung bis zu einer Dicke von etwa 100 nm, obgleich diese nicht kritisch ist, über der Substratoberfläche aufgebracht und diese Schicht photolithographisch so definiert wird, daß eine streifenförmige Schicht aus Chrom verbleibt. Danach wird die Schicht 14 unmittelbar über der Schicht 12 der umgebenden Oberfläche und dem Substrat 11 unter Anwendung eines PECVD (Plasmagestützten chemischen Dampfabscheidungs-) - Verfahrens aus Silan und Stickstoff bis zu einer gleichmäßigen Dicke von etwa 100 nm aufgetragen. Silan und Stickstoff werden dem Vakuumsystem bei einer Temperatur von etwa 250ºC zugeführt, um eine Schicht aus einer hydrierten, siliciumreichen, amorphen Siliciumnitrid-(a-SiNx : H)-Legierung vorzusehen. Die Eigenschaften von Stickstoffund Silicium werden so ausgewählt, daß das Verhältnis von Stickstoff zu Silicium in der sich ergebenden Schicht kleiner als 1,0 und größer als 0,2 (0.2 < N : Si < 1.0) ist und in diesem speziellen Ausführungsbeispiel etwa 0,5 entspricht.
  • Danach wird die zweite, obere leitende Kontaktschicht ausgebildet, indem eine Schicht aus Molybdän über der Struktur auf dem Substrat erneut bis zu einer Dicke von etwa 100 nm, obgleich diese verändert werden kann, aufgebracht wird, welche photolithographisch strukturiert wird, um einen Streifen zu belassen, welcher die Kontaktschicht bildet, sich über der Oberfläche 14 erstreckt und sich mit der Schicht 12 überkreuzt. Ein Teil der Schicht 14, welcher an einer, von der Kreuzungszone entfernten Stelle über der Schicht 12 liegt, wird entfernt, um die Herstellung eines elektrischen Kontaktes mit der Schicht 12 zu ermöglichen.
  • Die auf diese Weise an der Kreuzungszone erhaltene Struktur besteht aus der Schicht 14 aus siliciumreichem a-SiNx : H, welches zwischen den gegenüberliegenden Schichten 12 und 15 angeordnet ist und auf einer Seite von diesen unmittelbar kontaktiert wird. Die Kreuzungszone beträgt etwa zehn Mikrometer im Quadrat.
  • Diese Metall-Halbleiter-Metall-(MSM)-Struktur bildet eine Dünnschichtdiodenanordnung, welche grundsätzlich eine in Serie gegeneinander geschaltete Schottky- Barriere aufweist. Die I-V-Charakteristik dieser Anordnung in diesem Stadium ist in Fig. 2 graphisch dargestellt, wobei eine an die Kontaktschichten 12 und 15 angelegte Spannung gegen das Protokoll der Stromdichte, J, der Anordnung dargestellt ist.
  • Da der Strom durch die Anordnung in der Hauptsache von Elektronen getragen wird, ist es der Kathodenkontakt mit negativer Vorspannung, welcher die Stärke des Stromes durch die Anordnung bestimmt. Präziser gesagt, es ist die Stärke des elektrischen Feldes, welche die Höhe des quantenmechanischen Tunneleffektes durch die Kathodenbarriere bestimmt, so daß eine Veränderung dieses Feldes auch die Strom-Spannungs- Charakteristik verändert. Bezugnehmend auf Fig. 2 liegt die I-V-Charakteristik bei schwachen Strömen knapp an einer Exponentialgröße und entspricht der thermionischen Emission von Elektronen durch einen, in Sperrichtung vorgespannten Kontakt bei einer Tunneleffektmasse von etwa 0,1 me.
  • Als Schaltelemente in Flüssigkristallanzeigevorrichtungen mit aktiver Matrix wurden MSM-Dünnschichtdiodenanordnungen, ähnlich den oben beschriebenen, verwendet, wobei das Schaltelement mit einem zugeordneten Anzeigeelement in Reihe geschaltet ist und durch entsprechendes Anlegen von Steuerspannungen an die Reihenschaltung verwendet wird, um das Laden des Anzeigeelementes zu Anzeigezwecken zu steuern.
  • Nach Herstellung der in Fig. 1 dargestellten Struktur wird diese einem Programmierungsverfahren unterworfen, um eine programmierte Halbleiteranordnung vorzusehen. In diesem spezifischen Ausführungsbeispiel macht es dieses Verfahren erforderlich, daß ein elektrischer Strom durch die Struktur hindurchgeleitet wird, wobei die obere und untere leitende Schicht als Kontakte verwendet werden, die einen Strom aus Ladungsträgern vorsehen, welche die Schicht 14 unter dem Einfluß des elektrischen Feldes bei einer Stromdichte passieren, deren Stärke ausreicht, um Störstellen zu erzeugen und ein Störband in der aus einer amorphen Siliciumlegierung bestehenden Schicht 14 zu induzieren. Das Störband wird in der Schicht 14 überall dort erzeugt, wo während dieses Verfahrens elektrischer Strom passiert. Der Effekt dieses Störbandes ist, die Aktivierungsenergie für den Transport von Ladungsträgern durch die Anordnung zu reduzieren, wobei die Höhe der Reduzierung auswählbar und von der Konzentration und der Verteilung von Energien der Störstellen abhängig ist, welche wiederum von der Höhe der Strombelastung während dieses Verfahrens und, im besonderen, von der Stromdichte und der Höhe der hindurchgeleiteten Ladung abhängt und von dieser bestimmt wird. Dieses Verhalten macht es möglich, die Anordnung als programmierbare Anordnung zu verwenden.
  • Es wurde bei Verwendung von MSM-Dünnfilmdioden-(TFD)-Anordnungen der oben beschriebenen Art festgestellt, daß sich die I-V-Charakteristik nach einer Benutzungsdauer aufgrund von Strombelastungseffekten verändern kann. Zunächst tritt diese Veränderung, wie durch die gestrichelten Linien in Fig. 2 angedeutet, in Form einer, sich durch das Anlegen von positiven und negativen Spannungsimpulsen ergebenden Verschiebung der I-V-Kurven auf, welche nahezu symmetrisch ist. Es hat sich gezeigt, daß eine län gere Strombelastung die I-V-Charakteristik symmetrisch beeinträchtigt, und daß bei niedrigen Spannungen eine Ableitung zu verzeichnen ist. Diese Drift in der I-V-Charakteristik sowie das Einsetzen des Ableitstromes schränkt die Leistung einer solchen TFD bei Applikationen wie Anzeigevorrichtungen als Schaltelement ein, da erstere eine Erhöhung der verwendeten Ansteuerungsspannungen zur Steuerung der Anzeigeelemente erforderlich machen kann, während letztere das Ende der Lebensdauer der Anordnung als geeignetes Schaltelement bestimmt. Die vorliegende Erfindung resultiert aus dem Verstehen, daß diese Phänomene, welche in einer TFD zur Verwendung als Schaltelement in einer Anzeigevorrichtung mit aktiver Matrix nicht wünschenswert sind, durch Herstellung einer Anordnung, welche für eine völlig andere Funktion, als programmierbare Halbleiteranordnung, geeignet ist, in der Tat zum Vorteil verwendet werden können. Durch überlegten Einbau eines Störbandes kann die Anordnung zur Ausübung einer Funktion, welche zum Beispiel der in PCT WO 90/13921 beschriebenen, programmierbaren Halbleiteranordnung gleicht, genutzt werden.
  • Nachfolgend eine mögliche Erklärung für die Auswirkungen einer solchen Strombelastung in der TFD-Anordnung. Durch das durch Strombelastung induzierte Störband kann Strom von der Anode zur Kathode parallel zu dem über die Potentialbarriere geleiteten Strom fließen. Die nach Belastung festgestellte Verschiebung in der I-V- Charakteristik bei höheren, angelegten Spannungen verläuft nahezu symmetrisch, was darauf hindeutet, daß das elektrische Feld in beiden Armen um etwa die gleiche Höhe bei einer vorgegebenen, angelegten Vorspannung reduziert wurde. Die einfachste Erklärung dieser Drift ist, davon auszugehen, daß Störstellen, welche lose Siliciumbindungen im Bereich des Valenzbandes aufweisen, bei Strombelastung eingebaut wurden, wodurch Elektronen durch die a-SiNx : H-Schicht gleichmäßig angelagert werden und das elektrische Feld an dem negativen Kontakt reduziert wird.
  • Der für die Störstellenerzeugung in der Schicht 14 verantwortliche Mechanismus erfordert eine Defektelektron-Elektron-Rekombination zur Zuführung der zur Auflösung der Bindungen in dem Material erforderlichen Energie sowie das Kühlen von in die Anode injizierten Elektronen, um die Energie abzugeben, welche zur Anregung von Defektelektronen über der Potentialbarriere an der positiv vorgespannten Anode erforderlich ist. Da davon ausgegangen wird, daß die Störstellenzentren durch lose Siliciumbindungen dargestellt sind, wird die Wahrscheinlichkeit, ein Zentrum auszubilden, mit der Konzentra tion schwacher Si-H- und Si-Si-Bindungen in Beziehung gesetzt. Diese hängen wiederum von der Wasserstoff und Stickstoffkonzentration in dem Material ab.
  • Die Defektelektron-Elektron-Rekombination und das Elektronenkühlungsmodell können zur Erläuterung einer Abhängigkeit zwischen der Verschiebung in der I-V- Charakteristik, der Stromdichte, der Dicke von Schicht 14, Zeit und einer durch die Eigenschaften und das Material bestimmten Konstanten verwendet werden.
  • Die I-V-Charakteristiken der, siliciumreiches Siliciumnitrid aufweisenden Struktur der Anordnung werden durch die Barrieren bei jeder der Grenzschichten zwischen der Schicht 14 und den Schichten 12 und 15 bestimmt. Bei Strombelastung werden metastabile Störstellen erzeugt, welche die elektronischen Eigenschaften der amorphen Siliciumnitridschicht 14 verändern. Die Erzeugung von Defekten ist, im Vergleich zu a-Si : H, bei siliciumreichem a-SiNx : H infolge der Beimischung von Stickstoff ausgeprägter.
  • Wird die Anordnung einer längeren Strombelastung ausgesetzt, tritt ein weiteres Phänomen auf, durch welches Strom zwischen den Kontaktschichten 12 und 15 bei verhältnismäßig niedrigen Spannungen passieren kann. Bei weiterem Anstieg der Strombelastung nimmt die Stärke dieses Ableitstromes zu, bis diese die I-V-Charakteristik bestimmt. Dieses Phänomen ist in Fig. 3 graphisch dargestellt, wobei das Protokoll des Moduls des Stromes, J, unter Verwendung experimenteller Daten gegen die angelegte Spannung dargestellt ist, und wobei die ursprüngliche I-V-Charakteristik, welche dieser von Fig. 2 entspricht, durch den Buchstaben A angedeutet ist. Die I-V-Charakteristik vor Strombelastung ist für eine TFD typisch, wobei ein optischer Bandabstand (EG) etwa 2,1 eV entspricht. Nach Ergreifen dieser anfänglichen Maßnahme wurde die Anordnung einer längeren Strombelastung ausgesetzt, bis eine deutliche Ableitung stattfand (Kurve (B) Fig. 3). Danach wurde nach laufendem Erhöhen der Belastungsdauer unter Verwendung alternierender positiver und negativer Stromimpulse bei 5Acm-2 von 10 Mikrosekunden Dauer und bei einer Frequenz von 2,5 kHz eine Gruppe von I/V-Kurven, B bis D, gemessen. Wie ersichtlich, sind die Kurven im allgemeinen um null Volt herum symmetrisch. Fig. 3 zeigt ebenfalls, daß mit Zunahme der Strombelastung und Einbau weiterer Störstellen in die Schicht 14 eine entsprechende Erhöhung des Ableitstromes zu verzeichnen ist. Messungen der Aktivierungsenergie EA gegenüber dem angelegten, elektrischen Feld zeigen, daß mit Fortschreiten der Belastung die Aktivierungsenergie für den Stromtransport auf, im Vergleich zu dem Bandabstand geringe Werte sinkt und die Zunahme des Ableitstromes in der Hauptsache auf eine Änderung der Aktivierungsenergie und nicht auf eine Zunahme der Anzahl von Zentren, welche an dem Leitungsprozeß beteiligt sind, zurückzuführen ist. Fig. 4 zeigt eine graphische Darstellung, in welcher die Aktivierungsenergie EA vor dieser Strombelastung, Kurve 1, nach Strombelastung und bei Einsetzen der Ableitung, Kurve 2, sowie nach fortgesetzter Strombelastung, Kurve 3, gegen eine Vorspannung V (Volt) für diese Anordnung dargestellt ist. Vor Einsetzen der Ableitung in der Anordnung driften die I- V-Charakteristiken, wie durch die gestrichelten Linien in Fig. 2 angedeutet, infolge der Elektronenanlagerung in einigen der induzierten Zustände ab. Es tritt eine Ableitung auf, sobald, ungeachtet des Ausmaßes der Belastung der Anordnung, die Anzahl angelagerter Elektronen etwa 1018 cm&supmin;³ erreicht, und diese Eigenschaft deutet, zusammen mit den in Fig. 4 dargestellten Aktivierungsenergieprotokollen, darauf hin, daß der für den Ableitstrom verantwortliche Mechanismus die Leitung über Frenkel-Poole-Emission sowie das Hopping durch das Störband involviert. Eine mögliche Erklärung für die Veränderung der Aktivierungsenergie bei Strombelastung ist, daß das Störband verbreitert wird, so daß sich Zentren näher zum Bandabstand hin bewegen oder vielleicht, daß der mittlere Abstand zwischen den Zentren geringer wird, so daß ein Ladungsträger eine geringere, effektive Höhe der Potentialbarriere beim Hopping unter dem Einfluß von zwei Kräften, einer aufgrund der Ladung am Zentrum, von welcher dieser emittiert wurde, und einer anderen von einem benachbarten, geladenen Zentrum, von welchem er aufgenommen wird, erfährt. Der Einfluß des Störbandes ist in Fig. 5 dargestellt, welche ein Energiebanddiagramm der Struktur zeigt. In diesem Diagramm stellen Ev und Ec jeweils die Energie des Valenzbandes und die Unterkante des Leitungsbandes, EFn das Quasi-Fermi-Niveau, 'e sowie 'h jeweils die Sperrschichthöhe für Elektronen und Defektelektronen, E' A eine effektive Höhe der Potentialbarriere für das Hopping und die Frenkel-Poole Emision dar, während Bd das Störband kennzeichnet.
  • Eine Erklärung des Ableitungsphänomenes ist deshalb, daß die Stromdichte vor Belastung durch thermionische Emission von Elektronen, Je, von der Anode bestimmt wird. Die Aktivierungsenergie der Anordnung (Fig. 4) zeigt, daß ein Unterschied zwischen der Höhe der oberen und unteren Barriere besteht, jedoch verändern sich beide mit dem elektrischen Feld in der gleichen Weise, wobei der Anstieg der thermionischen Emission von Elektronen mit einer geringen Tunneleffektmasse entspricht. Der Defektelektronenstrom Jh1 wird durch thermionische Emission von, in dem Anodenmetall erzeugten Defektelektronen bestimmt. Das Störband Bd nimmt bei Strombelastung zu, bis die Defektzentren nah genug sind, um eine zweite Bahn für Defektelektronen Jh2 vorzusehen, und nah genug an dem Valenzband für diese sind, um Defektelektronen über den Frenkel-Poole- Mechanismus zu emittieren, wodurch der Ableitstrom hervorgerufen wird.
  • Da das Störband, welches durch Löcherinjektion induziert wird und welches für übermäßige Ableitung verantwortlich ist, bei Strombelastung zunimmt, kann dessen Widerstand bestimmt werden. Dieses Merkmal wird zur Programmierung der Anordnung verwendet, indem die Belastung entsprechend ausgewählt wird, um das Aktivierungsenergieniveau, wie gewünscht, einzustellen (Fig. 4). Die Höhe der Aktivierungsenergie wird somit durch das Störband bestimmt. Präziser ausgedrückt, die Aktivierungsenergie ist von der während des Programmierungsverfahrens eingestellten Konzentration und der Verteilung von Energien der Störstellen, welche entsprechend den Änderungen der Parameter des Verfahrens verändert werden können, abhängig und wird von diesen bestimmt. Danach kann die Anordnung, bei welcher es sich effektiv um eine analoge Halbleiterspeicheranordnung handelt, ausgelesen und deren programmierter Zustand bestimmt werden, wobei Lesespannungen verwendet werden, welche niedriger als die zur Strombelastung verwendeten Spannungen sind. Typischerweise wird die Anordnung durch Anlegen einer LESE- Spannung, von zum Beispiel etwa einem Volt, an deren Kontakte gelesen. Der sich ergebende Stromfluß durch die Anordnung gemäß der ausgewählten I-V-Charakteristik (Fig. 3) ist für den programmierten Zustand derselben bezeichnend.
  • Das Verhältnis zwischen elektrischem Strom und dem Aktivierungsenergieniveau, EA, der Anordnung kann ausgedrückt werden durch die Formel
  • J = A exp - (EA/&kappa;T)
  • wobei A eine Konstante, T die Temperatur und K die Boltzmann-Konstante darstellt.
  • Ähnliche Effekte wie die oben bei der Anordnung mit einer siliciumreichen, amorphen Siliciumnitridlegierung beschriebenen wurden ebenfalls bei einer Anordnung festgestellt, bei welcher hydriertes, siliciumreiches, amorphes Siliciumcarbid (a-SiCx : H) für die Schicht 14 verwendet wird. Es kann davon ausgegangen werden, daß der Stromtransport durch Störbänder ein alltägliches Phänomen bei siliciumreichen, amorphen Siliciumlegierungen, wie z. B. einer hydrierten, siliciumreichen, amorphen Siliciumoxid- oder Siliciumoxynitridlegierung, darstellt. Die je nach Erfordernissen erfolgende Einbeziehung des Elementes Stickstoff oder Kohlenstoff (oder Sauerstoff oder Sauerstoffund Stickstoff) in die siliciumreiche Legierung sieht die erforderliche Basis zum Induzieren des Störbandes vor, und es ist kein weiteres Element bzw. Elemente in der Legierung nötig, um die, das induzierte Störband bildenden Störstellen auszubilden. Die amorphe Siliciumlegierung könnte möglicherweise dotiert sein, obgleich vorzugsweise eine undotierte, eigenleitende Legierung verwendet wird. Es wird in Betracht gezogen, andere Elemente, z. B. Germanium, in die Legierung mit einzubeziehen. Der Anteil von Stickstoff, Kohlenstoff oder einem anderen, zur Ausbildung der Legierung verwendeten Element sollte ausreichen, um einen wahrnehmbaren Einfluß auf den Bandabstand des Materials ausüben zu können.
  • Die Halbleiterspeicheranordnung ist nichtflüchtig, und es sollte, vorausgesetzt, daß bei anschließender Benutzung unter Verwendung von Betriebsspannungen, welche eine verhältnismäßig geringe Stärke aufweisen, eine Auslesung vorgenommen wird, keine weitere 'Programmierung' erfolgen. Sollte es jedoch wünschenswert sein, die Programmierung zu ändern, so kann dieses durch Durchführen eines weiteren Programmierungsvorgangs erfolgen, wobei jedoch die Art einer solchen Umprogrammierung die Bauelementcharakteristiken dieser der unbelasteten Anordnung jeweils nur mindern kann. Eine komplette Umprogrammierung kann vorgenommen werden, indem die Anordnung einem Ausheilverfahren bei entsprechend hoher Temperatur unterworfen wird, welches die Anordnung effektiv 'säubert' und in ihren ursprünglichen, unbelasteten Zustand zurückversetzt, woraufhin diese erneut entsprechend programmiert werden kann. Eine Ausheilung kann ebenfalls angewandt werden, um das Aktivierungsniveau zu erhöhen, wobei jedoch keine 'Säuberung' der Anordnung erfolgt.
  • Obgleich das zur Herstellung der programmierten Halbleiteranordnung angewandte, beschriebene Programmierungsverfahren eine elektrische Strombelastung vorsieht, ist es vorstellbar, auch andere Techniken anzuwenden, um das gewünschte Störband zu induzieren. Im besonderen könnte ein energetischer Teilchenbeschuß einer Zone der Schicht 14 zwischen der Kontaktschicht 12 und 15 unter Verwendung von Elektronen oder Ionen, wie zum Beispiel Protonen oder vielleicht Photonen, bei einem Energieniveau vorgenommen werden, welches ausreicht, um innere Bindungen zu lösen. Das Ausmaß der Senkung der Aktivierungsenergie für den Transport von Ladungsträgern wäre in diesem Falle von dem Ausmaß des Beschusses, ausgedrückt durch die bei Beschuß verbrauchte Energiemenge, abhängig.
  • Die Materialien der Kontaktschichten 12 und 15 können variieren. Es können andere Metalle, ITO oder dotiertes, amorphes Silicium, verwendet werden. Der elektrische Strom durch die programmierte Anordnung ist, aufgrund der Tatsache, daß deren Be trieb durch Volumeneffekte bestimmt wird, beim Auslesen bei anschließender Verwendung im allgemeinen von dem Kontaktmaterial abhängig. Obgleich in dem oben beschriebenen Beispiel eine bestimmte Dicke für die Schicht 14 vorgegeben wird, sollte davon ausgegangen werden, daß die Stärke dieser Schicht beispielsweise zwischen 25 nm und etwa 1 Mikrometer verändert werden kann. Eine Erhöhung der Dicke hat zur Folge, daß längere Belastungszeiten oder höhere Spannungen erforderlich sind. Dünnere Schichten könnten bei dem gleichen Spannungspegel schneller belastet werden. Wird bei Siliciumnitrid bzw. Siliciumcarbid der Legierung mehr Stickstoff oder Kohlenstoff beigemischt, nimmt das Ausmaß der Fehlordnung mit dem Bandabstand zu, und es wird einfacher, das Störband auszubilden. Die Dimensionen der Speicheranordnung, das heißt, die Überlappungsfläche zwischen den Kontakten 12 und 15, kann ebenfalls verändert werden.
  • Bei einer alternativen Strukturart der Anordnung können die beiden leitenden Kontaktschichten auf einer Oberfläche der aus einer amorphen Siliciumlegierung bestehenden Schicht an voneinander beabstandeten Stellen vorgesehen werden. Zum Beispiel könnte die Schicht 14 unmittelbar auf der Oberfläche des Substrats aufgebracht werden. Danach wird eine einzelne Metallschicht über der Oberfläche der Schicht aufgetragen und photolithographisch strukturiert, um zwei getrennte, leitende Kontaktschichten zu definieren, oder es könnten zwei getrennte Schichten aus leitendem Material, zum Beispiel Chrom und Molybdän, nacheinander aufgebracht und strukturiert werden.
  • Unter Bezugnahme auf die Fig. 6 und 7, welche Teile der Anordnung jeweils im Seitenquerriß und Grundriß schematisch darstellen, wird im folgenden ein Ausführungsbeispiel einer Speichermatrixanordnung beschrieben, welche ein Feld aus Speicheranordnungen aufweist. Die Vorrichtung weist mehrere planare 2-D-Felder aus Speicheranordnungen auf, welche übereinander auf einem gemeinsamen Isolatorsubstrat 11, zum Beispiel aus Glas, in mehreren Ebenen parallel zu der Substratoberfläche angeordnet sind, um eine 3-D-Speicherstruktur in mehreren Ebenen zu bilden. Die Speicheranordnungen 10 in jedem Matrixfeld sind in Zeilen und Spalten angeordnet, wobei in dem dargestellten Ausführungsbeispiel fünf Felder dargestellt sind.
  • Jedes Matrixfeld weist eine Anordnung (X) aus parallelen und regelmäßig beabstandeten Zeilenleitern mit sich über das Substrat erstreckenden Metallstreifen 20 sowie eine Anordnung (Y) aus parallelen und regelmäßig beabstandeten Spaltenleitern mit sich über das Substrat in rechten Winkeln zu der Anordnung X erstreckenden Metallstreifen 22 auf, wobei die Ebenen der beiden Anordnungen durch eine Zwischenschicht aus einer hydrierten, siliciumreichen, amorphen Siliciumlegierung 14 voneinander beabstandet sind, welche in diesem Falle durch a-SiNx : H gebildet wird, deren optischer Bandabstand EG etwa 2,7 eV beträgt. Somit weist das an die Substratoberfläche angrenzende, erste Feld die Anordnung aus Zeilenleitern X1 und die diese kreuzende Anordnung aus Spaltenleitern Y1 bei einer dazwischen angeordneten Schicht 14 auf. Die Speicheranordnungen in dem Feld sind in den Kreuzungsbereichen zwischen den Zeilen- und Spaltenleitern gelegen, wobei jede Speicheranordnung durch einen Teil eines Zeilenleiters 20 und einen darüberliegenden Teil eines Spaltenleiters 22 in dem Kreuzungsbereich (die Kontaktschichten 12 und 15 in Fig. 1 darstellend) sowie den Teil der dazwischen angeordneten Schicht 14 vorgesehen ist, wobei, wie in Fig. 7 dargestellt, sich die Schicht 14 kontinuierlich zwischen den beiden Leiteranordnungen erstreckt. Somit sind die unteren Kontaktschichten sämtlicher Speicheranordnungen 10 in einer Spalte, welche einzelne Teile eines Spaltenleiters 22 aufweisen, über den Spaltenleiter miteinander elektrisch verbunden, während die oberen Kontaktschichten aller Speicheranordnungen in einer Zeile, welche einzelne Teile eines Zeilenleiters 20 aufweisen, über den Zeilenleiter miteinander elektrisch verbunden sind. Jede einzelne Speicheranordnung 10 in dieser Matrixanordnung ist daher über ihre zugeordneten Zeilen- und Spaltenleiter adressierbar.
  • Die übereinanderliegenden Felder aus Speicheranordnungen sind ähnlicher Art. In diesem Ausführungsbeispiel werden die Anordnungen aus Zeilen- und Spaltenleitern von benachbarten Feldern gemeinsam genutzt. Somit dient die zuvor erwähnte Anordnung aus Zeilenleitern X1 ebenfalls als die Anordnung aus Zeilenleitern für das zweite Feld vom Substrat aus gesehen, wobei dieses Feld durch die Anordnung X1 zusammen mit der Anordnung aus Spaltenleitern Y2 und der Zwischenschicht 14 gebildet wird, wobei die Zeilen- und Spaltenanordnungen der Speicheranordnungen 10 wiederum durch die Kreuzungszonen der beiden Anordnungen aus Leitern, das heißt X1 und Y2, bestimmt werden. Die Positionen der Adreßleiter der Anordnung Y2 sind, wie in Fig. 6 dargestellt, gegenüber den Positionen der Leiter der Anordnung Y1 versetzt, um kapazitive Koppelwirkungen zu reduzieren. Die verbleibenden drei Felder sind in gleicher Weise vorgesehen und werden jeweils durch die Paare Adreßleiteranordnungen Y2 und X2, X2 und Y3 sowie Y3 und X3 zusammen mit deren jeweiligen Zwischenschichten 14 gebildet. Die Endabschnitte der Anordnungen aus Zeilenleitern X1, X2 und X3 sind stufenförmig vorgesehen, um einen Kontakt mit den einzelnen Leitern in jeder Anordnung in geeigneter Weise zu ermöglichen. Die Spaltenleiter der Anordnungen Y1, Y2 und Y3 schließen in gleicher Weise ab.
  • Die Felder werden unter Anwendung konventioneller Dünnschichttechniken auf sehr einfache Weise nacheinander hergestellt, indem eine Schicht auf der Oberseite einer anderen vorgesehen wird. Auf der Oberfläche des Substrats 11 wird eine Schicht aus Metall, zum Beispiel Chrom, aufgebracht und photolithographisch strukturiert, um die die Anordnung aus Spaltenleitern Y1 bildenden, leitenden Streifen 22 zu definieren. Sodann wird unter Anwendung eines PECVD-Verfahrens, wie zuvor beschrieben, auf dem Substrat eine Schicht aus a-SiNx : H bis zu einer gewünschten Stärke aufgebracht, welche sich kontinuierlich über die Anordnung Y1 und die Zwischenoberflächen erstreckt, um die Schicht 14 auszubilden. Anschließend wird eine weitere Schicht aus Metall, zum Beispiel Chrom, oder möglicherweise Molybdän aufgetragen und strukturiert, um die Anordnung aus leitenden Streifen 20, welche die Zeilenleiter X1 bilden, zu definieren. Dieser folgt eine weitere Schicht aus a-SiNx : H zur Ausbildung der Schicht 14 für das zweite Feld, und danach erfolgt das Aufbringen und Strukturieren einer weiteren Chromschicht, um die Anordnung aus Spaltenleitern Y2 für das zweite Feld auszubilden. Eine weitere Schicht aus a-SiNx : H wird anschließend über der Anordnung Y2 und den Zwischenoberflächenbereichen vorgesehen, über welcher die nächste Anordnung aus Zeilenleitern X2 ausgebildet wird, um das dritte Feld zu komplettieren und so weiter, bis die letzte Anordnung aus Zeilenleitern X3 vorgesehen ist. Die Stärken der Metallschichten und die Breite der daraus gebildeten Streifen 20 und 22 sind überall gleichbleibend und identisch. Die Fläche jeder Überkreuzung und damit die Größe einer Speicheranordnung, wie durch die Breiten der Zeilen- und Spaltenleiter bestimmt, kann erneut etwa zehn Mikrometer im Quadrat betragen, obgleich dieses variieren kann, um, wie gewünscht, größere oder kleinere Speicheranordnungen vorzusehen. Die Schichten 14 werden, zumindest an den Überkreuzungszonen, wie zuvor beschrieben, bis zu der gewünschten Stärke vorgesehen. Die Struktur in Fig. 6 ist in vereinfachter Form dargestellt, wobei zu erwähnen ist, daß, im Falle die Schichten 14 lediglich als kontinuierliche Schichten in gleichbleibender Stärke aufgebracht werden, ihre Oberflächen nicht, wie dargestellt, völlig planar, sondern wellenförmig sind. Wie bekannt, ist die hier angewandte Dünnschichttechnik sehr einfach anzuwenden, und es sind für die fünf Felder lediglich sechs Maskierungsvorgänge erforderlich.
  • Die Speichermatrixanordnung wird programmiert, indem an einzelne Zeilen- und Spaltenleiter in jedem Feld Spannungen angelegt werden, um zu bewirken, daß ein elektrischer Strom die Speicheranordnung am Schnittpunkt der betreffenden Zeilen- und Spaltenleiter durchläuft, wodurch in der Schicht 14 im Überkreuzungsbereich ein Störband induziert wird. Ein Auslesen der programmierten Anordnungen erfolgt auf ähnliche Weise durch Anlegen einer Lesespannung an die zugeordneten Zeilen- und Spaltenleiter derselben und Abtasten des sich ergebenden Stromflusses. Der Auslesevorgang kann zum Beispiel ein Lesen jedes Feldes der Reihe nach vorsehen, wobei jeder Zeilenleiter eines Feld mittels einer Lesespannung der Reihe nach abgetastet wird, um eine Zeile aus Speicheranordnungen auszuwählen, und wobei die Spaltenleiter abgetastet werden, um den Zustand der einzelnen Speicheranordnungen in der ausgewählten Zeile in einer ähnlichen Weise wie der bei Matrixspeicheranordnungen bekannten zu bestimmen.
  • Die gemeinsame Benutzung einer Anordnung aus Leitern zwischen benachbarten Feldern führt zu einer Reduzierung der Gesamtanzahl der erforderlichen Anordnungen und einer sich daraus ergebenden Vereinfachung der Herstellung der Struktur. In dem obigen Ausführungsbeispiel sind für die fünf Felder lediglich sechs Anordnungen aus Adreßleitern erforderlich. Die übereinanderliegenden Felder aus Speicheranordnungen könnten jedoch stattdessen jeweils mit ihren eigenen, jeweiligen Anordnungen aus Zeilen- und Spaltenadreßleitern versehen sein, wobei eine kontinuierliche Schicht aus Isolationsmaterial, zum Beispiel Siliciumnitrid oder Polyimid, zwischen jedem benachbarten Feldpaar vorgesehen ist, um diese voneinander zu trennen. Obgleich sich die Anzahl Leiteranordnungen dann erhöhen würde, d. h. in dem obigen Beispiel auf zehn, kann dieser Lösungsweg von Vorteil sein, um eventuelle Übersprechprobleme zu reduzieren.
  • Es versteht sich von selbst, daß die Anzahl Felder aus Speicheranordnungen ohne weiteres verändert werden und auch nur zwei übereinanderliegende Felder oder mehr als fünf Felder angeordnet werden können. Ebenso kann selbstverständlich eine Speichermatrixanordnung mit lediglich einem Feld aus Speicheranordnungen vorgesehen werden.
  • Die Materialien, die für die Anordnungen aus Zeilen- und Spaltenleitern, welche die Kontaktschichten für die Speicheranordnungen vorsehen, verwendet werden sowie die hydrierte, siliciumreiche, amorphe Siliciumlegierung der Schichten 14 und die Stärken derselben können, wie zuvor beschrieben, verändert werden.

Claims (18)

1. Verfahren zur Herstellung einer programmierten Speicheranordnung, welche eine Struktur mit zwei beabstandeten, elektrisch leitenden Kontaktschichten (12, 15) sowie eine Schicht (14) aus hydriertem, amorphem Silicium aufweist, welche sich zwischen den Kontaktschichten erstreckt, dadurch gekennzeichnet, daß das hydrierte, amorphe Silicium eine siliciumreiche Siliciumlegierung aufweist, welche neben Wasserstoffund Silicium zumindest ein weiteres Element vorsieht, und daß in einer Zone der Struktur ein Programmierungsverfahren durchgeführt wird, um in der gesamten Zone der Schicht (14) aus hydrierter, siliciumreicher, amorpher Siliciumlegierung ein Störband zu induzieren, welches die Aktivierungsenergie für den Transport von Ladungsträgern in dieser um eine bestimmte Höhe, welche entsprechend dem Programmierungsverfahren verändert werden kann, senkt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Programmierungsverfahren einen Strombelastungsvorgang aufweist, in welchem bei einer Stromdichte, welche ausreicht, um in der amorphen Siliciumlegierungsschicht (14) ein Störband zu erzeugen, ein elektrischer Strom durch die Struktur geleitet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Programmierungsverfahren einen Beschuß der amorphen Siliciumlegierungsschicht mit Teilchen hoher Energie vorsieht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die hydrierte, siliciumreiche, amorphe Siliciumlegierung eine siliciumreiche, amorphe Siliciumnitridlegierung aufweist.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die hydrierte, siliciumreiche, amorphe Siliciumlegierung eine siliciumreiche, amorphe Siliciumcarbidlegierung aufweist.
6. Verfahren nach einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, daß die Schicht (14) aus hydrierter, siliciumreicher, amorpher Siliciumlegierung zwischen den beiden leitenden Kontaktschichten (12, 15) angeordnet ist.
7. Verfahren zur Herstellung einer Speichermatrixanordnung, welche ein Feld aus Speicheranordnungen (10) auf einem gemeinsamen Substrat (11) aufweist, in welchem die Speicheranordnungen gemäß dem Verfahren nach einem der Ansprüche 1 bis 6 unter Verwendung von, auf dem Substrat aufgebrachten, gemeinsamen Schichten (20, 22, 14) hergestellt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die Speicheranordnungen (10) des Matrixfeldes in Zeilen und Spalten angeordnet sind, und daß übereinanderliegende Anordnungen aus Zeilen- und Spaltenleitern (20, 22) vorgesehen sind, welche sich über dem Substrat orthogonal erstrecken und welche an ihren Überkreuzungszonen durch eine Schicht 14 aus hydrierter, siliciumreicher, amorpher Siliciumlegierung getrennt sind, um an jeder Überkreuzungszone eine Speicheranordnung auszubilden, deren zwei Kontaktschichten Teile eines jeweiligen Zeilenleiters und eines jeweiligen Spaltenleiters aufweisen.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die hydrierte, siliciumreiche, amorphe Siliciumlegierung als Schicht (14) vorgesehen ist, welche sich kontinuierlich über dem Substrat zwischen den Anordnungen aus Zeilen- und Spaltenleitern erstreckt.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß mehrere Felder aus Speicheranordnungen auf dem Substrat (11) übereinanderliegend vorgesehen sind, wobei die Speicheranordnungen jedes Feldes aus gemeinsamen, aufgebrachten Schichten hergestellt werden.
11. Speichermatrixanordnung mit einem Feld aus programmierten Halbleiterspeicheranordnungen (10), welche auf einem gemeinsamen Substrat (11) getragen werden, wobei jede Speicheranordnung zwei voneinander beabstandete, leitende Kontaktschichten (12, 15) und eine sich zwischen diesen erstreckende Schicht (14) aus amorphem Silicium aufweist, wobei das amorphe Silicium eine hydrierte, siliciumreiche, amorphe Siliciumlegierung aufweist, welche neben Silicium und Wasserstoff zumindest ein weiteres Element enthält, und wobei die amorphe Siliciumlegierungsschicht jeder Speicheranordnung ein in dieser induziertes Störband aufweist, welches die Aktivierungsenergie für den Transport von Ladungsträgern zwischen den leitenden Kontaktschichten um eine bestimmte Höhe, welche durch das Störband festgelegt wird, senkt.
12. Speichermatrixanordnung nach Anspruch 11, dadurch gekennzeichnet, daß die Speicheranordnungen (10) des Matrixfeldes in Zeilen und Spalten angeordnet sind, wobei die einen der beiden Kontaktschichten (20, 22) jeder Speicheranordnung in einer jeweiligen Zeile miteinander elektrisch verbunden sind und wobei die anderen der beiden Kon taktschichten jeder Speicheranordnung in einer jeweiligen Spalte miteinander elektrisch verbunden sind.
13. Speichermatrixanordnung nach Anspruch 12, dadurch gekennzeichnet, daß das Matrixfeld Anordnungen aus sich kreuzenden Zeilen- und Spaltenleitern (20, 22) aufweist, welche sich über dem Substrat erstrecken und welche an ihren Überkreuzungszonen durch eine Schicht (14) aus der hydrierten, siliciumreichen, amorphen Siliciumlegierung voneinander getrennt sind, wobei jede Überkreuzungszone eine Speicheranordnung (10) bildet, deren zwei Kontaktschichten Teile der jeweiligen Zeilen- und Spaltenleiter aufweisen.
14. Speichermatrixanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Schichten (14) aus der amorphen Siliciumlegierung an den Überkreuzungszonen Abschnitte einer Schicht aufweisen, welche sich kontinuierlich über dem Substrat (11) zwischen den Anordnungen aus Zeilen- und Spaltenleitern erstreckt.
15. Speichermatrixanordnung nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß die Speichermatrixanordnung mehrere Felder aus Speicheranordnungen aufweist, welche auf dem Substrat (1 l) übereinander angeordnet sind.
16. Speichermatrixanordnung nach Anspruch 15, dadurch gekennzeichnet, daß eine Anordnung aus Leitern (20) eines Feldes ebenfalls als Leiteranordnung eines angrenzenden Feldes dient.
17. Speichermatrixanordnung nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die hydrierte, siliciumreiche, amorphe Siliciumlegierung eine siliciumreiche, amorphe Siliciumnitridlegierung aufweist.
18. Speichermatrixanordnung nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die hydrierte, siliciumreiche, amorphe Siliciumlegierung eine siliciumreiche, amorphe Siliciumcarbidlegierung aufweist.
DE69510337T 1994-12-22 1995-12-15 Halbleiterspeicheranordnungen und herstellungsverfahren Expired - Lifetime DE69510337T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9426008.0A GB9426008D0 (en) 1994-12-22 1994-12-22 Programmed semiconductor memory devices and methods of fabricating such
GBGB9515961.2A GB9515961D0 (en) 1994-12-22 1995-08-03 Programmed semiconductor memory devices and methods of fabricating such
PCT/IB1995/001132 WO1996019837A2 (en) 1994-12-22 1995-12-15 Semiconductor memory devices and methods of producing such

Publications (2)

Publication Number Publication Date
DE69510337D1 DE69510337D1 (de) 1999-07-22
DE69510337T2 true DE69510337T2 (de) 1999-12-16

Family

ID=26306238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69510337T Expired - Lifetime DE69510337T2 (de) 1994-12-22 1995-12-15 Halbleiterspeicheranordnungen und herstellungsverfahren

Country Status (4)

Country Link
US (1) US5973335A (de)
EP (1) EP0749638B1 (de)
DE (1) DE69510337T2 (de)
WO (1) WO1996019837A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046392A1 (de) * 2004-09-24 2006-04-06 Infineon Technologies Ag Halbleiterspeicher

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148995B2 (ja) * 1996-06-05 2008-09-10 エヌエックスピー ビー ヴィ 書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法
GB9722149D0 (en) 1997-10-22 1997-12-17 Philips Electronics Nv Semiconductior memory devices
GB0120113D0 (en) 2001-08-17 2001-10-10 Koninkl Philips Electronics Nv Memory circuit
GB0122442D0 (en) 2001-09-18 2001-11-07 Koninkl Philips Electronics Nv Matrix display
US6703652B2 (en) * 2002-01-16 2004-03-09 Hewlett-Packard Development Company, L.P. Memory structure and method making
TWI233204B (en) * 2002-07-26 2005-05-21 Infineon Technologies Ag Nonvolatile memory element and associated production methods and memory element arrangements
EP1584114A1 (de) 2003-01-17 2005-10-12 Diode Solutions, Inc. Display mit einem organischen material
US20050269621A1 (en) * 2004-06-03 2005-12-08 Micron Technology, Inc. Flash memory devices on silicon carbide
US7339205B2 (en) * 2004-06-28 2008-03-04 Nitronex Corporation Gallium nitride materials and methods associated with the same
US7687827B2 (en) * 2004-07-07 2010-03-30 Nitronex Corporation III-nitride materials including low dislocation densities and methods associated with the same
USRE47382E1 (en) * 2005-07-18 2019-05-07 Xenogenic Development Limited Liability Company Back-to-back metal/semiconductor/metal (MSM) Schottky diode
US8222077B2 (en) 2006-11-07 2012-07-17 Cbrite Inc. Metal-insulator-metal (MIM) devices and their methods of fabrication
US7898042B2 (en) 2006-11-07 2011-03-01 Cbrite Inc. Two-terminal switching devices and their methods of fabrication
US9741901B2 (en) 2006-11-07 2017-08-22 Cbrite Inc. Two-terminal electronic devices and their methods of fabrication
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) * 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611063A (en) * 1969-05-16 1971-10-05 Energy Conversion Devices Inc Amorphous electrode or electrode surface
US4217374A (en) * 1978-03-08 1980-08-12 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors
US4226898A (en) * 1978-03-16 1980-10-07 Energy Conversion Devices, Inc. Amorphous semiconductors equivalent to crystalline semiconductors produced by a glow discharge process
US4217601A (en) * 1979-02-15 1980-08-12 International Business Machines Corporation Non-volatile memory devices fabricated from graded or stepped energy band gap insulator MIM or MIS structure
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4499557A (en) * 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
DE3175263D1 (en) * 1981-06-25 1986-10-09 Ibm Electrically programmable read-only memory
US4868616A (en) * 1986-12-11 1989-09-19 Energy Conversion Devices, Inc. Amorphous electronic matrix array for liquid crystal display
GB8816632D0 (en) * 1988-07-13 1988-08-17 Raychem Ltd Electrical device
US5053832A (en) * 1988-09-28 1991-10-01 Nec Corporation Nonlinear resistance element suitable for an active-type liquid crystal display
GB8910854D0 (en) * 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5210766A (en) * 1990-12-27 1993-05-11 Xerox Corporation Laser crystallized cladding layers for improved amorphous silicon light-emitting diodes and radiation sensors
US5312684A (en) * 1991-05-02 1994-05-17 Dow Corning Corporation Threshold switching device
GB9113795D0 (en) * 1991-06-26 1991-08-14 Philips Electronic Associated Thin-film rom devices and their manufacture
US5233206A (en) * 1991-11-13 1993-08-03 Micron Technology, Inc. Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications
GB9217743D0 (en) * 1992-08-19 1992-09-30 Philips Electronics Uk Ltd A semiconductor memory device
IL103566A (en) * 1992-10-27 1995-06-29 Quick Tech Ltd Active matrix of a display panel
US5477482A (en) * 1993-10-01 1995-12-19 The United States Of America As Represented By The Secretary Of The Navy Ultra high density, non-volatile ferromagnetic random access memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004046392A1 (de) * 2004-09-24 2006-04-06 Infineon Technologies Ag Halbleiterspeicher
US7345295B2 (en) 2004-09-24 2008-03-18 Infineon Technologies Ag Semiconductor memory

Also Published As

Publication number Publication date
US5973335A (en) 1999-10-26
EP0749638A1 (de) 1996-12-27
DE69510337D1 (de) 1999-07-22
WO1996019837A3 (en) 1996-09-12
EP0749638B1 (de) 1999-06-16
WO1996019837A2 (en) 1996-06-27

Similar Documents

Publication Publication Date Title
DE69510337T2 (de) Halbleiterspeicheranordnungen und herstellungsverfahren
EP1543569B1 (de) Nichtflüchtiges speicherelement sowie zugehörige herstellungsverfahren und speicherelementanordnungen
DE1959438C3 (de) Verfahren zum Herstellen elektrisch leitender Verbindungen zwischen mehreren Schaltungselementen einer auf oder in einem Trägerkörper ausgebildeten integrierten Schaltung
DE69211719T2 (de) Elektrisch löschbarer Phasenänderungsspeicher
DE2215264A1 (de) Schaltbares bistabiles Widerstandsbauelement
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE112011102804T5 (de) Verbesserte Schaltvorrichtung mit geschichteter Vorrichtungsstruktur
DE10306076B4 (de) Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
DE2627827A1 (de) Integrationstechnik fuer n-kanal- mnosfet-halbleiterbauelemente mit festem und variablem schwellenwert
EP0158588A2 (de) MOS-dosimeter und Verfahren zu seiner Herstellung
DE2409568A1 (de) Halbleiter-speicherelement
EP1794821A1 (de) Resistiv schaltender halbleiterspeicher
DE69522405T2 (de) Speicheranordnung
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
EP0394757A2 (de) Verfahren zur Erzeugung von aktiven Halbleiterstrukturen mittels Ausgangsstrukturen mit einer oberflächenparallelen 2D-Ladungsträgerschicht
DE2215467C2 (de) Elektrisch steuerbares Halbleiterbauelement und Schaltung mit einem solchen Halbleiterbauelement
DE1489319B2 (de) Halbleiterhchtquelle
DE2748222A1 (de) Kondensatorspeicheranordnung
DE69216061T2 (de) Organische Feldeffekt-Schaltanordnung
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb
DE2649134A1 (de) Verfahren zur ionenimplantation in halbleitersubstrate
DE102007021761B4 (de) Widerstandsschaltelement, Speicherbauelemente, Speichermodul, Verfahren zur Herstellung eines resistiven Schaltelements und Verfahren zur Herstellung eines resistiven Speicherbauelements
DE112021006040T5 (de) Speicherinterne xor-logik in einem resistiven speicher mit wahlfreiem zugriff unter verwendung von komplementärem schalten
DE69319225T2 (de) Flacher bildschirm mit einzelnen dipol-geschuetzten mikropunkten.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: VOLMER, G., DIPL.-ING., PAT.-ANW., 52066 AACHEN

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL