JP4148995B2 - 書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法 - Google Patents
書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法 Download PDFInfo
- Publication number
- JP4148995B2 JP4148995B2 JP50035998A JP50035998A JP4148995B2 JP 4148995 B2 JP4148995 B2 JP 4148995B2 JP 50035998 A JP50035998 A JP 50035998A JP 50035998 A JP50035998 A JP 50035998A JP 4148995 B2 JP4148995 B2 JP 4148995B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- diode
- semiconductor material
- selection line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
書き込み可能な半導体メモリ、すなわちPROMは種々の形状のものとして既知である。
ヒューズを用いる最新のPROMでは、選択したセルの書込はワード線とビット線との間の接続を破断することにより行なわれ、ヒューズが熔融されている。これらのメモリは一般的に既知のIC技術により容易に製造できるが、一旦書き込まれた情報を消去することができない欠点があった。これは、新しいデータを書き込むために新しいチィップを用いることを意味する。さらに、製造中にセル自身を試験することができず、メモリとして用いることができない格別な試験用のセルをチィップに設ける必要がある。EEPROM、EPROM、フラッシュEPROMの名称の別の型式の書込み可能なメモリが知られている。このメモリのメモリセルはフローティングゲートを有するMOSトランジスタで構成されている。情報はフローティングゲートに電荷の形態として書き込まれ、トランジスタの閾値電圧を決定している。これらのメモリは原理的に消去可能であり、個別の試験セルは不要である。このメモリの欠点は、メモリセルが比較的大きいことであり、これにより極めて多数のビットを有するメモリを製造することが困難になってしまう。消去可能な第3の型式の書き込み可能なメモリは、結晶状態と非結晶状態との間の遷移における抵抗変化に基いている。このようなメモリは、略称MIM(Metal−Insulator−Metal)として知られている。これらのメモリは、各セルについてMIM素子に加えてトランジスタやダイオードのような選択素子が必要である。さらに、切り換え可能な素子として標準のシリコンプロセスの一部を構成しないカルコゲナイト材料がしばしば用いられている。
本発明の目的は、消去可能であり極めて高密度の書き込み可能な半導体メモリを提供することにある。本発明の別の目的は、すでに既知のシリコン技術により製造できるメモリを提供することにある。
冒頭部で述べた型式の本発明による書き込み可能な不揮発性メモリデバイスは各メモリセルが、カソード及びアノードがそれぞれ選択ラインに接続されているダイオードだけにより構成され、アノード領域及びカソード領域の少なくとも一方の領域が、水素が添加されたシリコン含有アモルファス半導体材料を含むことを特徴とする。実験は、例えば水素が添加されたアモルファスシリコンの整流性接合において順方向に流れる電流を変化させることができ、大きな電流が短時間で接合部を流れることを証明している。順方向電流は、ストレスが生じていないダイオードに比べて大幅に減少することが判明している。現段階では、この効果の物理的背景は明らかではない。多分、禁止帯中に別の状態が発生したことにより、材料中に劣化が生じたものと思われる。これらの状態は、加熱により除去することができる。ダイオードマトリックスの各ダイオードは、「1」又は「0」に対応する書き込むべき情報に依存する電流により書き込むことができ又は書込むことができない。ヒューズメモリとは異なり、各セルについて個別の選択素子が不要である。さらに、各ダイオードは、半導体材料中の劣化が除去される加熱工程によりオリジナルの状態に戻ることができる。これにより、製造後各セル自身を試験することができ、個別の試験セルは不要である。
最大のメモリ密度が得られる本発明によるデバイスの重要な実施例は、半導体材料層が、接続ライン間の交点の区域において選択ラインと共に積層体を構成し、上側において一方の選択ラインに接続され、下側において前記一方の接続ラインと交差する他方の選択ラインに接続されていることを特徴とする。
簡単な実施例において、ダイオードがp−i−nダイオードを構成する。iは真性を示し、意図的にn型又はp型の不純物が添加されていない半導体材料を意味する。導体トラックについて、p−i−nダイオードのn型又はp型の区域とオーミック接続を構成する材料を用いることができる。
本発明によるデバイスの別の実施例は、少なくとも一方の選択ラインが金属トラックにより構成され、前記ダイオードを前記金属トラックと前記半導体材料層との間に形成したショットキーダイオードとしたことを特徴とする。ショットキーダイオードはダイオードの順方向の特性が大幅に変化し逆方向の電流は変化せず又は僅かに変化するだけであり、読み出しにおいて利点となる利点を有していることが実際に判明した。金属トラックについて、真性のαSi:Hと良好な整流接合を形成する例えばMo,W,TiW,Pt及びCrのグループから一つの金属を用いることができる。
アモルファスシリコン材料として、SiGe,SiC,又はSiNのような水素が添加された種々のSi化合物を用いることができる。簡単な実施例は、半導体材料層を水素が添加されたアモルファスシリコン層とすることを特徴とする。
アモルファスシリコン材料の特性、従って形成すべきダイオードの特性は、この材料が形成される周囲環境に強く依存し、特にダングリングボンドが水素と結合する程度に依存する。本発明においては、上述した型式のデバイスを製造するに際し、アモルファス半導体材料層をPECVD(プラズマ エンハンスドCVD)により高々400℃好ましくは約250℃の温度で形成することを特徴とする。ダングリングボンドと結合した高密度の水素原子を有する適当な半導体材料はこの方法により形成できることが判明した。
以下実施例に基づき本発明の概念を詳細に説明する。
図1は本発明による消去可能なPROMの回路図である。
図2はこのメモリの一部の平面図である。
図3は図1及び2に示すメモリの2個の製造工程を示す。
図4は書き込まれた状態及び書き込まれていない状態におけるメモリセルI−V特性を示す。
図5は情報が書き込まれたダイオード及び書き込まれていないダイオードの電流を電圧の関数として示す。
図6は本発明によるデバイスの変形例の断面図である。
図1は本発明による書き込み可能な半導体メモリ1の回路図を示し、このメモリ1は書き込み可能な不揮発性メモリセルMijのマトリックスを具え、ここでiはマトリックスの行を示しjは列を示す。このデバイスは列デコーダ2に接続した選択ラインK1,K2,K3等の第1の組と、行デコーダ3に選択した選択ラインR1,R2,R3等の第2の組とを具える。ラインKi及びRiは、メモリセルが各交差点と関連し選択したラインを介してアドレスすることができる交差点ロッドの系を構成する。
本発明においては、各メモリセルMij だけで形成し、これらダイオードのアノードは行選択ラインRiに接続しカソードは列選択ラインKjに接続し、アノード領域及びカソード領域の少なくとも1個の領域は水素が添加されたシリコン含有アモルファス半導体材料で構成する。本例では、ダイオードは、一方の接続ラインとアモルファス半導体材料の層との間の金属−半導体接合すなわちショットキーダイオードにより構成する。図2はメモリの一部の平面図である。縦方向の接続ラインKjは下側の金属層として形成する。接続ラインRjは上側のワイヤリング層として形成する。この実施例において、各交差点の書き込み可能なダイオードを構成するアモルファスシリコンは選択ライン間に形成されこれらのラインと共に縦方向の積層体を形成する。
図3a,3b及び3cはこのデバイスの3つの製造工程における図2のIII−III線断面を示す。この製造工程は、本例の場合ガラスから成る基板4から開始(図3a)するが、別の電気的絶縁材料で構成することもできる。基板には、必要な場合、例えばデコーダ2及び3のような周辺の電子回路が形成される下側の多結晶シリコン本体を覆うシリコン酸化層を形成することができる。初めに、例えば厚さが約100nmのMoのような適当な金属の層5を基板4の表面上に形成し、次に水素が添加されたアモルファスシリコンの100nmの厚さの層6を堆積する。好ましくは、この層6は、例えばSiH4とH2の混合物からPECVD(プラズマ エンハンスドCVD)により低温度(最大400℃、好ましくは200〜250℃の間で)で堆積する。低温度により、比較的高い水素濃度が得られ、これはダングリングボンドを不動化するために必要となる。或いは、層6のSi材料は真性とする。すなわち、n型又はp型の不純物濃度が自然に発生する程度に低く、ドーピング工程によりで意図的に高くされていない材料とする。この結果、Siと共に整流接合を形成する。
層6は必須のものではなく、通常のリソグラフィを用いる場合省略することができる。
例えば、Appl.Phy.Lett.67(20),13November1995 pp.2989/2991に記載されている文献「Resistless high optical lithgraphy on silicon」、N.Kramer著に記載されているような方法により、αSi層6を局部的に酸化する。この方法では、層6は、選択ラインKiを規定するシャドウマスクの開口部を介して空気中でUV(λ=355nm)を局部的に照射する。αSi:Hは開口部の区域において少なくともその厚さにわたって酸化され、エッチングに対して下側のSi部分をマスクする酸化層が形成される。次に、層6の照射されない部分をエッチングにより除去し、次にMo層5のSiにより覆われていない部分及び層6の残りのSi上の酸化層も除去し、図3bに示す状態が得られ、選択ラインKiはαSi:Hの層6により覆われる。次の工程において、はじめに真性アモルファスシリコンの層8を例えば400nmの厚さに形成し、続いてn型の不純物が添加されたアモルファスシリコンの層9を例に75nmの厚さに堆積する。これらの層8及び9にも水素が添加され、層6の形式と同一の方法で形成することができる。層9のn型の不純物の添加は、リンをプラズム中に付加する堆積工程中に行うことができる。次に、第2の金属層10、本例の場合75nmの厚さの別のMo層を、層9の不純物が添加されたSiとオーミック接合が形成されるように形成する。最後に、約75nmのαSi:Hの第4の層11を堆積する。選択ラインRiをラインKの形成方法と同様な方法で規定し、αSi層11をUV照射によりラインRの区域を局部的に酸化し、その際、層11の照射されなかったαSiをエッチングにより除去する。マスクとして作用する層11に形成されたパターンを用いてMo層をパターン化し、選択ラインRiが形成される。その後、層10の残存するMoにより覆われていない層8及び9のアモルファスシリコンを除去し、同時に層11も除去することができる。これにより実際にメモリマトリックスが完成する。ダイオードはラインKとラインRとの交点に位置し、これにより極めて小型な形態を得ることができる。
図4は、縦軸の電流Iをアンペアとしてダイオードに印加される電圧Vの関数として示す。曲線Aは電圧を順方向に印加した場合の書き込まれていないダイオード電流を示す。この状態は論理「0」としてみなすことができる。ダイオードを極めて大きな電流が流れると、真性のSiに劣化が生じ、この結果順方向バイアスの場合電流Iは一層小さく、すなわち図4の曲線Bのようになる。この電流についての特定の値は、例えば1A/cm2である。この電流値は、ある範囲内において例えば書込速度の見地から選択することができる。従って、書込速度が高速な場合、一層大きな電流を選択することができる。1Vの電圧の場合、順方向電流の差は400倍になり、これは論理「1」として用いることができる。この劣化は多分真性Si層の欠陥の発生により生じ、この欠陥は加熱することにより除去することができる。例えば200℃100分の加熱によりダイオードがほぼI−V特性Aを再び発揮することが判明した。この効果は、メモリを消去するために用いることができる。図4の曲線Cは、逆バイアス状態におけるダイオードのI−V特性を示す。この特性は、書込及び消去の場合においてほとんど変化していない。情報が書き込まれた状態と書き込まれていない状態でのダイオードを流れる電流の比を示す。図5から明らかなように、この比は電圧に強く存在し、1Vの電圧の場合100のオーダである。この比は、逆バイアス状態においてほぼ1に等しい。
このメモリは、各セルに書き込みその後メモリを上述した方法で消去することにより、その製造後に試験することができる。さらに、メモリセル自身について試験できることは、信頼性について重要な利点がある。このダイオードは書込中にモニタすることができ、その作業はダイオードを流れる電流が十分に減少したとき停止する。
図6は本発明不揮発性の書込可能及び消去可能なメモリの実施例の断面図であり、このメモリにおいてダイオードはαSi:Hのp−i−n接合により形成する。図面を簡単にするため、図6の対応する構成要素には図3cと同一の符号を付す。メモリマトリックスは同様に基板4上に形成され、基板上において紙面と直交する方向に存在する列ラインK1,K2,K3等を有する。これらのラインは例えばMoで作られ、水素が添加されたαSiの細条状のレーンにより覆われ、このαSiは適当な不純物を用いてn型又はp型とする。この実施例において、レーン16はn型とし、As又はP原子が十分に高い濃度で添加され、MoのラインKはアモルファスのSiレーン16と導電性の接合を形成する。Moのレーン及びアモルファスSiのレーン16は、前述した実施例のMoのレーンK及びアモルファスSiのレーン6と同一の方法でパターン化することができる。選択ラインR1はMoのレーン10により形成され、図面上1本のレーンを表示する。p型の不純物が添加されたαSi:Hのレーン17がMoのレーン10の下側に存在し、このレーンはレーン10のMoとオーミック接合を構成する。アモルファスのp型のレーン17は、アモルファスの真性の(意図的にn型又はp型の不純物が添加されていない)Siの間に存在する細条8によりアモルファスのn型のレーン16から分離する。層10,17及び8は、前述した実施例の層10,9及び8と同じ方法により形成することができる。図6に示すマトリックスにおいて、p−i−nダイオードはラインKiとラインRi(Moレーン10)との各交点に形成される。
図6のメモリの書込および消去は、前述した実施に基づいて説明した方法で行うことができる。
本発明は上述した実施例に限定されず、本発明の範囲内において当業者にとって種々の変形が可能であること明らかである。例えば、アモルファスシリコンの代わりに、Si原子の一部がGe原子により置換されているアモルファスSiGeを用いることもできる。さらに、Mo以外の適当な金属を選択ラインに用いることができる。基板4として、例えばメモリを動作させる必要な周辺電子装置を構成する集積回路が形成されている多結晶Si基板を用いることができる。さらに、上述したメモリは、個々の層間に平坦化層が形成されている多層構造体に積層形成することができる。
Claims (9)
- 行及び列のマトリックスに配置され、行に平行な選択ラインの第1の組及び列に平行な選択ラインの第2の組が設けられている書き込み可能な不揮発性メモリセルの系を具え、メモリセルが選択ラインの各交点と関連する書き込み可能な不揮発性メモリデバイス(PROM)において、各メモリセルが、カソード及びアノードがそれぞれ選択ラインに接続されているダイオードだけにより構成され、アノード領域及びカソード領域の少なくとも一方の領域が、水素添加されたシリコン含有アモルファス半導体材料の層を含み、各メモリセルは、所定の電流を流し、電流−電圧特性を変化させることにより情報を書き込むことができ、かつ、所定条件での加熱により、書き込まれた情報を消去することができ、情報消去後の各メモリセルが、情報書き込み前のオリジナルの状態と同じ電流−電圧特性を有することを特徴とする書き込み可能な不揮発性メモリデバイス。
- 前記半導体材料の層が、接続ライン間の交点の区域において選択ラインと共に積層体を構成し、上側において一方の選択ラインに接続され、下側において前記一方の接続ラインと交差する他方の選択ラインに接続されていることを特徴とする請求項1に記載のデバイス。
- 少なくとも一方の選択ラインが金属トラックにより構成され、前記ダイオードを前記金属トラックと前記半導体材料層との間に形成したショットキーダイオードとしたことを特徴とする請求項1又は2に記載のデバイス。
- 前記金属トラックを、Mo,W,TiW,Cr及びPtのグループからの一つの金属で構成したことを特徴とする請求項3に記載のデバイス。
- 前記ダイオードを、前記半導体材料層に形成したp−i−nダイオードとしたことを特徴とする請求項1又は2に記載のデバイス。
- 前記半導体材料層を、水素添加されたアモルファスシリコンの層により形成したことを特徴とする請求項1から5までのいずれか1項に記載のデバイス。
- 請求項6に記載のデバイスを製造するに際し、前記アモルファスの半導体材料層を最高400℃の温度でPECVDにより形成する工程を含み、各メモリセルは、所定の電流を流し、電流−電圧特性を変化させることにより情報を書き込むことができ、かつ、所定条件での加熱により、書き込まれた情報を消去することができ、情報消去後の状態が、情報書き込み前のオリジナルの状態と同じ電流−電圧特性を有することを特徴とする書き込み可能な不揮発性メモリデバイス。ことを特徴とする書き込み可能な不揮発性メモリデバイスの製造方法。
- 前記堆積温度を最高約250℃としたことを特徴とする請求項7に記載の方法。
- 請求項1から6までのいずれか1項に記載の書き込み可能な不揮発性メモリデバイスを動作させるに際し、高温度処理により、書き込まれた情報を消去し、情報消去後の状態が、情報書き込み前のオリジナルの状態と同じ電流−電圧特性を有することを特徴とする書き込み可能な不揮発性メモリデバイスの動作方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP96201571.5 | 1996-06-05 | ||
EP96201571 | 1996-06-05 | ||
PCT/IB1997/000582 WO1997047041A2 (en) | 1996-06-05 | 1997-05-22 | Programmable, non-volatile memory device, and method of manufacturing such a device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11510966A JPH11510966A (ja) | 1999-09-21 |
JP4148995B2 true JP4148995B2 (ja) | 2008-09-10 |
Family
ID=8224055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50035998A Expired - Fee Related JP4148995B2 (ja) | 1996-06-05 | 1997-05-22 | 書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6291836B1 (ja) |
EP (1) | EP0842537B1 (ja) |
JP (1) | JP4148995B2 (ja) |
DE (1) | DE69734050T2 (ja) |
WO (1) | WO1997047041A2 (ja) |
Families Citing this family (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483736B2 (en) | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US8575719B2 (en) * | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
US6631085B2 (en) * | 2000-04-28 | 2003-10-07 | Matrix Semiconductor, Inc. | Three-dimensional memory array incorporating serial chain diode stack |
AU2001262953A1 (en) * | 2000-04-28 | 2001-11-12 | Matrix Semiconductor, Inc. | Three-dimensional memory array and method of fabrication |
US6618295B2 (en) * | 2001-03-21 | 2003-09-09 | Matrix Semiconductor, Inc. | Method and apparatus for biasing selected and unselected array lines when writing a memory array |
US6504746B2 (en) * | 2001-05-31 | 2003-01-07 | Hewlett-Packard Company | High-density low-cost read-only memory circuit |
US6646912B2 (en) * | 2001-06-05 | 2003-11-11 | Hewlett-Packard Development Company, Lp. | Non-volatile memory |
US6599796B2 (en) * | 2001-06-29 | 2003-07-29 | Hewlett-Packard Development Company, L.P. | Apparatus and fabrication process to reduce crosstalk in pirm memory array |
US6535418B2 (en) * | 2001-07-24 | 2003-03-18 | Hewlett-Packard Development Company, Llp | Optically programmable address logic for solid state diode-based memory |
US20070164388A1 (en) * | 2002-12-19 | 2007-07-19 | Sandisk 3D Llc | Memory cell comprising a diode fabricated in a low resistivity, programmed state |
US7505321B2 (en) * | 2002-12-31 | 2009-03-17 | Sandisk 3D Llc | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
US7005350B2 (en) * | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
US7233522B2 (en) * | 2002-12-31 | 2007-06-19 | Sandisk 3D Llc | NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same |
JP2004319587A (ja) * | 2003-04-11 | 2004-11-11 | Sharp Corp | メモリセル、メモリ装置及びメモリセル製造方法 |
US7177183B2 (en) | 2003-09-30 | 2007-02-13 | Sandisk 3D Llc | Multiple twin cell non-volatile memory array and logic block structure and method therefor |
US7023739B2 (en) * | 2003-12-05 | 2006-04-04 | Matrix Semiconductor, Inc. | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
US7221588B2 (en) * | 2003-12-05 | 2007-05-22 | Sandisk 3D Llc | Memory array incorporating memory cells arranged in NAND strings |
US20050128807A1 (en) * | 2003-12-05 | 2005-06-16 | En-Hsing Chen | Nand memory array incorporating multiple series selection devices and method for operation of same |
US20060067117A1 (en) * | 2004-09-29 | 2006-03-30 | Matrix Semiconductor, Inc. | Fuse memory cell comprising a diode, the diode serving as the fuse element |
US10134985B2 (en) | 2006-10-20 | 2018-11-20 | The Regents Of The University Of Michigan | Non-volatile solid state resistive switching devices |
KR20110086089A (ko) | 2008-10-20 | 2011-07-27 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 실리콘계 나노스케일 크로스바 메모리 |
US9608119B2 (en) * | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
US9570678B1 (en) | 2010-06-08 | 2017-02-14 | Crossbar, Inc. | Resistive RAM with preferental filament formation region and methods |
US8946046B1 (en) | 2012-05-02 | 2015-02-03 | Crossbar, Inc. | Guided path for forming a conductive filament in RRAM |
US9601692B1 (en) | 2010-07-13 | 2017-03-21 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US9012307B2 (en) | 2010-07-13 | 2015-04-21 | Crossbar, Inc. | Two terminal resistive switching device structure and method of fabricating |
US8441835B2 (en) | 2010-06-11 | 2013-05-14 | Crossbar, Inc. | Interface control for improved switching in RRAM |
CN103081093B (zh) | 2010-06-11 | 2015-06-03 | 科洛斯巴股份有限公司 | 存储器件的柱结构以及方法 |
US8374018B2 (en) | 2010-07-09 | 2013-02-12 | Crossbar, Inc. | Resistive memory using SiGe material |
US8884261B2 (en) | 2010-08-23 | 2014-11-11 | Crossbar, Inc. | Device switching using layered device structure |
US8168506B2 (en) | 2010-07-13 | 2012-05-01 | Crossbar, Inc. | On/off ratio for non-volatile memory device and method |
US8569172B1 (en) | 2012-08-14 | 2013-10-29 | Crossbar, Inc. | Noble metal/non-noble metal electrode for RRAM applications |
US8467227B1 (en) | 2010-11-04 | 2013-06-18 | Crossbar, Inc. | Hetero resistive switching material layer in RRAM device and method |
US8947908B2 (en) | 2010-11-04 | 2015-02-03 | Crossbar, Inc. | Hetero-switching layer in a RRAM device and method |
US8569734B2 (en) * | 2010-08-04 | 2013-10-29 | Micron Technology, Inc. | Forming resistive random access memories together with fuse arrays |
US8404553B2 (en) | 2010-08-23 | 2013-03-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device and method |
US8492195B2 (en) | 2010-08-23 | 2013-07-23 | Crossbar, Inc. | Method for forming stackable non-volatile resistive switching memory devices |
US9401475B1 (en) | 2010-08-23 | 2016-07-26 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8889521B1 (en) | 2012-09-14 | 2014-11-18 | Crossbar, Inc. | Method for silver deposition for a non-volatile memory device |
US8558212B2 (en) | 2010-09-29 | 2013-10-15 | Crossbar, Inc. | Conductive path in switching material in a resistive random access memory device and control |
US8391049B2 (en) | 2010-09-29 | 2013-03-05 | Crossbar, Inc. | Resistor structure for a non-volatile memory device and method |
USRE46335E1 (en) | 2010-11-04 | 2017-03-07 | Crossbar, Inc. | Switching device having a non-linear element |
US8502185B2 (en) | 2011-05-31 | 2013-08-06 | Crossbar, Inc. | Switching device having a non-linear element |
US8088688B1 (en) | 2010-11-05 | 2012-01-03 | Crossbar, Inc. | p+ polysilicon material on aluminum for non-volatile memory device and method |
US8930174B2 (en) | 2010-12-28 | 2015-01-06 | Crossbar, Inc. | Modeling technique for resistive random access memory (RRAM) cells |
US8815696B1 (en) | 2010-12-31 | 2014-08-26 | Crossbar, Inc. | Disturb-resistant non-volatile memory device using via-fill and etchback technique |
US8791010B1 (en) | 2010-12-31 | 2014-07-29 | Crossbar, Inc. | Silver interconnects for stacked non-volatile memory device and method |
US9153623B1 (en) | 2010-12-31 | 2015-10-06 | Crossbar, Inc. | Thin film transistor steering element for a non-volatile memory device |
US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
US8450710B2 (en) | 2011-05-27 | 2013-05-28 | Crossbar, Inc. | Low temperature p+ silicon junction material for a non-volatile memory device |
US8394670B2 (en) | 2011-05-31 | 2013-03-12 | Crossbar, Inc. | Vertical diodes for non-volatile memory device |
US9620206B2 (en) | 2011-05-31 | 2017-04-11 | Crossbar, Inc. | Memory array architecture with two-terminal memory cells |
US8619459B1 (en) | 2011-06-23 | 2013-12-31 | Crossbar, Inc. | High operating speed resistive random access memory |
US9166163B2 (en) | 2011-06-30 | 2015-10-20 | Crossbar, Inc. | Sub-oxide interface layer for two-terminal memory |
US9627443B2 (en) | 2011-06-30 | 2017-04-18 | Crossbar, Inc. | Three-dimensional oblique two-terminal memory with enhanced electric field |
US8659929B2 (en) | 2011-06-30 | 2014-02-25 | Crossbar, Inc. | Amorphous silicon RRAM with non-linear device and operation |
US8946669B1 (en) | 2012-04-05 | 2015-02-03 | Crossbar, Inc. | Resistive memory device and fabrication methods |
US9564587B1 (en) | 2011-06-30 | 2017-02-07 | Crossbar, Inc. | Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects |
EP2735028A4 (en) | 2011-07-22 | 2015-05-06 | Crossbar Inc | SEALING LAYER FOR SILICON-GERMANIUM P + MATERIAL FOR REMAINING MEMORY DEVICE AND ASSOCIATED METHOD |
US10056907B1 (en) | 2011-07-29 | 2018-08-21 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US9729155B2 (en) | 2011-07-29 | 2017-08-08 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
US8716098B1 (en) | 2012-03-09 | 2014-05-06 | Crossbar, Inc. | Selective removal method and structure of silver in resistive switching device for a non-volatile memory device |
US9087576B1 (en) | 2012-03-29 | 2015-07-21 | Crossbar, Inc. | Low temperature fabrication method for a three-dimensional memory device and structure |
US9685608B2 (en) | 2012-04-13 | 2017-06-20 | Crossbar, Inc. | Reduced diffusion in metal electrode for two-terminal memory |
US8658476B1 (en) | 2012-04-20 | 2014-02-25 | Crossbar, Inc. | Low temperature P+ polycrystalline silicon material for non-volatile memory device |
US8796658B1 (en) | 2012-05-07 | 2014-08-05 | Crossbar, Inc. | Filamentary based non-volatile resistive memory device and method |
US8765566B2 (en) | 2012-05-10 | 2014-07-01 | Crossbar, Inc. | Line and space architecture for a non-volatile memory device |
US10096653B2 (en) | 2012-08-14 | 2018-10-09 | Crossbar, Inc. | Monolithically integrated resistive memory using integrated-circuit foundry compatible processes |
US9583701B1 (en) | 2012-08-14 | 2017-02-28 | Crossbar, Inc. | Methods for fabricating resistive memory device switching material using ion implantation |
US8946673B1 (en) | 2012-08-24 | 2015-02-03 | Crossbar, Inc. | Resistive switching device structure with improved data retention for non-volatile memory device and method |
US9312483B2 (en) | 2012-09-24 | 2016-04-12 | Crossbar, Inc. | Electrode structure for a non-volatile memory device and method |
US9576616B2 (en) | 2012-10-10 | 2017-02-21 | Crossbar, Inc. | Non-volatile memory with overwrite capability and low write amplification |
US11068620B2 (en) | 2012-11-09 | 2021-07-20 | Crossbar, Inc. | Secure circuit integrated with memory layer |
US8982647B2 (en) | 2012-11-14 | 2015-03-17 | Crossbar, Inc. | Resistive random access memory equalization and sensing |
US9412790B1 (en) | 2012-12-04 | 2016-08-09 | Crossbar, Inc. | Scalable RRAM device architecture for a non-volatile memory device and method |
US9406379B2 (en) | 2013-01-03 | 2016-08-02 | Crossbar, Inc. | Resistive random access memory with non-linear current-voltage relationship |
US9324942B1 (en) | 2013-01-31 | 2016-04-26 | Crossbar, Inc. | Resistive memory cell with solid state diode |
US9112145B1 (en) | 2013-01-31 | 2015-08-18 | Crossbar, Inc. | Rectified switching of two-terminal memory via real time filament formation |
US8934280B1 (en) | 2013-02-06 | 2015-01-13 | Crossbar, Inc. | Capacitive discharge programming for two-terminal memory cells |
US10290801B2 (en) | 2014-02-07 | 2019-05-14 | Crossbar, Inc. | Scalable silicon based resistive memory device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3530441A (en) * | 1969-01-15 | 1970-09-22 | Energy Conversion Devices Inc | Method and apparatus for storing and retrieving information |
IL61678A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
US4396998A (en) * | 1980-08-27 | 1983-08-02 | Mobay Chemical Corporation | Thermally reprogrammable memory array and a thermally reprogrammable memory cell therefor |
US4442507A (en) * | 1981-02-23 | 1984-04-10 | Burroughs Corporation | Electrically programmable read-only memory stacked above a semiconductor substrate |
US4545111A (en) * | 1983-01-18 | 1985-10-08 | Energy Conversion Devices, Inc. | Method for making, parallel preprogramming or field programming of electronic matrix arrays |
US4868616A (en) * | 1986-12-11 | 1989-09-19 | Energy Conversion Devices, Inc. | Amorphous electronic matrix array for liquid crystal display |
GB8910854D0 (en) * | 1989-05-11 | 1989-06-28 | British Petroleum Co Plc | Semiconductor device |
US5502315A (en) * | 1989-09-07 | 1996-03-26 | Quicklogic Corporation | Electrically programmable interconnect structure having a PECVD amorphous silicon element |
US5404007A (en) * | 1992-05-29 | 1995-04-04 | The United States Of America As Represented By The Secretary Of The Air Force | Radiation resistant RLG detector systems |
EP0749638B1 (en) * | 1994-12-22 | 1999-06-16 | Koninklijke Philips Electronics N.V. | Semiconductor memory devices and methods of producing such |
US5835396A (en) * | 1996-10-17 | 1998-11-10 | Zhang; Guobiao | Three-dimensional read-only memory |
-
1997
- 1997-05-22 WO PCT/IB1997/000582 patent/WO1997047041A2/en active IP Right Grant
- 1997-05-22 EP EP97918321A patent/EP0842537B1/en not_active Expired - Lifetime
- 1997-05-22 DE DE69734050T patent/DE69734050T2/de not_active Expired - Fee Related
- 1997-05-22 JP JP50035998A patent/JP4148995B2/ja not_active Expired - Fee Related
- 1997-05-30 US US08/866,649 patent/US6291836B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1997047041A2 (en) | 1997-12-11 |
EP0842537A2 (en) | 1998-05-20 |
JPH11510966A (ja) | 1999-09-21 |
US6291836B1 (en) | 2001-09-18 |
DE69734050D1 (de) | 2005-09-29 |
EP0842537B1 (en) | 2005-08-24 |
DE69734050T2 (de) | 2006-06-08 |
WO1997047041A3 (en) | 1998-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4148995B2 (ja) | 書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法 | |
US7764534B2 (en) | Two terminal nonvolatile memory using gate controlled diode elements | |
US6856540B2 (en) | High density semiconductor memory cell and memory array using a single transistor | |
KR100188974B1 (ko) | 실리사이드 반응을 이용하는 반도체 디바이스 | |
US6898116B2 (en) | High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection | |
US4531203A (en) | Semiconductor memory device and method for manufacturing the same | |
US6212103B1 (en) | Method for operating flash memory | |
EP0627742B1 (en) | Semiconductor memory device | |
US20090052220A1 (en) | One-time programmable non-volatile memory | |
US5272671A (en) | Semiconductor memory device with redundancy structure and process of repairing same | |
JP2825407B2 (ja) | 不揮発性半導体記憶装置 | |
JP2002026153A (ja) | 半導体メモリ | |
JPH0794613A (ja) | 半導体装置及びその製造方法 | |
JPH0666432B2 (ja) | アバランシェ降伏を用いてプログラム可能な半導体メモリ装置とその配列 | |
US7349248B2 (en) | Non-volatile memory | |
EP0454051B1 (en) | Program element for use in redundancy technique for semiconductor memory device, and method of fabricating a semiconductor memory device having the same | |
JP2724150B2 (ja) | 不揮発性半導体メモリ装置 | |
JPH0793380B2 (ja) | 半導体装置 | |
JPS6140141B2 (ja) | ||
JPH04291940A (ja) | 不揮発性メモリ | |
JPH0555602A (ja) | 半導体集積回路装置 | |
JP2008311679A (ja) | 半導体メモリの閾値設定方法 | |
JPH06216392A (ja) | 半導体装置の製造方法 | |
JPH05291539A (ja) | 不揮発性半導体記憶装置 | |
JPS6344307B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040519 |
|
A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20040519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
A524 | Written submission of copy of amendment under section 19 (pct) |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20071128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080326 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |