DE69734050T2 - Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement - Google Patents

Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement Download PDF

Info

Publication number
DE69734050T2
DE69734050T2 DE69734050T DE69734050T DE69734050T2 DE 69734050 T2 DE69734050 T2 DE 69734050T2 DE 69734050 T DE69734050 T DE 69734050T DE 69734050 T DE69734050 T DE 69734050T DE 69734050 T2 DE69734050 T2 DE 69734050T2
Authority
DE
Germany
Prior art keywords
layer
selection lines
arrangement
diode
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69734050T
Other languages
English (en)
Other versions
DE69734050D1 (de
Inventor
Niels Kramer
Joseph Maarten NIESTEN
Hubertus Wilhelmus LODDERS
Gerrit Oversluizen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69734050D1 publication Critical patent/DE69734050D1/de
Publication of DE69734050T2 publication Critical patent/DE69734050T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

  • Die Erfindung bezieht sich auf eine programmierbare, nichtflüchtige Speicheranordnung (PROM), die ein System von programmierbaren, nichtflüchtigen Speicherzellen umfasst, die in einer Matrix von Reihen und Spalten angeordnet sind, und mit einem ersten Satz von Selektionsleitungen parallel zu den Spalten und einem zweiten Satz von Selektionsleitungen parallel zu den Reihen versehen sind, wobei jedem Kreuzungspunkt zwischen den Selektionsleitungen eine Speicherzelle zugeordnet ist. Die Erfindung bezieht sich auch auf ein Verfahren zur Herstellung einer solchen Anordnung.
  • Programmierbare Halbleiterspeicher oder PROMs sind in verschiedenen Formen bekannt. Einer der ersten PROM-Typen machte von Sicherungen Gebrauch, wobei die Programmierung einer selektierten Zelle bedeutet, dass die Verbindung zwischen einer Wortleitung und einer Bitleitung unterbrochen wird, indem die Sicherung geschmolzen wird. Diese Speicher können leicht mit allgemein bekannten IC-Techniken hergestellt werden, aber sie haben den Nachteil, dass einmal geschriebene Information nie wieder gelöscht werden kann. Dies bedeutet, dass ein neuer Chip verwendet werden muss, um neue Daten zu schreiben. Zusätzlich können die Zellen selber während der Produktion nicht getestet werden und es ist notwendig, extra Testzellen auf dem Chip bereitzustellen, die nicht für den Speicher verwendet werden können. Ein anderer Typ programmierbarer Speicher ist unter solchen Namen wie EEPROM, EPROM, Flash-EPROM bekannt. Hier umfasst jede Speicherzelle einen MOS-Transistor mit schwebendem Gate (Floating-Gate). Die Information wird in Form elektrischer Ladung am schwebenden Gate geschrieben und bestimmt so die Schwellenspannung des Transistors. Diese Speicher sind im Prinzip löschbar, was bedeutet, dass separate Testzellen nicht notwendig sind. Ein Nachteil ist, dass die Speicherzellen vergleichsweise groß sind, was es schwierig macht, Speicher mit einer sehr großen Anzahl von Bits herzustellen. Eine dritte Art von programmierbaren Speichern, auch löschbar, basiert auf einer Widerstandsänderung in Materialien bei dem Übergang zwischen dem kristallinem und dem nicht-kristallinem Zustand. Solche Speicher sind unter anderem unter der abgekürzten Bezeichnung MIM (Metall-Isolator-Metall) bekannt. Diese Speicher erfor dern für jede Zelle neben dem MIM-Element auch ein Selektionselement wie einen Transistor oder eine Diode. Zusätzlich wird oft ein Chalkogenidmaterial, das nicht einen Teil von Standard-Siliziumprozessen bildet, für das schaltbare Element verwendet.
  • US 4.599.705 offenbart eine programmierbare Zelle zur Verwendung in programmierbaren elektronischen Matrixanordnungen wie PROM-Anordnungen, Logik-Arrays, Gate-Arrays, Chip-Zusammenschaltungs-Arrays. Die Zellen können aus chalkogeniden Elementen wie Germanium, Tellur und Selen oder Kombinationen davon gebildet werden. Die Zellen können auch aus tetraedrischen Elementen wie Silizium, Germanium und Kohlenstoff oder Kombinationen davon gebildet werden. Jede Zelle in einer Matrixanordnung ist eine dünnfilmdeponierte Zelle und enthält eine isolierende Anordnung, die bipolar oder eine MOS-Anordnung sein kann oder eine Dünnschicht-Diode oder ein Dünnschicht-Transistor sein kann.
  • US 5.404.007 offenbart strahlungsresistente Ringlaser-Gyro-Detektorsysteme mit Photodetektoren aus amorphem Material, z.B. α-Si:H-pin-Dioden-Strukturen.
  • Aufgabe der Erfindung ist unter Anderem, einen programmierbaren Halbleiterspeicher, der löschbar ist und der eine sehr hohe Dichte hat, zu schaffen. Eine zusätzliche Aufgabe der Erfindung ist es, einen derartigen Speicher zu schaffen, der mit Siliziumprozessen, die an sich bekannt sind, hergestellt werden kann.
  • Ein erfindungsgemäßer programmierbarer nichtflüchtiger Speicher der in der Einleitung beschriebenen Art ist dadurch gekennzeichnet, dass jede Speicherzelle ausschließlich durch eine Diode gebildet wird, deren Anode und Kathode jede leitend mit einer Selektionsleitung verbunden sind, wobei mindestens eins der Anoden- und Kathodengebiete eine Schicht wasserstoffgesättigtes, Silizium enthaltendes amorphes Halbleitermaterial umfasst. Experimente haben gezeigt, dass es möglich ist, zum Beispiel in einer gleichrichtenden Grenzschicht in wasserstoffgesättigtem amorphem Silizium, dass der Strom in Vorwärtsrichtung geändert wird, indem ein großer Strom während einer kurzen Zeit durch die Grenzschicht geschickt wird. Es wurde gefunden, dass der Strom in Vorwärtsrichtung im Vergleich zu einer nicht gestressten Diode sehr stark reduziert ist. Im Moment ist nicht klar, was der physikalische Hintergrund dieses Effekts ist. Wahrscheinlich geschieht in dem Material eine Degradation wegen der Generation von zusätzlichen Zuständen innerhalb des verbotenen Bandes. Diese Zustände können durch Erhitzen wieder eliminiert werden. Jede Diode in einer Matrix von Dioden kann, abhängig von der zu schreibenden Information, mit Hilfe von Strom programmiert oder nicht programmiert werden, entsprechend zu einer „1" oder einer „0". Im Gegensatz zu einem Sicherungs-Speicher ist nun kein getrenntes Selektionselement für jede Zelle notwendig. Zusätzlich kann jede Zelle durch einen Erhitzungsschritt, in dem die Degradation in dem Halbleitermaterial eliminiert wird, wieder in ihren Originalzustand zurück gebracht werden. Das macht es möglich, jede Zelle selbst nach der Produktion zu testen, und separate Testzellen sind nicht notwendig.
  • Eine wichtige Ausführungsform einer erfindungsgemäßen Anordnung, mit der ein Speicher einer maximalen Dichte erreicht werden kann, ist dadurch gekennzeichnet, dass die Schicht aus Halbleitermaterial mit den Selektionsleitungen am Ort der Kreuzung zwischen den Selektionsleitungen einen Stapel bildet und an der Oberseite mit einer der Selektionsleitungen und an der Unterseite mit der anderen Selektionsleitung, welche die erstgenannte Selektionsleitung kreuzt, verbunden ist.
  • In einer einfachen Ausführungsform wird die Diode durch eine pin-Diode gebildet; der Buchstabe i bezeichnet hier „intrinsisch", was in der Praxis ein Halbleitermaterial meint, das nicht bewusst n-dotiert oder p-dotiert ist. Hier können Materialien für die Leiterbahnen verwendet werden, die eine ohmsche Verbindung mit den n-leitenden und p-leitenden Zonen der pin-Diode bilden.
  • Eine weitere Ausführungsform der erfindungsgemäßen Anordnung ist dadurch gekennzeichnet, dass mindestens eine der Selektionsleitungen durch eine Metallbahn gebildet wird und in der die Diode eine Schottky-Diode ist, die zwischen dieser Metallbahn und der Schicht aus Halbleitermaterial angeordnet ist. Es wurde in der Praxis gefunden, dass eine Schottky-Diode den Vorteil hat, dass sich hauptsächlich die Vorwärtscharakteristik der Diode ändert, während der Strom in der umgekehrten Richtung sich nicht oder nur wenig ändert, was Vorteile beim Lesen hat. Es ist möglich, für die Metallbahn beispielsweise ein Metall aus der Gruppe: Mo, W, TiW, Pt und Cr zu verwenden, die gute gleichrichtende Grenzschichten mit intrinsischem α-Si:H bilden.
  • Für das amorphe Halbleitermaterial können verschiedene wasserstoffgesättigte Si-Verbindungen, wie SiGe, SiC oder SiN genommen werden. Eine einfache Ausführungsform ist dadurch gekennzeichnet, dass die Schicht aus Halbleitermaterial durch eine Schicht aus wasserstoffgesättigtem amorphem Silizium gebildet wird.
  • Die Eigenschaften des amorphen Siliziummaterials, und so der zu bildenden Diode, hängen stark von den Bedingungen ab, unter denen das Material gebildet wird, spe ziell von dem Grad, bis zu dem die nicht abgesättigten Bindungen an Wasserstoff gebunden sind. Gemäß der Erfindung ist ein Verfahren zur Herstellung einer Anordnung der oben beschriebenen Art dadurch gekennzeichnet, dass die Schicht aus amorphem Halbleitermaterial mit Hilfe von PECVD (Plasma Enhanced CVD) bei einer Temperatur von höchstens 400°C und vorzugsweise bei einer Temperatur von höchstens ungefähr 250°C gebildet wird. Es wurde gefunden, dass ein passendes Halbleitermaterial mit einer hohen Konzentration von an nicht abgesättigten Bindungen gebundenen Wasserstoffatomen auf diese Art hergestellt werden kann.
  • Diese und andere Aspekte der Erfindung werden im Folgenden mit Bezug auf einige Ausführungsformen und Zeichnungen detaillierter erklärt. Es zeigen:
  • 1 ein Schaltbild eines erfindungsgemäßen löschbaren PROMs;
  • 2 eine Draufsicht auf einen Teil dieses Speichers;
  • 3 zwei Schritte in der Herstellung des in 1 und 2 gezeigten Speichers;
  • 4 die I-V-Charakteristiken einer Speicherzelle in dem programmierten und dem nicht-programmierten Zustand;
  • 5 den Strom in einer programmierten und einer nicht-programmierten Diode als Funktion der Spannung; und
  • 6 einen Querschnitt einer alternativen Ausführungsform einer erfindungsgemäßen Anordnung.
  • 1 stellt das Schaltbild eines erfindungsgemäßen programmierbaren Halbleiterspeichers 1 mit einer Matrix programmierbarer nichtflüchtiger Speicherzellen Mij, wobei i die Reihe und j die Spalte in der Matrix bezeichnet, dar. Die Anordnung umfasst einen ersten Satz Selektionsleitungen K1, K2, K3, usw., die mit einem Spaltendecoder 2 verbunden sind, und einen zweiten Satz Selektionsleitungen R1, R2, R3, usw., die mit einem Reihendecoder 3 verbunden sind. Die Leitungen Ki und Ri bilden ein System von sich kreuzenden Stäben, in dem ein Speicherelement jedem Kreuzungspunkt zugeordnet ist und über selektierte Leitungen adressiert werden kann.
  • Erfindungsgemäß wird jede Speicherzelle Mij ausschließlich durch eine Diode gebildet, deren Anode mit einer Reihenselektionsleitung Ri verbunden ist und deren Kathode mit einer Spaltenselektionsleitung Kj verbunden ist, wobei mindestens eins der Anoden- und Kathodengebiete wasserstoffgesättigtes, siliziumenthaltendes amorphes Halbleitermaterial umfasst. In dem vorliegenden Beispiel werden die Dioden durch Metall-Halbleiter-Übergänge oder Schottky-Dioden zwischen einer der Selektionsleitungen und der Schicht aus amorphem Halbleitermaterial gebildet. 2 ist eine Draufsicht auf einen Teil des Speichers. Die vertikalen Selektionsleitungen Kj sind in einer unteren Metallschicht ausgebildet. Die Selektionsleitungen Ri sind in einer höheren Verdrahtungsschicht ausgeführt. Das amorphe Silizium, das an jedem Kreuzungspunkt die programmierbare Diode bildet, ist zwischen den Selektionsleitungen ausgebildet und bildet in dieser Ausführungsform zusammen mit diesen Leitungen einen Stapel.
  • 3a, 3b und 3c zeigen die Anordnung in einem Querschnitt, der an der Linie III-III in 2 an drei Schritten ihrer Herstellung genommen wurde. Diese startet (3a) mit einem Substrat 4, in diesem Beispiel aus Glas gemacht, das aber auch aus einem alternativen elektrisch-isolierendem Material gemacht sein kann. Das Substrat kann auch durch eine Siliziumoxidschicht gebildet sein, welche einen darunter liegenden monokristallinen Siliziumkörper bedeckt, in dem, wenn gewünscht, die periphere Elektronik, zum Beispiel die Decoder 2 und 3, bereitgestellt ist. Eine Schicht 5 eines passenden Metalls, zum Beispiel Mo, mit einer Dicke von annäherungsweise 100 nm wird zuerst auf der Oberfläche des Substrats 4 gebildet, gefolgt von einer Deposition einer 100 nm dicken Schicht 6 aus amorphem Silizium, das mit Wasserstoff dotiert ist. Vorzugsweise wird die Schicht 6 mit Hilfe von PECVD (Plasma Enhanced CVD) bei einer niedrigen Temperatur (maximal 400°C, vorzugsweise zwischen 200°C und 250°C) zum Beispiel aus einer Mischung aus SiH4 und H2 deponiert. Wegen der niedrigen Temperatur kann eine vergleichsweise hohe Konzentration von Wasserstoff erreicht werden, um die nicht abgesättigten Bindungen zu deaktivieren. Ansonsten ist das Si-Material der Schicht 6 intrinsisch, d.h. die Konzentration von n-dotierten oder p-dotierten Verunreinigungen hat ein niedriges Niveau, das von Natur aus auftritt und nicht absichtlich mit einem Dotierungsschritt erhöht wird. Als Ergebnis bildet Mo eine gleichrichtende Grenzschicht mit dem Si.
  • Die α-Si-Schicht 6 ist lokal oxidiert, zum Beispiel in der Weise, wie in dem Artikel „Resistless high resolution optical lithography on silicon" von N. Kramer et. al., veröffentlicht in Appl. Phys. Lett. 67 (20), 13 November 1995, S. 2989/2991 beschrieben ist. In diesem Verfahren wird die Schicht 6 lokal mit UV (λ = 355 nm) in der Luft durch Öffnungen in einer Lochmaske 7, welche die Selektionsleitung Ki definieren, bestrahlt. Das α-Si:H wird auf den Flächen der Öffnungen durch mindestens einen Teil seiner Dicke oxi diert, wobei eine Oxidschicht gebildet wird, welche den darunter liegenden Teil des Si gegen Ätzen maskiert. Der nicht bestrahlte Teil der Schicht 6 wird anschließend durch Ätzen entfernt; dann werden auch die nicht von Si bedeckten Teile der Mo-Schicht 5 und die Oxidschicht auf dem übrig gebliebenen α-Si der Schicht 6 entfernt, so dass die in 3b dargestellte Situation mit den von den Bahnen 6 aus α-Si:H bedeckten Selektionsleitungen Ki erreicht wird. In einem nächsten Schritt wird zuerst eine Schicht 8 aus intrinsischem amorphen Silizium bis zu einer Dicke von beispielsweise 400 nm aufgebracht, gefolgt von einer Deposition einer Schicht 9 von n-dotiertem amorphen Siliziums mit einer Dicke von beispielsweise 75 nm. Die Schichten 8 und 9 sind auch mit Wasserstoff dotiert und können in derselben Weise wie die Schicht 6 aufgebracht werden. Die n-Dotierung in der Schicht 9 kann während der Deposition eingebracht werden, indem dem Plasma Phosphin hinzugefügt wird. Dann wird eine zweite Metallschicht 10, in diesem Beispiel noch eine Mo-Schicht mit einer Dicke von 75 nm aufgebracht, um eine ohmsche Grenzschicht mit dem – dotierten – Si von Schicht 9 zu bilden. Abschließend wird eine vierte Schicht 11 aus α-Si:H von näherungsweise 75 nm deponiert. Die Selektionsleitungen Ri werden in einer Weise analog zu der der Leitungen K definiert, indem die α-Si-Schicht 10 lokal an den Gebieten der Leitungen R mit Hilfe von UV-Strahlung oxidiert wird, wonach das nicht bestrahlte α-Si der Schicht 10 durch Ätzen entfernt wird. Die Mo-Schicht wird nun mit dem Muster, das so in der als Maske wirkenden Schicht 10 erzielt wurde, in ein Muster gebracht, wobei die Selektionsleitungen Ri gebildet werden. Nachfolgend wird das nicht von dem verbliebenen Mo der Schicht 10 bedeckte amorphe Silizium der Schichten 8 und 9 entfernt, womit gleichzeitig die Schicht 11 entfernt werden kann. Dies komplettiert tatsächlich die Speichermatrix. Die Dioden befinden sich an den Kreuzungspunkten zwischen den Leitungen K und den Leitungen R, wobei eine sehr kompakte Konfiguration erreicht werden kann.
  • In 4 ist der Strom I in A auf der vertikalen Achse als eine Funktion der über die Diode angelegten Spannung V aufgetragen. Kurve A stellt den Strom einer nicht-programmierten Diode mit der in Vorwärtsrichtung angelegten Spannung dar. Dieser Zustand kann als eine logische „0" betrachtet werden. Wenn ein sehr hoher Strom durch die Diode geschickt wird, geschieht Degradation in dem intrinsischen Si und als Ergebnis davon wird im Fall einer Vorwärtsspannung der Strom I viel niedriger, d.h. Kurve B in 4. Ein spezifischer Wert für diesen Strom ist beispielsweise 1 A/cm2. Der Stromwert kann innerhalb bestimmter Grenzen gewählt werden, zum Beispiel in Hinsicht auf die Program miergeschwindigkeit. So kann ein stärkerer Strom gewählt werden, wenn die Schreibgeschwindigkeit hoch sein muss. Mit einer gegebenen Spannung von 1 V, kann der Unterschied in dem Vorwärtsstrom ein Faktor 400 sein, was als eine logische „1" verwendet werden kann. Die Degradation wird wahrscheinlich durch Erzeugung von Defekten in der intrinsischen Si-Schicht verursacht, diese Defekte können durch Erhitzen wieder eliminiert werden. Es wurde gefunden, dass Erhitzen auf beispielsweise 200°C für 100 Minuten verursachen kann, dass die Dioden im Wesentlichen wieder die I-V-Charakteristik A aufweisen. Dieser Effekt kann zum Löschen des Speichers verwendet werden. Kurve C in 4 zeigt die I-V-Charakteristik einer Diode in dem rückwärts gepolten Zustand. Diese Charakteristik ändert sich im Falle der Programmierung und/oder der Löschung nicht wesentlich. 5 zeigt das Verhältnis zwischen dem Strom durch die Diode im programmierten Zustand und dem Strom im nicht-programmierten Zustand. Wie aus der Zeichnung deutlich wird, hängt dieses Verhältnis stark von der Spannung ab und liegt für eine Spannung von 1 V in der Größenordnung von 100. Das Verhältnis ist praktisch gleich 1 im rückwärts gepolten Zustand.
  • Der Speicher kann nach seiner Herstellung getestet werden, indem jede Zelle programmiert wird und nachfolgend der Speicher in der oben beschriebenen Art gelöscht wird. Separate Testzellen sind folglich nicht notwendig. Zusätzlich hat es wichtige Vorteile für die Zuverlässigkeit, dass die Speicherzellen selbst getestet werden können. Die Dioden können während des Schreibens überwacht werden, die Prozedur gestoppt werden, wenn der Strom durch die Diode ausreichend reduziert wurde.
  • 6 ist ein Querschnitt einer Ausführungsform eines erfindungsgemäßen nichtflüchtigen löschbaren programmierbaren Speichers, in welchem die Dioden durch pin-Übergänge in α-Si:H gebildet werden. Der Vereinfachung wegen wurden entsprechenden Komponenten in 6 die selben Bezugszeichen gegeben wie in 3c. Die Speichermatrix wurde wieder auf ein Substrat 3 aufgebracht und umfasst die Spaltenleitungen K1, K2, K3 usw., die sich quer zur Zeichenebene über dem Substrat ausbreiten. Diese beispielsweise wieder aus Mo gemachten Leitungen sind mit streifenförmigen Bahnen aus Wasserstoff-dotiertem α-Si bedeckt, das mit einer passenden Verunreinigung n-dotiert oder p-dotiert wurde. In diesem Beispiel sind die Bahnen 16 n-dotiert und mit As- oder P-Atomen in einer ausreichend hohen Konzentration dotiert, so dass die Mo-Leitungen K leitende Übergange mit den amorphen Si-Bahnen 16 bilden. Die Mo-Bahnen und die amorphen Si-Bahnen 16 können auf dieselbe Art wie die Mo-Bahnen K und die amorphen Si-Bahnen 6 in der vo rangegangenen Ausführungsform strukturiert werden. Die Selektionsleitungen R1 werden durch Mo-Bahnen 10, von denen eine in der Zeichnung gezeigt ist, gebildet. Eine Bahn 17 aus p-dotiertem α-Si:H ist unterhalb der Mo-Bahn 10 vorhanden und bildet einen ohmschen Übergang mit dem Mo der Bahn 10. Die amorphe p-dotierte Bahn 17 ist von den amorphen n-dotierten Bahnen 16 durch einen dazwischen gelegten Streifen 8 aus amorphem intrinsischem (nicht bewusst n- oder p-dotiert) Si getrennt. Die Schichten 10, 17 und 8 können auf dieselbe Art gebildet werden wie die Schichten 10, 9 und 8 und der vorangegangenen Ausführungsform. In der in 6 gezeigten Matrix wird an jedem Kreuzungspunkt zwischen den Leitungen Ki und den Leitungen Rj (Mo-Bahnen 10) eine pin-Diode gebildet.
  • Schreiben und Löschen des Speichers in 6 können in der wie mit Bezug auf die vorangegangene Ausführungsform beschrieben Art bewirkt werden.
  • Anstelle von amorphem Silizium kann amorphes SiGe verwendet werden, d.h. in dem ein Teil der Si-Atome durch Ge-Atome ersetzt sind. Außerdem können geeignete andere Metalle als Mo für die Selektionsleitungen verwendet werden. Ein monokristallines Si-Substrat kann als Substrat 3 verwendet werden, möglicherweise mit einer integrierten Schaltung versehen, die beispielsweise die notwendige periphere Elektronik zum Betrieb des Speichers umfasst. Außerdem können Speicher wie oben beschrieben in einer Mehrfachschichtstruktur aufeinander gestapelt werden, versehen mit Planarisierungsschichten zwischen den individuellen Schichten.
  • Text in der Zeichnung:
    • 5: ratio – Verhältnis

Claims (9)

  1. Programmierbare, nichtflüchtige Speicheranordnung, PROM, (1), die ein System von programmierbaren, nichtflüchtigen Speicherzellen, M11–M44, umfasst, die in einer Matrix von Reihen und Spalten angeordnet sind, und mit einem ersten Satz von Selektionsleitungen, K1–K4, parallel zu den Spalten und einem zweiten Satz von Selektionsleitungen, R1–R4, parallel zu den Reihen versehen sind, wobei jedem Kreuzungspunkt zwischen den Selektionsleitungen eine Speicherzelle zugeordnet ist, dadurch gekennzeichnet, dass jede Speicherzelle, M11–M44, ausschließlich durch eine Diode gebildet wird, deren Anode und Kathode leitend mit entsprechenden Selektionsleitungen, K, R, verbunden sind, wobei mindestens eine der Anode und Kathode (8, 9, 16, 17) eine Schicht wasserstoffgesättigtes, Silizium enthaltendes amorphes Halbleitermaterial umfasst.
  2. Anordnung (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht (8, 9, 16, 17) aus Halbleitermaterial mit den Selektionsleitungen, K, R, am Ort der Kreuzung zwischen den Selektionsleitungen einen Stapel bildet und an der Oberseite mit einer der Selektionsleitungen, R, (10) und an der Unterseite mit der anderen Selektionsleitung, K, welche die erstgenannte Selektionsleitung kreuzt, verbunden ist.
  3. Anordnung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass mindestens eine der Selektionsleitungen durch eine Metallbahn gebildet wird und in der die Diode eine Schottky-Diode ist, die zwischen dieser Metallbahn (10) und der Schicht (9) aus Halbleitermaterial angeordnet ist.
  4. Anordnung (1) nach Anspruch 3, dadurch gekennzeichnet, dass die Metallbahn (10) aus einem Metall der Gruppe: Mo, W, TiW, Cr und Pt hergestellt ist.
  5. Anordnung (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Diode eine pin-Diode ist, die in der Schicht (16, 8, 17) aus Halbleitermaterial gebildet wird.
  6. Anordnung (1) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht (8, 9, 16, 17) aus amorphem Halbleitermaterial durch eine Schicht aus wasserstoffgesättigtem amorphem Silizium gebildet wird.
  7. Verfahren zur Herstellung einer Anordnung (1) nach Anspruch 6, dadurch gekennzeichnet, dass die Schicht (8, 9, 16, 17) aus amorphem Halbleitermaterial mit Hilfe von PECVD bei einer Temperatur von höchstens 400°C gebildet wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Depositionstemperatur höchstens ungefähr 250°C ist.
  9. Verfahren zum Betreiben einer Anordnung (1) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Anordnung (1) von einem programmierten Zustand mit Hilfe einer Behandlung bei hoher Temperatur in den Originalzustand gebracht wird.
DE69734050T 1996-06-05 1997-05-22 Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement Expired - Fee Related DE69734050T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96201571 1996-06-05
EP96201571 1996-06-05
PCT/IB1997/000582 WO1997047041A2 (en) 1996-06-05 1997-05-22 Programmable, non-volatile memory device, and method of manufacturing such a device

Publications (2)

Publication Number Publication Date
DE69734050D1 DE69734050D1 (de) 2005-09-29
DE69734050T2 true DE69734050T2 (de) 2006-06-08

Family

ID=8224055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69734050T Expired - Fee Related DE69734050T2 (de) 1996-06-05 1997-05-22 Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement

Country Status (5)

Country Link
US (1) US6291836B1 (de)
EP (1) EP0842537B1 (de)
JP (1) JP4148995B2 (de)
DE (1) DE69734050T2 (de)
WO (1) WO1997047041A2 (de)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
WO2001084553A2 (en) * 2000-04-28 2001-11-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US8575719B2 (en) * 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6618295B2 (en) * 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6504746B2 (en) * 2001-05-31 2003-01-07 Hewlett-Packard Company High-density low-cost read-only memory circuit
US6646912B2 (en) * 2001-06-05 2003-11-11 Hewlett-Packard Development Company, Lp. Non-volatile memory
US6599796B2 (en) * 2001-06-29 2003-07-29 Hewlett-Packard Development Company, L.P. Apparatus and fabrication process to reduce crosstalk in pirm memory array
US6535418B2 (en) * 2001-07-24 2003-03-18 Hewlett-Packard Development Company, Llp Optically programmable address logic for solid state diode-based memory
US20070164388A1 (en) * 2002-12-19 2007-07-19 Sandisk 3D Llc Memory cell comprising a diode fabricated in a low resistivity, programmed state
US7005350B2 (en) * 2002-12-31 2006-02-28 Matrix Semiconductor, Inc. Method for fabricating programmable memory array structures incorporating series-connected transistor strings
US7505321B2 (en) * 2002-12-31 2009-03-17 Sandisk 3D Llc Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same
US7233522B2 (en) * 2002-12-31 2007-06-19 Sandisk 3D Llc NAND memory array incorporating capacitance boosting of channel regions in unselected memory cells and method for operation of same
JP2004319587A (ja) * 2003-04-11 2004-11-11 Sharp Corp メモリセル、メモリ装置及びメモリセル製造方法
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US20050128807A1 (en) * 2003-12-05 2005-06-16 En-Hsing Chen Nand memory array incorporating multiple series selection devices and method for operation of same
US7221588B2 (en) * 2003-12-05 2007-05-22 Sandisk 3D Llc Memory array incorporating memory cells arranged in NAND strings
US7023739B2 (en) * 2003-12-05 2006-04-04 Matrix Semiconductor, Inc. NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same
US20060067117A1 (en) * 2004-09-29 2006-03-30 Matrix Semiconductor, Inc. Fuse memory cell comprising a diode, the diode serving as the fuse element
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
JP2012506621A (ja) 2008-10-20 2012-03-15 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・ミシガン シリコン系ナノスケールクロスバーメモリ
US9608119B2 (en) * 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8569734B2 (en) * 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3530441A (en) * 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4396998A (en) * 1980-08-27 1983-08-02 Mobay Chemical Corporation Thermally reprogrammable memory array and a thermally reprogrammable memory cell therefor
US4442507A (en) * 1981-02-23 1984-04-10 Burroughs Corporation Electrically programmable read-only memory stacked above a semiconductor substrate
US4545111A (en) * 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4868616A (en) * 1986-12-11 1989-09-19 Energy Conversion Devices, Inc. Amorphous electronic matrix array for liquid crystal display
GB8910854D0 (en) * 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
US5404007A (en) * 1992-05-29 1995-04-04 The United States Of America As Represented By The Secretary Of The Air Force Radiation resistant RLG detector systems
EP0749638B1 (de) * 1994-12-22 1999-06-16 Koninklijke Philips Electronics N.V. Halbleiterspeicheranordnungen und herstellungsverfahren
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory

Also Published As

Publication number Publication date
EP0842537B1 (de) 2005-08-24
EP0842537A2 (de) 1998-05-20
JPH11510966A (ja) 1999-09-21
JP4148995B2 (ja) 2008-09-10
DE69734050D1 (de) 2005-09-29
US6291836B1 (en) 2001-09-18
WO1997047041A2 (en) 1997-12-11
WO1997047041A3 (en) 1998-01-22

Similar Documents

Publication Publication Date Title
DE69734050T2 (de) Beschreibbares festwertspeicherbauelement und das herstellungsverfahren für solch ein bauelement
DE102004020575B3 (de) Halbleiterspeicherbauelement in Cross-Point-Architektur
DE69634007T2 (de) Elektrisch löschbarer, unmittelbar überschreibbarer, aus multibit-einzelzellen bestehender speicher und daraus hergestellte speichermatrix
DE69723252T2 (de) Multibiteinzelzellenspeicher mit spitz zulaufendem kontakt
DE69825923T2 (de) Programmierbare aggregierende Unterflächenmetallisierungsstruktur
DE3127826C2 (de) Halbleiterspeicher
EP0783180B1 (de) Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung
EP0103043B1 (de) CMOS-Speicherzelle mit potentialmässig schwebendem Speichergate
DE112012003382B4 (de) Mikroelektronische Einheit, Zellstruktur mit mikroelektronischer Einheit, Speicheranordnung und Verfahren zum Betrieb einer Anordnung
DE102008034003B4 (de) Nichtflüchtige Speicher mit Ketten von gestapelten resistiven Speicherzellen eines NAND-Typs und Verfahren zum Fertigen derselben
DE69931494T2 (de) Universales speicherelement und programmierverfahren
DE60109887T2 (de) Einmalig programmierbare nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu deren Herstellung
EP0930654A1 (de) Dreidimensionale Halbleiter-Speicherzellenanordnung und Verfahren zu Ihrer Herstellung
DE3046721A1 (de) Programmierbare zelle oder elektronikanordnung
DE3040757A1 (de) Halbleiterspeichervorrichtung
DE1954939B2 (de) Speicheranordnung mit einer elektrischen Speichermatrix ·
DE112011102804T5 (de) Verbesserte Schaltvorrichtung mit geschichteter Vorrichtungsstruktur
DE10245769A1 (de) Nichtflüchtige Speicherzelle mit Ladungseinfangstruktur, Speicherbauelement und Herstellungsverfahren
DE4140681A1 (de) Masken-nur-lesespeicher (masken-rom) und verfahren zu dessen herstellung
DE102005045863A1 (de) Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung
DE3034551A1 (de) Arbeitsspeicher und verfahren zu seinem betreiben
DE102008026432A1 (de) Integrierte Schaltung, Speichermodul sowie Verfahren zum Betreiben einer integrierten Schaltung
DE102019114219A1 (de) Einmal programmierbare (OTP) Implementierung unter Verwendung magnetischer Übergänge
DE60218945T2 (de) Speicheranordnung mit Dünnfilmtransistoren
DE2228931C2 (de) Integrierte Halbleiteranordnung mit mindestens einem materialverschiedenen Halbleiterübergang und Verfahren zum Betrieb

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee