JP2002164515A - Ｍｒａｍモジュール構造物 - Google Patents

Ｍｒａｍモジュール構造物

Info

Publication number
JP2002164515A
JP2002164515A JP2001275812A JP2001275812A JP2002164515A JP 2002164515 A JP2002164515 A JP 2002164515A JP 2001275812 A JP2001275812 A JP 2001275812A JP 2001275812 A JP2001275812 A JP 2001275812A JP 2002164515 A JP2002164515 A JP 2002164515A
Authority
JP
Japan
Prior art keywords
memory cell
memory
module structure
cell sections
mram module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001275812A
Other languages
English (en)
Inventor
Thomas Boehm
ボエーム トーマス
Dietmar Gogl
ゴグル ダイエットマー
Martin Freitag
フライターク マルティン
Stefan Lammers
ラマーズ ステファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2002164515A publication Critical patent/JP2002164515A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 高いメモリセル区画のパッキング密度が達成
されるＭＲＡＭモジュール構造物を提供する。 【解決手段】 ＭＲＡＭモジュール構造物は、複数のメ
モリセル区画（Ａ，Ｐ）からなる。各メモリセル区画
（Ａ，Ｐ）は、複数のメモリセル（ＷＭＬ，ＴＬ，ＨＭ
Ｌ）を有するメモリアレイ（Ａ）と、メモリアレイ
（Ａ）の辺を囲む周辺回路（Ｐ）とからなり、周辺回路
（Ｐ）は、平面図において各メモリセル区画（Ａ，Ｐ）
が本質的に十字構造を有するようにメモリアレイ（Ａ）
を囲み、メモリセル区画（Ａ，Ｐ）は、メモリセル区画
（Ａ，Ｐ）が個々のロウ（１，２，３）において互いに
関してオフセットされるように互いの中にネストされて
いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数のメモリセル
区画のＭＲＡＭモジュール構造物に関し、ＭＲＡＭモジ
ュール構造物のそれぞれは、複数のメモリセルを有する
メモリアレイと、そのメモリアレイの辺でそのメモリア
レイを囲む周辺回路とを含む。この周辺回路は、平面図
で各メモリ区画が本質的に交差する形状の構造を有する
ように、そのメモリアレイを囲む。
【０００２】
【従来の技術】ＭＲＡＭ（磁気抵抗メモリ）におけるメ
モリ効果は、磁気的に変化し得るメモリセルの電気抵抗
から生じることが知られている。図２は、ワード線ＷＬ
と、ワード線に本質的に垂直に、かつ離れて交差するビ
ット線ＢＬとの間のそのようなＭＲＡＭメモリセルを示
す。ワード線ＷＬとビット線ＢＬとの間の交差部には、
固定された、すなわち硬磁性層ＨＭＬと、固定されな
い、すなわち軟磁性層ＷＭＬとからなる多層系、およ
び、それらの層ＨＭＬと層ＷＭＬとの間に配置されたト
ンネル障壁層ＴＬとが設けられている。硬磁性層ＨＭ
Ｌ、トンネル障壁層ＴＬおよび軟磁性層ＷＭＬは、ＭＴ
Ｊ（磁気トンネルジャンクションまたは磁気トンネル遷
移）セルを構成する。
【０００３】硬磁性層ＨＭＬの磁化の向きに対する軟磁
性層ＷＭＬの磁化の向きを転換させることによって、情
報がこのＭＴＪセルに格納される。このために必要な磁
界は、ワード線ＷＬの電流ＩWLおよびビット線ＢＬの電
流ＩBLによって生成される。これらの磁界は、ワード線
ＷＬとビット線ＢＬとの間の交差部、すなわち、ＭＴＪ
セルの領域において、重なる。図３に示されるように、
両方の磁性層ＨＭＬとＷＭＬとの磁化の向きが同じ方向
に向いている場合、ＭＴＪセルは低い電気抵抗ＲCを有
する。逆に、図４に示されるように、磁化の向きが磁性
層ＨＭＬとＷＭＬとで異なる、すなわち反平行である場
合、高い抵抗が生じる。
【０００４】磁性層ＨＭＬとＷＭＬとにおける平行な磁
化の向きと反平行な磁化の向きとの間のこの抵抗の変化
は、デジタルメモリ用途で情報を格納するために使用さ
れる。
【０００５】複数のメモリセル区画が互いに積み重ねら
れ、メモリセル区画のそれぞれに、対応する中間の金属
化システムが設けられる場合、ＭＲＡＭモジュール構造
物の非常に高いメモリ密度を得ることができる。
【０００６】特に、個々のＭＴＪセルにおけるプログラ
ミングプロセスの間に磁界を生成するために必要な電流
ＩWLおよびＩBLの切り替えには、数ｍＡまでの比較的高
い電流を一面当たりに消費する周辺回路に起因して、個
々のメモリアレイのそれぞれの周りに特に大きなトラン
ジスタが必要になる。これらの周辺回路には、図５に示
されるように、各メモリアレイの縁辺に、効率的な配線
および短い信号経路が設けられねばならない。ここで、
メモリアレイＡは、その側辺を４つの周辺回路Ｐによっ
て囲まれている。これらの周辺回路Ｐが大きくなればな
るほど、より多くのメモリアレイＡが異なる面内で互い
に重ねられる。十分な数のメモリの面がある場合、図５
に示される十字構造が形成される。
【０００７】プログラミングプロセスの間に電流を制御
するための構成要素に加えて、周辺回路はさらなる構成
要素、例えば、読み出し電圧を制御するスイッチングユ
ニット等を含む。
【０００８】図５に示されるメモリセル区画は、メモリ
アレイＡと、このメモリアレイを囲む４つの周辺回路Ｐ
とからなり、これは数メガビットを格納するには十分で
ある。さらに大きな容量を有するＭＲＡＭモジュール構
造物は、多くのこのようなメモリセル区画の組み合わせ
を必要とする。
【０００９】図５から分かるように、十字構造を有する
メモリセル区画は、ＤＲＡＭ（ダイナミックＲＡＭ）お
よび他の標準的なメモリで通常行われているように、メ
モリチップ内で互いに単純に並べて組み合わせてＭＲＡ
Ｍモジュール構造物にすることははできない。大きなチ
ップ面積が、十字構造のコーナーにおける空きエリアの
ために無駄になるが、これは避けられるべきである。
【００１０】メモリセル区画は、必ずしも正方形構造を
有していなくてもよいことが注意され得る。さらに、コ
ーナーにおける空きエリアは、図５に示される空きエリ
アほど理想的に空いていなくてもよい。従って、「十字
構造」は、少なくとも１つの空きエリアをメモリセル区
画の１つのコーナーにおいて有する構造として理解され
るべきである。
【００１１】
【発明が解決しようとする課題】本発明の課題は、空き
コーナーエリアの利用により、好適に高いメモリセル区
画のパッキング密度が達成されるＭＲＡＭモジュール構
造物を提供することである。
【００１２】
【課題を解決するための手段】この課題は、十字構造の
空きコーナーエリアの利用によりモジュール構造物が高
いパッキング密度を有するように、メモリセル区画が互
いの中にネストすることによって、上述したタイプのＭ
ＲＡＭモジュール構造物について、本発明に従って達成
される。
【００１３】本発明のＭＲＡＭモジュール構造物は、複
数のメモリセル区画（Ａ，Ｐ）からなるＭＲＡＭモジュ
ール構造物であって、各メモリセル区画（Ａ，Ｐ）は、
複数のメモリセル（ＷＭＬ，ＴＬ，ＨＭＬ）を有するメ
モリアレイ（Ａ）と、該メモリアレイ（Ａ）の辺を囲む
周辺回路（Ｐ）とからなり、該周辺回路（Ｐ）は、平面
図において各メモリセル区画（Ａ，Ｐ）が本質的に十字
構造を有するように該メモリアレイ（Ａ）を囲み、該メ
モリセル区画（Ａ，Ｐ）は、該メモリセル区画（Ａ，
Ｐ）が個々のロウ（１，２，３）において互いに関して
オフセットされるように互いの中にネストされており、
これにより上記目的が達成される。
【００１４】前記メモリセル区画（Ａ，Ｐ）のロウ（例
えば、２）の前記周辺回路（Ｐ）は、隣接するロウ（例
えば、１，３）のメモリセル区画（Ａ，Ｐ）の空きコー
ナーエリアの中に突出してもよい。
【００１５】前記周辺回路（Ｐ）は、本質的に長方形構
造を有してもよい。
【００１６】前記メモリアレイ（Ａ）は、本質的に正方
形または長方形であってもよい。
【００１７】従って、十字形状のメモリセル区画は、そ
れらが互いの中にネストされ得るような様式でレイアウ
トされる。このようにして、明らかに高められたパッキ
ング密度が達成され得る。
【００１８】これは、理想的な十字構造が存在せず、各
メモリセル区画が１つの空きエリアを少なくとも１つの
コーナーにおいて有する場合にも当てはまる。
【００１９】本発明の好ましいさらなる形態は、従属請
求項の結果として生じる。
【００２０】
【発明の実施の形態】以下、図面を参照しながら本発明
をさらに詳細に説明する。
【００２１】図２〜図５は既に上述した。
【００２２】図面において、対応する構成要素は同じ参
照番号を用いて提供される。
【００２３】図１に示されるように、本発明に従うＭＲ
ＡＭモジュール構造物において、個々のメモリセル区画
は、メモリアレイＡと、対応する周辺回路Ｐとからな
り、メモリセル区画は互いにネストする（すなわち、互
いの中に入り込む）ように並べられている。これによ
り、モジュール構造物は、十字構造の空きコーナーエリ
アを利用して、高いパッキング密度を有する。このため
に、ＭＲＡＭモジュール構造物のロウ１、２、３は、互
いに対してオフセットして並べられる。その結果、例え
ば、ロウ２では、ロウ１またはロウ３に隣接する周辺回
路Ｐは、ロウ１およびロウ３のメモリセル区画のコーナ
ーエリアの中に正確に収まっている。
【００２４】個々のメモリセル区画は、必ずしも図１に
示される例示的な実施形態の理想的な十字構造を示す必
要はない。そうではなく、これらのメモリセル区画は、
概ねそのような十字構造を有していれば十分であり、異
なるロウの個々のメモリセル区画が互いの中にネストす
ることが可能になる。
【００２５】さらに、周辺回路Ｐは、必ずしも理想的な
長方形構造を有する必要はない。メモリアレイは、本質
的に正方形形状に形成されていることが好ましい。しか
しながら、メモリアレイは、また、長方形形状の縁辺を
有し得、または他の様式で実現され得る。本発明の実現
のためには、チップ空間を節約するために互いの中にネ
ストされ得るような様式で、周辺回路Ｐおよびメモリア
レイＡを構成すれば全く十分である。
【００２６】このように、本発明は、高いパッキング密
度を有するＭＲＡＭモジュール構造物の実現を可能にす
る。この本質的な利点は、メモリセル区画の個々のロウ
のネスト構造のみによって達成され、ＤＲＡＭおよびフ
ラッシュメモリのような従来技術とは基本的に異なって
いる。
【００２７】以上に述べたように、本発明は、ＭＲＡＭ
モジュール構造物に関し、このＭＲＡＭモジュール構造
物では、メモリアレイＡと周辺回路Ｐとからなるメモリ
セル区画がネストしており、これによりパッキング密度
が高くなる。
【００２８】
【発明の効果】本発明のＭＲＡＭモジュール構造物で
は、メモリセル区画が互いの中にネストする。その結
果、空きコーナーエリアが利用され、好適に高いメモリ
セル区画のパッキング密度が達成される。
【図面の簡単な説明】
【図１】本発明の例示的実施形態に従うＭＲＡＭモジュ
ール構造物の模式的平面図である。
【図２】ワード線ＷＬとビット線ＢＬとの間のＭＴＪセ
ルの模式図である。
【図３】互いに平行に向けられた磁性層の磁化を説明す
る模式図である。
【図４】互いに反平行に向けられた磁性層の磁化を説明
する模式図である。
【図５】メモリアレイＡと周辺回路Ｐとからなるメモリ
セル区画の模式的平面図である。
【符号の説明】
Ａ メモリアレイ Ｐ 周辺回路 ＩWL ワード線電流 ＩBL ビット線電流 ＢＬ ビット線 ＷＬ ワード線 ＷＭＬ 軟磁性層 ＨＭＬ 硬磁性層 ＴＬ トンネル障壁層 ＲC セルの抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ダイエットマー ゴグル アメリカ合衆国 ニューヨーク， 12524 フィッシュキル， アパートメント 16 ディー グリーンヒル ドライブ ４ (72)発明者 マルティン フライターク ドイツ国 81543 ミュンヘン， ウンテ レ ヴァイデンシュトラーセ 19 (72)発明者 ステファン ラマーズ アメリカ合衆国 ニューヨーク 12533, ワッピンガースト フォールズ， シャ ーウッド フォレスト ７ エフ Ｆターム(参考） 5F083 FZ10 GA09 LA00 LA26

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数のメモリセル区画（Ａ，Ｐ）からな
    るＭＲＡＭモジュール構造物であって、各メモリセル区
    画（Ａ，Ｐ）は、複数のメモリセル（ＷＭＬ，ＴＬ，Ｈ
    ＭＬ）を有するメモリアレイ（Ａ）と、該メモリアレイ
    （Ａ）の辺を囲む周辺回路（Ｐ）とからなり、 該周辺回路（Ｐ）は、平面図において各メモリセル区画
    （Ａ，Ｐ）が本質的に十字構造を有するように該メモリ
    アレイ（Ａ）を囲み、 該メモリセル区画（Ａ，Ｐ）は、該メモリセル区画
    （Ａ，Ｐ）が個々のロウ（１，２，３）において互いに
    関してオフセットされるように互いの中にネストされて
    いる、ＭＲＡＭモジュール構造物。
  2. 【請求項２】 前記メモリセル区画（Ａ，Ｐ）のロウ
    （例えば、２）の前記周辺回路（Ｐ）は、隣接するロウ
    （例えば、１，３）のメモリセル区画（Ａ，Ｐ）の空き
    コーナーエリアの中に突出する、請求項１に記載のＭＲ
    ＡＭモジュール構造物。
  3. 【請求項３】 前記周辺回路（Ｐ）は、本質的に長方形
    構造を有する、請求項１または２に記載のＭＲＡＭモジ
    ュール構造物。
  4. 【請求項４】 前記メモリアレイ（Ａ）は、本質的に正
    方形または長方形である、請求項１〜３のいずれかに記
    載のＭＲＡＭモジュール構造物。
JP2001275812A 2000-09-12 2001-09-11 Ｍｒａｍモジュール構造物 Pending JP2002164515A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10045042A DE10045042C1 (de) 2000-09-12 2000-09-12 MRAM-Modulanordnung
DE10045042.3 2000-09-12

Publications (1)

Publication Number Publication Date
JP2002164515A true JP2002164515A (ja) 2002-06-07

Family

ID=7655907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001275812A Pending JP2002164515A (ja) 2000-09-12 2001-09-11 Ｍｒａｍモジュール構造物

Country Status (7)

Country Link
US (1) US6545900B2 (ja)
EP (1) EP1187137B1 (ja)
JP (1) JP2002164515A (ja)
KR (1) KR100415974B1 (ja)
CN (1) CN1207717C (ja)
DE (2) DE10045042C1 (ja)
TW (1) TW548655B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003187570A (ja) * 2001-10-31 2003-07-04 Hewlett Packard Co <Hp> Ｍｒａｍアレイ内のセルのための一様な磁気環境
JP2010141334A (ja) * 2008-12-10 2010-06-24 Samsung Electronics Co Ltd 半導体素子及びそのセルブロック配置方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434956B1 (ko) * 2002-05-29 2004-06-11 주식회사 하이닉스반도체 마그네틱 램의 제조방법
JP4208500B2 (ja) * 2002-06-27 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US7071009B2 (en) * 2004-04-01 2006-07-04 Headway Technologies, Inc. MRAM arrays with reduced bit line resistance and method to make the same
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
CN110581213B (zh) * 2018-06-08 2023-05-12 联华电子股份有限公司 半导体元件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626484A (ja) 1985-07-03 1987-01-13 Hitachi Maxell Ltd 磁性薄膜コアメモリ
JPS6435945A (en) 1987-07-30 1989-02-07 Nec Corp Semiconductor integrated circuit
FR2630859B1 (fr) * 1988-04-27 1990-07-13 Thomson Composants Militaires Boitier ceramique multicouches a plusieurs puces de circuit-integre
EP0543673A3 (en) * 1991-11-20 1994-06-01 Nec Corp A method for the production of semiconductor memories
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6178131B1 (en) * 1999-01-11 2001-01-23 Ball Semiconductor, Inc. Magnetic random access memory
US6111783A (en) * 1999-06-16 2000-08-29 Hewlett-Packard Company MRAM device including write circuit for supplying word and bit line current having unequal magnitudes

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003187570A (ja) * 2001-10-31 2003-07-04 Hewlett Packard Co <Hp> Ｍｒａｍアレイ内のセルのための一様な磁気環境
JP2010141334A (ja) * 2008-12-10 2010-06-24 Samsung Electronics Co Ltd 半導体素子及びそのセルブロック配置方法
US8004015B2 (en) 2008-12-10 2011-08-23 Samsung Electronics Co., Ltd. Semiconductor memory device having L-shaped cell blocks arranged in diagonal direction intersecting the horizontal and vertical directions
US8237200B2 (en) 2008-12-10 2012-08-07 Samsung Electronics Co., Ltd. Methods of arranging L-shaped cell blocks in semiconductor devices

Also Published As

Publication number Publication date
DE10045042C1 (de) 2002-05-23
DE50100269D1 (de) 2003-07-03
EP1187137A1 (de) 2002-03-13
KR20020021009A (ko) 2002-03-18
US20020075718A1 (en) 2002-06-20
CN1207717C (zh) 2005-06-22
TW548655B (en) 2003-08-21
KR100415974B1 (ko) 2004-01-24
CN1343986A (zh) 2002-04-10
US6545900B2 (en) 2003-04-08
EP1187137B1 (de) 2003-05-28

Similar Documents

Publication Publication Date Title
JP4700259B2 (ja) 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ
US6781910B2 (en) Small area magnetic memory devices
US6757189B2 (en) Magnetic random access memory with memory cells of different resistances connected in series and parallel
CN101197345B (zh) 存储器单元结构及磁阻性随机存取存储器结构
US20190096461A1 (en) Memory device
JP2002157874A (ja) Ｍｒａｍ配列構造
KR20080063767A (ko) 자기저항성 터널 접합 자기 소자 및 ｍｒａｍ에의 적용
US7795696B2 (en) Modular magnetoresistive memory
US9305607B2 (en) Logical memory architecture, in particular for MRAM, PCRAM, or RRAM
US6798689B2 (en) Integrated memory with a configuration of non-volatile memory cells and method for fabricating and for operating the integrated memory
KR100558012B1 (ko) 반도체 메모리 소자
US6594176B2 (en) Current source and drain arrangement for magnetoresistive memories (MRAMs)
JP2002164515A (ja) Ｍｒａｍモジュール構造物
US6781896B2 (en) MRAM semiconductor memory configuration with redundant cell arrays
EP1568040B1 (en) Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
US6775182B2 (en) Integrated magnetoresistive semiconductor memory configuration
US7158405B2 (en) Semiconductor memory device having a plurality of memory areas with memory elements
JP2003091987A (ja) 磁気メモリ装置及びその記録制御方法
US7269045B2 (en) Magnetic random access memory with interconnected write lines
JP2005183825A (ja) 磁気メモリ
EP1433181A2 (en) Current source and drain arrangement for magnetoresistive memories (mrams)
WO2003001532A2 (en) Current source and drain arrangement for magnetoresistive memories (mrams)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060228