KR20020021009A - Ｍｒａｍ-모듈 장치 - Google Patents

Ｍｒａｍ-모듈 장치 Download PDF

Info

Publication number
KR20020021009A
KR20020021009A KR1020010054700A KR20010054700A KR20020021009A KR 20020021009 A KR20020021009 A KR 20020021009A KR 1020010054700 A KR1020010054700 A KR 1020010054700A KR 20010054700 A KR20010054700 A KR 20010054700A KR 20020021009 A KR20020021009 A KR 20020021009A
Authority
KR
South Korea
Prior art keywords
memory cell
mram
memory
peripheral circuits
cell zones
Prior art date
Application number
KR1020010054700A
Other languages
English (en)
Other versions
KR100415974B1 (ko
Inventor
토마스 뵘
디이트마르 고글
마르틴 프라이탁
슈테판 람머스
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20020021009A publication Critical patent/KR20020021009A/ko
Application granted granted Critical
Publication of KR100415974B1 publication Critical patent/KR100415974B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 패킹 밀도를 증가시키기 위해 메모리 어레이(A) 및 주변 회로(P)로 이루어진 메모리 셀 필드가 서로 인터리브되는 MRAM-모듈 장치에 관한 것이다.

Description

ＭＲＡＭ-모듈 장치{MRAM-MODULE ARRANGEMENT}
본 발명은 각각 다수의 메모리 셀을 갖는 메모리 어레이 및 상기 메모리 어레이의 측면에서 상기 메모리 어레이를 둘러싸는 주변 회로들로 구성된 다수의 메모리 셀 필드로 이루어진 MRAM-모듈 장치에 관한 것으로서, 상기 주변 회로들이 상기 메모리 어레이를 둘러쌈으로써, 평면도에서 각각의 메모리 셀 필드가 십자형 구조를 갖는다.
MRAM(자기저항성 메모리)의 경우 자기적으로 변동 가능한 메모리 셀의 전기 저항에서의 메모리 효과가 공지되어있다. 도 2는 워드라인과 상기 워드라인을 수직으로 간격을 두고 가로지르는 비트라인(BL) 사이에 있는 상기 MRAM-메모리 셀을 도시하고 있다. 워드라인(WL)과 비트라인(BL)의 교차점에는 고정된 층 내지는 강자성층(HML), 자유로운 층 내지는 연자성층(WML) 및 상기 층들(HML 및 WML) 사이에 놓인 터널 배리어층(TL)으로 이루어진 다층 체계가 존재한다. 강자성층(HML), 터널 배리어층(TL) 및 연자성층(WML)은 하나의 MTJ-셀(MTJ = Magnetic Tunnel Junction)을 형성한다.
상기 MTJ-셀에서는 연자성층(WML)의 자화 방향이 강자성층(HML)의 자화 방향과 반대로 바뀜으로써 정보 저장이 이루어진다. 이를 위해 필요한 자계는 워드라인(WL)에서의 전류(IWL) 및 비트라인(BL)에서의 전류(IBL)에 의해 발생된다. 상기 자계는 워드라인(WL)과 비트라인(BL)의 교차점에서, 즉 MTJ-셀의 영역에서 중첩된다. 상기 두 자성층(HML 및 WML)의 자화 방향이 동일하게 설정되면, MTJ-셀은 도 3에 도시된 것처럼 낮은 전기 저항(RC)을 갖는다. 그와 반대로 자성층(HML 및 WML)에서의 자화 방향이 동일하지 않거나 역평행인 경우에는 도 4에 도시된 것처럼 높은 저항을 갖는다.
자성층(HML 및 WML)에서의 평행 자화 방향과 역평행 자화 방향간의 이러한 저항 변동은 디지털 메모리 응용에서 정보 저장을 위해 이용된다.
다수의 메모리 셀 필드가 서로 적층되고, 각각 그 사이에 놓인 적절한 금속층 체계가 제공되는 경우, MRAM-모듈 장치의 최대로 높은 기억 밀도에 도달할 수 있다.
특히 개별 MTJ-셀에서 프로그래밍 과정동안 자계의 형성을 위해 필요한 전류(IWL 및 IBL)를 스위칭하는 동작은 수 밀리암페어(mA)까지의 비교적 높은 전류 세기에 따라 각각의 개별 메모리 어레이 주위의 특히 큰 트랜지스터로 이루어진, 많은 표면이 소요되는 주변 회로를 필요로 한다. 상기 주변 회로들은 도 5에 도시된 바와 같이 각각의 메모리 어레이의 측면 에지에서의 효과적인 배선 및 짧은 신호 경로를 위해 제공되어야 한다. 여기서 하나의 메모리 어레이(A)는 그의 측면 에지에서 4 개의 주변 회로(P)에 의해 둘러싸여있다. 상기 주변 회로들(P)은 더 많은 메모리 어레이(A)가 다양한 평면에서 서로 적층될수록, 그만큼 크기가 더 크다. 메모리 평면이 충분히 많으면 도 5에 도시된 십자형 구조가 형성된다.
주변 회로들은 프로그램 과정시 전류를 제어하기 위한 부품 외에도 예컨대판독 전압 등을 제어하기 위한 스위칭 유닛과 같은 추가의 부품들을 포함한다.
도 5에 도시된, 메모리 어레이(A) 및 상기 메모리 어레이를 둘러싸는 4 개의 주변 회로(P)로 이루어진 메모리 셀 필드는 2-3 메가비트를 저장하기에 충분하다. 더 큰 용량을 가진 MRAM-모듈 장치를 위해서는 다수의 상기 메모리 셀 필드의 결합체가 필요하다.
도 5에서 볼 수 있듯이, 십자형 구조를 가진 메모리 셀 필드는, DRAM(다이내믹 RAM) 및 다른 스탠다드 메모리에서 관례적으로 쓰이는 방법으로는 메모리 칩 내에서 MRAM-모듈 장치에 간단하게 서로 인접하여 결합될 수 없다. 십자형 구조의 모서리에 있는 노출 표면에 의해 칩 면적이 크게 낭비되며, 이는 방지되어야 한다.
메모리 셀 필드가 반드시 정사각형 구조를 가질 필요는 없다는 것을 알 수 있다. 또한 모서리에 있는 노출 표면은 도 5에 도시된 것처럼 완전하게 노출되어야 한다. 따라서 "십자형 구조"라는 함은, 메모리 셀 필드의 모서리에 항상 적어도 하나의 노출 표면이 존재하는 구조로 이해되어야 한다.
본 발명의 목적은 노출 모서리 표면을 이용하여 메모리 셀 필드의 가능한 한 높은 패킹 밀도를 달성하는 MRAM-모듈 장치를 제공하는 것이다.
도 1은 본 발명의 한 실시예에 따른 MRAM-모듈 장치의 개략 평면도이다.
도 2는 워드라인(WL)과 비트라인(BL) 사이의 MTJ-셀의 개략도이다.
도 3은 평행 방향으로 이루어지는 자성층의 자화를 설명하기 위한 개략도이다.
도 4는 역평행 방향으로 이루어지는 자성층의 자화를 설명하기 위한 개략도이다.
도 5는 메모리 어레이(A) 및 주면 회로(P)로 이루어진 메모리 셀 필드의 개략 평면도이다.
*도면의 주요 부호 설명*
A : 메모리 어레이 BL : 비트라인
HML : 강자성층 IWL: 워드라인 전류
IBL: 비트라인 전류 P : 주변 회로
RC: 셀 저항 TL : 터널 배리어 층
WL : 워드라인 WML : 연자성층
상기 목적은 도입부에 언급한 방식의 MRAM-모듈 장치에 있어서, 십자형 구조의 노출 모서리 표면을 이용하여 모듈 장치의 높은 패킹 밀도가 제공되도록 메모리 셀 필드가 인터리브됨으로써 달성된다.
즉, 십자형 메모리 셀 필드는 서로 인터리브될 수 있도록 형성된다. 그로 인해 명백히 증가된 패킹 밀도가 달성된다.
이는 완전한 십자형 구조가 제공되지 않더라도, 각각의 메모리 셀 필드가 적어도 하의 모서리에 하나의 노출 표면을 갖는 경우에도 적용된다.
본 발명의 바람직한 개선예들은 종속 청구항에 제시되어있다.
하기에는 도면을 참고로 본 발명이 더 자세히 설명된다.
도 2 내지 도 5는 도입부에서 이미 설명하였다.
도면에서 서로 상응하는 부품은 각각 동일한 도면 부호로 표시하였다.
도 1에 도시된 바와 같이, 본 발명에 따른 MRAM-모듈 장치에서는 메모리 어레이(A) 및 상기 메모리 어레이에 할당된 주변 회로들(P)로 구성된 메모리 셀 필드가 서로 변위 배치됨에 따라, 십자형 구조의 노출 모서리 면을 이용하여 모듈 장치의 높은 패킹 밀도가 제공된다. 이를 위해 MRAM-모듈 장치의 열(1, 2, 3)이 서로 변위되도록 제공됨에 따라, 예컨대 열 2에는 열 1 또는 3에 접하는 주변 회로(P)가 열 1 및 3의 메모리 셀 필드의 모서리 면에 정확히 피팅된다.
개별 메모리 셀 필드들이 반드시 도 1의 실시예에 도시된 완전한 십자형 구조를 가져야 하는 것은 아니다. 개별 메모리 셀 필드가 서로 상이한 열에 인터리브되도록하는 십자형에 가까운 구조를 갖는 것으로도 충분하다.
주변 회로(P)도 반드시 이상적인 직사각형 구조를 가질 필요는 없다. 메모리 어레이는 바람직하게는 정사각형으로 형성된다. 그러나 상기 메모리 어레이는 직사각형의 에지를 가질 수도 있고, 또는 다른 방식으로 형성될 수도 있다. 본 발명을 구현하기 위해서는 칩 면적을 절약하기 위해 주변 회로(P) 및 메모리 어레이(A)가 서로 인터리브될 수 있도록 형성되는 것으로도 충분하다.
본 발명은 높은 패킹 밀도를 갖는 MRAM-모듈 장치의 구현을 가능하게 한다. 이러한 기본적인 장점은 각 열의 메모리 셀 필드가 인터리빙 방식으로 형성되는 것을 통해서만 달성되며, 이는 예컨대 DRAM 및 플래쉬 메모리와 같은 기존의 선행 기술과 근본적으로 차이가 있다.
본 발명을 통해 노출 모서리 표면을 이용하여 메모리 셀 필드의 가능한 한 높은 패킹 밀도를 달성하는 MRAM-모듈 장치를 제공하는 것이 달성된다.

Claims (4)

  1. 각각 다수의 메모리 셀(WML, TL, HML)을 갖는 메모리 어레이(A) 및 상기 메모리 어레이(A)의 측면에서 상기 메모리 어레이(A)를 둘러싸는 주변 회로들(P)로 구성된 다수의 메모리 셀 필드(A, P)로 이루어진 MRAM-모듈 장치로서, 상기 주변 회로들(P)이 상기 메모리 어레이(A)를 둘러쌈으로써, 평면도에서 각각의 메모리 셀 필드(A, P)가 십자형 구조를 가지며, 상기 메모리 셀 필드(A, P)는 서로 인터리브됨으로써, 각각의 열(1, 2, 3)에서 서로 변위되는 MRAM-모듈 장치.
  2. 제 1항에 있어서,
    상기 하나의 열(예: 제 2 열)의 메모리 셀 필드(A, P)의 주변 회로들(P)이 인접한 열(예: 제 1, 3 열)의 메모리 셀 필드(A, P)의 노출 모서리 면 내로 뻗는 것을 특징으로 하는 MRAM-모듈 장치.
  3. 제 1항 또는 2항에 있어서,
    상기 주변 회로들(P)이 직사각형 구조를 갖는 것을 특징으로 하는 MRAM-모듈 장치.
  4. 제 1항 또는 2항에 있어서,
    상기 메모리 어레이(A)가 정사각형 또는 직사각형인 것을 특징으로 하는MRAM-모듈 장치.
KR10-2001-0054700A 2000-09-12 2001-09-06 Ｍｒａｍ-모듈 장치 KR100415974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10045042.3 2000-09-12
DE10045042A DE10045042C1 (de) 2000-09-12 2000-09-12 MRAM-Modulanordnung

Publications (2)

Publication Number Publication Date
KR20020021009A true KR20020021009A (ko) 2002-03-18
KR100415974B1 KR100415974B1 (ko) 2004-01-24

Family

ID=7655907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0054700A KR100415974B1 (ko) 2000-09-12 2001-09-06 Ｍｒａｍ-모듈 장치

Country Status (7)

Country Link
US (1) US6545900B2 (ko)
EP (1) EP1187137B1 (ko)
JP (1) JP2002164515A (ko)
KR (1) KR100415974B1 (ko)
CN (1) CN1207717C (ko)
DE (2) DE10045042C1 (ko)
TW (1) TW548655B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6466475B1 (en) * 2001-10-31 2002-10-15 Hewlett-Packard Company Uniform magnetic environment for cells in an MRAM array
KR100434956B1 (ko) * 2002-05-29 2004-06-11 주식회사 하이닉스반도체 마그네틱 램의 제조방법
JP4208500B2 (ja) * 2002-06-27 2009-01-14 株式会社ルネサステクノロジ 薄膜磁性体記憶装置
US7071009B2 (en) * 2004-04-01 2006-07-04 Headway Technologies, Inc. MRAM arrays with reduced bit line resistance and method to make the same
US7486550B2 (en) * 2006-06-06 2009-02-03 Micron Technology, Inc. Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
KR101527193B1 (ko) * 2008-12-10 2015-06-08 삼성전자주식회사 반도체 소자 및 그의 셀 블록 배치 방법
CN110581213B (zh) * 2018-06-08 2023-05-12 联华电子股份有限公司 半导体元件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626484A (ja) 1985-07-03 1987-01-13 Hitachi Maxell Ltd 磁性薄膜コアメモリ
JPS6435945A (en) 1987-07-30 1989-02-07 Nec Corp Semiconductor integrated circuit
FR2630859B1 (fr) * 1988-04-27 1990-07-13 Thomson Composants Militaires Boitier ceramique multicouches a plusieurs puces de circuit-integre
EP0543673A3 (en) * 1991-11-20 1994-06-01 Nec Corp A method for the production of semiconductor memories
US5966323A (en) * 1997-12-18 1999-10-12 Motorola, Inc. Low switching field magnetoresistive tunneling junction for high density arrays
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
US6111781A (en) * 1998-08-03 2000-08-29 Motorola, Inc. Magnetic random access memory array divided into a plurality of memory banks
US6178131B1 (en) * 1999-01-11 2001-01-23 Ball Semiconductor, Inc. Magnetic random access memory
US6111783A (en) * 1999-06-16 2000-08-29 Hewlett-Packard Company MRAM device including write circuit for supplying word and bit line current having unequal magnitudes

Also Published As

Publication number Publication date
CN1343986A (zh) 2002-04-10
CN1207717C (zh) 2005-06-22
US20020075718A1 (en) 2002-06-20
KR100415974B1 (ko) 2004-01-24
TW548655B (en) 2003-08-21
DE50100269D1 (de) 2003-07-03
EP1187137B1 (de) 2003-05-28
DE10045042C1 (de) 2002-05-23
US6545900B2 (en) 2003-04-08
EP1187137A1 (de) 2002-03-13
JP2002164515A (ja) 2002-06-07

Similar Documents

Publication Publication Date Title
US7212432B2 (en) Resistive memory cell random access memory device and method of fabrication
US6778421B2 (en) Memory device array having a pair of magnetic bits sharing a common conductor line
US6754124B2 (en) Hybrid MRAM array structure and operation
JP4570328B2 (ja) 直列ｍｒａｍ素子
US6781910B2 (en) Small area magnetic memory devices
US20190096461A1 (en) Memory device
KR102610557B1 (ko) 페리-언더-셀 구조의 메모리 장치
EP0073486A2 (en) Stacked semiconductor memory
KR20020015971A (ko) Ｍｒａｍ 장치
KR20030010459A (ko) 정보 저장 장치
WO2002078001A2 (en) Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
KR100415974B1 (ko) Ｍｒａｍ-모듈 장치
KR100527536B1 (ko) 마그네틱 램
US6781896B2 (en) MRAM semiconductor memory configuration with redundant cell arrays
US6775182B2 (en) Integrated magnetoresistive semiconductor memory configuration
US7158405B2 (en) Semiconductor memory device having a plurality of memory areas with memory elements
US11929105B2 (en) Method of fabricating a semiconductor device
KR100680422B1 (ko) 자기저항 램

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee