CN1207717C - 磁致电阻存储器模块装置 - Google Patents
磁致电阻存储器模块装置 Download PDFInfo
- Publication number
- CN1207717C CN1207717C CNB011329831A CN01132983A CN1207717C CN 1207717 C CN1207717 C CN 1207717C CN B011329831 A CNB011329831 A CN B011329831A CN 01132983 A CN01132983 A CN 01132983A CN 1207717 C CN1207717 C CN 1207717C
- Authority
- CN
- China
- Prior art keywords
- memory cell
- cell areas
- mram
- peripheral circuit
- storage array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000012856 packing Methods 0.000 abstract description 5
- 238000003491 array Methods 0.000 abstract description 2
- 230000005415 magnetization Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 208000036829 Device dislocation Diseases 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002650 habitual effect Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及MRAM模块装置，在该装置上为提高组装密度，由存储阵列(A)和外围电路(P)组成的存储单元区相互嵌套在一起。
Description
技术领域
本发明涉及由数量众多的存储单元区组成的MRAM模块装置，这些存储单元区均由一个具有数量众多的存储单元的存储阵列和围绕存储阵列边缘的外围电路组成，其中外围电路如此围绕存储阵列，以致在每个存储区的俯视图中都有基本上为十字形的结构。
背景技术
在MRAM(磁致电阻存储器)中，已知存储效应由存储单元的磁性可改变的电阻产生。图2示出在字线WL和基本上是与此垂直并保持一定间距相交的位线BL之间的这样一种MRAM存储单元。在字线WL与位线BL交叉的位置上，有一个由不变的或硬磁层HML和可变的或软磁层WML以及置于这两个层HML和WML之间的隧道阻挡层TL构成的多层系统。硬磁层HML、隧道阻挡层TL和软磁层WML构成了一个MTJ(磁隧道结或磁隧道过渡区)单元。
在这个MTJ单元中，可通过软磁层WML的磁化方向对硬磁层HML的磁化方向的转动，实现信息存储。对此所需要的磁场通过字线WL上的电流IWL与位线BL上的电流IBL产生。这个磁场在字线WL与位线BL交叉位置，也即在MTJ单元范围内叠加。如果两个磁层HML和WML的磁化方向相同，则MTJ单元就像图3所示的那样，具有低电阻RC。相反，磁层HML和WML的磁化方向不相同或反平行时，则就像图4所示的那样，形成高电阻。
在磁层HML和WML上磁化方向平行和反平行之间导致的这种电阻变化，在数字存储器应用中用来进行信息存储。
当多个存储单元区重叠地堆放和均装有相应的位于中间的金属化系统时，则可达到MRAM模块装置有极高的存储密度。
尤其在各个MTJ单元中编程过程期间，为产生磁场所需电流IWL与IBL的接入，由于达到多个mA的相当高的电流密度，需要占用面积大的外围电路，这些电路尤其由围绕各个存储阵列的特别大的晶体管组成。如图5所示，必须规定这些外围电路在每个存储阵列的边缘上都采用有效的布线和短的信号路径。在此，存储阵列A被4个外围电路P围绕在其边缘上。存储阵列A以不同的平面重叠越多，这些外围电路P越大。当有足够多的存储器平面时，则就构成了图5所示的十字形结构。
外围电路除在编程过程进行电流控制的部件外，还包括其它部件，例如像控制读出电压的开关单元等等。
由存储阵列A和围绕这个存储阵列的4个外围电路P组成的图5所示的存储单元区足以存储几兆比特。具有更大容量的MRAM模块装置需要组合许多这样的存储单元区。
像从图5所看到的那样，具有十字形结构的存储单元区，不得按DRAM(动态随机存取存储器)和其它标准存储器惯用的方式简单地彼此在一块存储器芯片上组合成MRAM模块装置。由于十字形结构的角上有空白面积，形成应避免的芯片面积的很大浪费。
需要说明的是，存储单元区不一定必须具有正方形结构。在角上的空白面积也不一定如图5所示，必须是那样理想的空白。因此，应当将“十字形结构”理解为一种结构，在这种结构中，每一种情况下至少都在存储单元区的角上有一块空白面积。
发明内容
本发明的任务是提供一种MRAM模块装置，在该装置上，利用空白的角区面积，使存储单元区达到尽可能高的组装密度。
根据本发明，在上述类型的MRAM模块装置上，可通过以下所述完成这个任务，即存储单元区应如此相互嵌套，以致利用十字形结构的空白角面积，使模块装置达到高的组装密度。
因此，应如此排列十字形存储单元区，以使他们能相互地嵌套在一起。以此，达到明显地提高组装密度。
当不存在理想的十字形结构，而是每个存储单元区在至少一个角有一个空白面积的时候，这也是很有效的。
本发明优选的扩展方案可由从属权利要求得出。
附图说明
下面将用附图详细说明本发明。示图如下：
图1 按照本发明的实施例，MRAM模块装置俯视方框图，
图2 字线WL和位线BL之间的一个MTJ单元方框图，
图3 说明磁层平行取向磁化的方框图，
图4 说明磁层反平行取向磁化的方框图，
图5 具有存储阵列A和外围电路P的存储单元区的俯视方框图。
图2至图5已经在上面叙述过了。
在这些图中，彼此相对应的部件均标有相同的参考符号。
具体实施方式
正像图1所示的那样，在按照本发明所述的MRAM模块装置上，由存储阵列A和为其分配的外围电路P组成的各个存储单元区都如此相互嵌套地进行配置，以致充分利用十字形结构的空白角面积，使实现模块装置高的组装密度。在此，MRAM模块装置的1、2、3行彼此错位排列，以致例如在第2行中，与第1行或第3行邻接的外围电路P准确地啮合在第1和3行的存储单元区的角面积内。
各个存储单元区不一定必须具有图1所示的实施例的理想的十字形结构。相反，如果这些存储单元区大约有一种这样的交叉形结构就足够了，这样的交叉形结构允许不同行的各个存储单元区相互嵌套。
外围电路P也不一定必须有理想的矩形结构。存储阵列的构成优选基本上是正方形的。可是这些存储阵列也可以有矩形的边，或以另外的方式实现。如果外围电路P和存储阵列A都这样构成，以致它们都可相互嵌套，节省芯片面积，对实现本发明就完全够了。
这样，本发明就可能实现高组装密度的MRAM模块装置。这个主要优点只是通过存储器单元区各行的嵌套式结构实现，这种结构基本上不同于例如DRAM和快速存储器的目前技术水平。
参考符号表
A 存储阵列
P 外围电路
IWL 字线电流
IRL 位线电流
BL 位线
WL 字线
WML 软磁层
HML 硬磁层
TL 隧道阻挡层
RC 单元电阻
Claims (4)
1.由数量众多的存储单元区(A、P)组成的MRAM模块装置，这些存储单元区均由具有数量众多的存储单元(WML、TL、HML)的存储阵列(A)和围绕存储阵列(A)边缘的外围电路(P)组成，其中外围电路(P)如此围绕存储阵列(A)，以致在每个存储单元区(A、P)的俯视图中都有基本上为十字形的结构，并且存储单元区(A、P)这样相互嵌套，以致在各个行(1、2、3)中，存储单元区(A、P)都彼此错位地排列。
2.根据权利要求1所述的MRAM模块装置，
其特征在于，
存储单元区(A、P)的行(2)的外围电路(P)啮合在相邻行(1、3)的存储单元区(A、P)的空白角面积内。
3.根据权利要求1或2所述的MRAM模块装置，
其特征在于，
外围电路(P)有一个为矩形的结构。
4.根据权利要求1或2所述的MRAM模块装置，
其特征在于，
存储阵列(A)是正方形或矩形。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10045042.3 | 2000-09-12 | ||
| DE10045042A DE10045042C1 (de) | 2000-09-12 | 2000-09-12 | MRAM-Modulanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1343986A CN1343986A (zh) | 2002-04-10 |
| CN1207717C true CN1207717C (zh) | 2005-06-22 |
Family
ID=7655907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011329831A Expired - Fee Related CN1207717C (zh) | 2000-09-12 | 2001-09-12 | 磁致电阻存储器模块装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6545900B2 (zh) |
| EP (1) | EP1187137B1 (zh) |
| JP (1) | JP2002164515A (zh) |
| KR (1) | KR100415974B1 (zh) |
| CN (1) | CN1207717C (zh) |
| DE (2) | DE10045042C1 (zh) |
| TW (1) | TW548655B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6466475B1 (en) * | 2001-10-31 | 2002-10-15 | Hewlett-Packard Company | Uniform magnetic environment for cells in an MRAM array |
| KR100434956B1 (ko) * | 2002-05-29 | 2004-06-11 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
| JP4208500B2 (ja) * | 2002-06-27 | 2009-01-14 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| US7071009B2 (en) * | 2004-04-01 | 2006-07-04 | Headway Technologies, Inc. | MRAM arrays with reduced bit line resistance and method to make the same |
| US7486550B2 (en) * | 2006-06-06 | 2009-02-03 | Micron Technology, Inc. | Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell |
| KR101527193B1 (ko) | 2008-12-10 | 2015-06-08 | 삼성전자주식회사 | 반도체 소자 및 그의 셀 블록 배치 방법 |
| CN110581213B (zh) | 2018-06-08 | 2023-05-12 | 联华电子股份有限公司 | 半导体元件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS626484A (ja) | 1985-07-03 | 1987-01-13 | Hitachi Maxell Ltd | 磁性薄膜コアメモリ |
| JPS6435945A (en) | 1987-07-30 | 1989-02-07 | Nec Corp | Semiconductor integrated circuit |
| FR2630859B1 (fr) * | 1988-04-27 | 1990-07-13 | Thomson Composants Militaires | Boitier ceramique multicouches a plusieurs puces de circuit-integre |
| EP0543673A3 (en) * | 1991-11-20 | 1994-06-01 | Nec Corp | A method for the production of semiconductor memories |
| US5966323A (en) * | 1997-12-18 | 1999-10-12 | Motorola, Inc. | Low switching field magnetoresistive tunneling junction for high density arrays |
| US5946227A (en) * | 1998-07-20 | 1999-08-31 | Motorola, Inc. | Magnetoresistive random access memory with shared word and digit lines |
| US6111781A (en) * | 1998-08-03 | 2000-08-29 | Motorola, Inc. | Magnetic random access memory array divided into a plurality of memory banks |
| US6178131B1 (en) * | 1999-01-11 | 2001-01-23 | Ball Semiconductor, Inc. | Magnetic random access memory |
| US6111783A (en) * | 1999-06-16 | 2000-08-29 | Hewlett-Packard Company | MRAM device including write circuit for supplying word and bit line current having unequal magnitudes |
-
2000
- 2000-09-12 DE DE10045042A patent/DE10045042C1/de not_active Expired - Fee Related
-
2001
- 2001-08-17 DE DE50100269T patent/DE50100269D1/de not_active Expired - Lifetime
- 2001-08-17 EP EP01119939A patent/EP1187137B1/de not_active Expired - Lifetime
- 2001-09-06 KR KR10-2001-0054700A patent/KR100415974B1/ko not_active IP Right Cessation
- 2001-09-11 JP JP2001275812A patent/JP2002164515A/ja active Pending
- 2001-09-11 TW TW090122461A patent/TW548655B/zh not_active IP Right Cessation
- 2001-09-12 US US09/951,242 patent/US6545900B2/en not_active Expired - Lifetime
- 2001-09-12 CN CNB011329831A patent/CN1207717C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6545900B2 (en) | 2003-04-08 |
| TW548655B (en) | 2003-08-21 |
| DE50100269D1 (de) | 2003-07-03 |
| EP1187137B1 (de) | 2003-05-28 |
| KR100415974B1 (ko) | 2004-01-24 |
| CN1343986A (zh) | 2002-04-10 |
| JP2002164515A (ja) | 2002-06-07 |
| EP1187137A1 (de) | 2002-03-13 |
| US20020075718A1 (en) | 2002-06-20 |
| KR20020021009A (ko) | 2002-03-18 |
| DE10045042C1 (de) | 2002-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6778421B2 (en) | Memory device array having a pair of magnetic bits sharing a common conductor line | |
| CN1170289C (zh) | 改进写入裕度的具有成对不对称存储单元的磁存储阵列 | |
| US6992918B2 (en) | Methods of increasing write selectivity in an MRAM | |
| CN1295792C (zh) | 串行mram组件 | |
| CN1550017A (zh) | 具有中点发生器基准的mram | |
| CN1433022A (zh) | 高密度磁随机存取存储器及其操作方法 | |
| CN1405777A (zh) | 多位磁存储单元 | |
| CN1459113A (zh) | 磁隧道结磁阻随机存取存储器并联─并联结构 | |
| CN1282963A (zh) | 具有改进的半选择裕量的磁存储器结构 | |
| CN1308959C (zh) | 包含偏移导体的磁随机存取存储器件 | |
| CN1556997A (zh) | 带有写禁止选择的磁存储器及其写入方法 | |
| GB2368983A (en) | Nonvolatile memory device | |
| CN1488146A (zh) | 非直角mram组件 | |
| CN1207717C (zh) | 磁致电阻存储器模块装置 | |
| CN1489767A (zh) | Mram排列 | |
| CN1353460A (zh) | 具有多个存储体的数据存储器 | |
| CN1459859A (zh) | 存储单元隔离 | |
| CN1476615A (zh) | 具非挥发记忆胞元配置之集成内存以及制造和操作该集成内存的方法 | |
| CN1484313A (zh) | 具记忆胞元排列之半导体内存 | |
| US6781896B2 (en) | MRAM semiconductor memory configuration with redundant cell arrays | |
| CN1444278A (zh) | 存储器系统和制造该存储器系统的方法 | |
| US6775182B2 (en) | Integrated magnetoresistive semiconductor memory configuration | |
| CN1517996A (zh) | 存取器导体磁随机存取存储器的系统和方法 | |
| CN1538452A (zh) | 四导线磁随机存取存储器单元的系统和方法及解码方案 | |
| WO2022082732A1 (en) | A program and read bias and access scheme to improve data throughput for 2 stack 3d pcm memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER NAME: INFENNIAN TECHNOLOGIES AG |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130619 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160114 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050622 Termination date: 20160912 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |