CN1459859A - 存储单元隔离 - Google Patents

存储单元隔离 Download PDF

Info

Publication number
CN1459859A
CN1459859A CN03108249A CN03108249A CN1459859A CN 1459859 A CN1459859 A CN 1459859A CN 03108249 A CN03108249 A CN 03108249A CN 03108249 A CN03108249 A CN 03108249A CN 1459859 A CN1459859 A CN 1459859A
Authority
CN
China
Prior art keywords
memory cell
layer
isolated component
voltage
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03108249A
Other languages
English (en)
Inventor
F·A·佩尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1459859A publication Critical patent/CN1459859A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

存储单元(100)隔离的装置及方法。存储单元(100)包括电阻部件(110)，例如磁随机存取存储器(MRAM)单元(110)；以及隔离部件(105)，例如四层二极管(105)。存储单元(100)可以包含在存储器阵列(180)中。该方法包括将正向偏压迅速地施加在隔离元件(105)上以激活隔离元件(105)。

Description

存储单元隔离
相关申请的交叉引用
本申请涉及与此申请同时提交的Fred Perner等人的题为“具有串联二极管的磁随机存取存储器(MRAM)的三元采样检测”的美国专利申请(代理人档案号No.HP 100111472)，还涉及亦与本申请同时提交的Fred Perner等人的题为“具有串联二极管的等电位读出磁随机存取存储器(MRAM)”的美国专利申请(代理人档案号No.HP 100111474)。通过引用将这些申请的全部内容结合到本文中。
技术领域
本发明涉及一种存储单元的隔离以及操作数据存储装置的方法。
背景技术
图1A说明根据相关技术的非易失性电阻存储单元。图1A所示的存储单元包括磁随机存取存储器(MRAM)单元10，它由具有固定磁性取向的硬铁磁层15、隧道阻挡层20以及软铁磁层25组成。软铁磁层25的磁性取向可以在与硬铁磁层15的磁性取向平行的方向(平行状态)以及与硬铁磁层15的磁性取向逆平行的方向(逆平行状态)之间进行转换。
MRAM单元10的有效电阻值(即允许流经隧道阻挡层20的电流量)取决于MRAM单元10是处于平行状态还是处于逆平行状态。此外，当电压施加到MRAM单元10上时，处于高或低有效电阻值的MRAM单元10允许高或低的电流量流经MRAM单元10。因此，高和低有效电阻值可分别表示“1”和“0”数据比特，并且可通过监测流经MRAM单元10的电流量从MRAM单元10中读取这些数据比特。
在图1A中，两层二极管30电气连接到MRAM单元10，并且两层二极管30和MRAM单元10均位于第一金属层35和第二金属层40之间。两层二极管30包括第一p型掺杂半导体层45和第一n型掺杂半导体层50。两层二极管30限制电流以一个方向流经非易失性电阻存储单元。
图1B所示的实曲线说明当各种电压施加到两层二极管30时流经两层二极管30的电流。在低电压时，以及在两层二极管30上设置反向偏置的电压上，极少电流流经两层二极管30。相反，当正向偏压施加到两层二极管30并增加时，流经两层二极管30的电流也会增加。因此，当两层二极管30连接到MRAM单元10时，两层二极管30上的正向偏压允许电流流经MRAM单元10。然而，两层二极管30上的反向偏压传递较少电流，从而使MRAM单元10电气隔离。
采用两层二极管30使MRAM单元10电气隔离的一个缺点在于：两层二极管30在施加了反向偏压时仍然允许有效量的电流流经MRAM单元10。另一个缺点是：两层二极管30上的正向偏压使电流作为增加电压的函数的增加比较慢。
图1A所示装置的一个缺点是，当正向偏压施加到非易失性电阻存储单元时，两层二极管30上出现高压降。此外，由于正向偏压和两层二极管的串联电阻都是电流的强函数，因此当宽范围的正向电流施加到两层二极管30时存在所导致的宽范围的两层二极管30正向压降。因此，难以从因MRAM单元10导致的压降去除由于存在两层二极管30而导致的压降，从而不能容易地读取数据比特。
另外，图1A所示的两层二极管30通常是薄膜二极管，因此可能泄漏大量电流。图1B所示曲线的左下象限中部分说明了这种现象，其中两层二极管30上的反向偏压仍然允许一定的电流。当诸如图1A所示装置的许多装置在阵列中电气连接时，来自该阵列中的许多其它装置(与所选装置电气并联)的二极管泄漏电流限制了信号分辩率并在检测存储于所选装置中的数据时增加噪声。
发明内容
一种包括隔离元件以及与该隔离元件电气连接的电阻部件的存储单元。隔离元件包括用第一类型电荷掺杂的第一层、与第一层相邻并用第二类型电荷掺杂的第二层、与第二层相邻并用第一类型电荷掺杂的第三层、以及与第三层相邻并用第二类型电荷掺杂的第四层。
一种包括多条位线、多条字线以及多个存储单元的存储器阵列，其中多条字线在多个交叉点与多条位线相交。多个存储单元中的一个存储单元可位于第一字线和第一位线的交叉点上。存储单元可包括隔离元件以及与该隔离元件电气连接的电阻部件。隔离元件可包括用第一类型电荷掺杂的第一层、与第一层相邻并用第二类型电荷掺杂的第二层、与第二层相邻并用第一类型电荷掺杂的第三层、以及与第三层相邻并用第二类型电荷掺杂的第四层。
一种操作数据存储装置的方法。该装置可包括字线、位线以及存储单元的存储器阵列，其中，存储单元位于字线和位线的交叉点上。该方法可包括选择存储单元的步骤，其中，存储单元包括隔离元件和电阻部件。该方法还包括通过在隔离元件上迅速施加正向偏压并使电流流经所选存储单元来激活隔离元件。
附图说明
下面将具体参照附图，在例示性实施例的说明中通过例示来描述数据存储装置及方法，其中：
图1A说明根据相关技术电气连接在一起的MRAM单元和两层二极管；
图1B说明当施加不同电压时图1A所示二极管的电流响应特性；
图2A说明电气连接到MRAM单元形式的电阻部件的四层二极管形式的隔离元件的一个实施例；
图2B说明图2A所示装置的等效示意图；
图3说明彼此电气连接并包括四层二极管的电阻存储单元的阵列；
图4说明当各种电压施加到图3所示阵列时所选电阻存储单元的电流响应特性；以及
图5是流程图，说明读出数据比特的方法步骤。
具体实施方式
图2A说明电阻存储单元100，其中包括电气连接的四层二极管105(又称作肖克莱二极管)，它们作为电阻部件的隔离元件。在图2A中，电阻部件表示为磁隧道结(MTJ)磁随机存取存储器(MRAM)单元110。但其它适当的电阻部件包括响应于读写电流或电压的存储单元。例如，可使用大磁阻(GMR)装置和伪自旋阀(PSV)装置。
图2A所示的MRAM单元110包括具有固定磁性取向的硬铁磁层115、隧道阻挡层120以及软铁磁层125。取决于硬铁磁层115和软铁磁层125的磁性取向是相互平行还是逆平行，不同的电流量可流经隧道阻挡层120。因此，MRAM单元110将在磁性取向是逆平行时有效地具有更大阻性，并且MRAM单元110的两种电阻状态可用来存储“0”和“1”数据比特。
电阻部件(如MRAM单元110)可与四层二极管105串联连接。所示的四层二极管105包括第一层(表示为第一p型掺杂半导体层130)、第二层(表示为第一n型掺杂半导体层135)、第三层(表示为第二p型掺杂半导体层140)以及第四层(表示为第二n型掺杂半导体层145)。四层二极管105可作为隔离元件。换言之，四层二极管105可在其没有被激活时阻碍或停止电流从第一金属层150经电阻存储单元100流向第二金属层155。这种电流阻碍或停止将电阻存储单元100与它可能电气连接的其它电部件隔离开来。
虽然第一层和第三层在图2A中表示为p型掺杂层130、140，同时第二层和第四层表示为n型掺杂层135、145，但也可采用其它的层配置。例如，第一层和第三层可以是n型掺杂，而第二层和第四层可以是p型掺杂。
图2A所示的电阻存储单元100配置具有与其连接的电气开关160。开关160可以位于第一金属层150和第二金属层155之间的任何位置。当处于闭合位置时，开关160允许通过金属层150、155将偏压施加到电阻存储单元100。当处于断开位置时，开关160断开电阻存储单元100和金属层150、155之间的电气连接，从而不施加任何偏压。
图2B说明图2A所示电阻存储单元100的等效示意图。图2A中表示为MRAM单元110的电阻部件在图2B中表示为电阻165。四层二极管105由等效示意图表示，其中包括彼此电气连接的两个晶体管170、175。四层二极管105的第一n型掺杂半导体层135组成PNP晶体管170的基极以及NPN晶体管175的集电极。第二p型掺杂半导体层140组成PNP晶体管170的集电极以及NPN晶体管175的基极。
当四层二极管105被“激活”时，PNP晶体管170的基极电流(IbPNP)等于NPN晶体管175的集电极电流(IcNPN)，并且NPN晶体管175的基极电流(IbNPN)等于PNP晶体管170的集电极电流(IcPNP)。为了“激活”四层二极管105以便允许电流流经四层二极管105，可迅速地将正向偏压施加到四层二极管105。可施加正向偏压以激活四层二极管105的最大时段由二极管105的材料、几何形状等控制。不过，电压增加的速率应当足够大，以便允许晶体管170、175中的固有结电容在该时段获取足够电流来激活晶体管对170、175。
在图2B的情况下，电气开关160被置于断开位置。但只是为了清楚起见而置于断开位置。一般来说，当电气开关160处于闭合位置或者当电气开关160刚刚断开时，电流流经电阻部件(电流Ir)和四层二极管105(电流IcPNP、IbPNP、IcNPN、IcNPN)。
图3说明可存储数据的2×2阵列180。阵列180包括例如图2A所示的许多电阻存储单元。图3中的阵列180包含一个被选取的电阻存储单元185(在阵列180的左下角)和三个未选取的电阻存储单元190。所选存储单元185是在选择时间时具有写入其中或从其中读取的数据的单元。未选取电阻存储单元190在同一选择时间上既没有被写入也没有被读取。虽然图3中的阵列180仅包括三个未选取的电阻存储单元190以及一个选取的电阻存储单元185，但是阵列180中可包含任何数量的单元185、190。
为了将数据存储在单元185、190中，软铁磁层125的磁化方向可以改变为与硬铁磁层115的磁化方向平行或逆平行。它改变了单元185、190中电阻部件的作用。例如，在使用MRAM单元110时，如果MRAM单元110处于平行定向，则可存储“0”数据比特；如果MRAM单元110处于逆平行定向，则可存储“1”数据比特。
同样如图3所示的是多条位线195、200以及与多条位线195、200相交的多条字线205、210。相交的位置可称作“交叉点”，并且存储单元185、190正是位于这些交叉点上。所选电阻存储单元185电气连接到图3中水平表示的所选字线205，它还电气连接到图3中垂直表示的所选位线195。这些线195、205的作用类似于图2A中所示的金属层150、155，并且可向所选电阻存储单元185提供电源电压和/或电流。
右下的未选取电阻存储单元190表示一个或多个未选取的电阻存储单元190，它们与所选字线205电气连接，但数据不是立即从其中读取的。左上的未选取电阻存储单元190表示一个或多个未选取电阻存储单元190，它们与所选位线195电气连接，但数据不是立即从其中读取的。右上的未选取电阻存储单元190表示一个或多个未选取电阻存储单元190，它们既不与所选字线205又不与所选位线195电气连接，并且数据不是立即从其中读取的。虽然图3所示的线195、200、205、210是相互平行及垂直的，但在阵列180中也可使用其它配置。
图3中说明四个电压源215、220、225、230。这些电压源均与一条所选线195、205或者一条未选取线200、210电气连接，并且能够将电压或地电位提供给与其连接的线上。当超过四个电阻存储单元185、190位于阵列180时，可增加更多的线和电压源。
同样如图3所示的是表示可包含于阵列180中的电阻存储单元100的示意符号。示意符号表示的元件可以用如上所述的传统电路部件来实现，或者用于配置为执行相同或等效功能的任何类型的电路部件来实现。虽然所有等效示意表示仅包括一个四层二极管105和一个表示电阻存储单元100的电阻部件的电阻，但其它装置组合也可包含于阵列180中。
图4说明当各种电压施加到图3所示阵列180时，例如图2A所示的所选电阻存储单元185的电流响应特性。图4所示的电压电平可施加到阵列180，以便从所选电阻存储单元185读取数据。在图4顶部是可由电压源225在所选时段施加到未选取字线210的电压(V225)的电压与时间曲线。图4所示电压源225的电压是较低电压，并且在所示所选时段是基本恒定的。
从图4最上面下来的第二曲线是表示可由电压源220施加到与其电气连接的所选字线205的电压(V220)的电压与时间曲线。最初在时间零，电压基本为零。然后在时间t1，电压迅速增加到较高电压，并保持在那个高电压，直到时间t2时，电压迅速减少到基本零电平。这个基本为零的电压一直保持到图4所示时间的结束。
图4中间所示的曲线是表示可由电气连接到未选取位线200的电压源230施加的电压(V230)的电压与时间曲线。这个电压在图4所示的整个时段中保持基本恒定且较高电平。
自图4所示倒数第二个曲线表示由电气连接到所选位线195的电压源215施加到阵列180的电压(V215)。这个电压以较高电平开始。然后在时间t1之前不久，电压迅速降低到基本零电平。电压保持在基本零电平直到时间t2，这时，它迅速提高到所示较高电压电平。然后，这个电压在图4所示的剩余时间中保持在较高电平。
如图所示，当图4所示的全部电压均同时施加到图3所示的阵列180时，形成电流(Isense)且该电流流经所选电阻存储单元185，如图4最下面一条曲线中所表示的时间的函数。从时间零(在图形左侧)直到时间t1，所选电阻存储单元185中的四层二极管105(隔离元件)被去激活，并且基本没有电流流经所选电阻存储单元185。但在时间t1，当分别与所选位线195和所选字线205电气连接的电压源215、220在低或基本零电压和较高电压之间迅速切换或转换时，正向偏压迅速施加到所选电阻存储单元185上。这个突然的正向偏压“激活”或“接通”所选电阻存储单元185中的四层二极管105，并允许电流流过。
在时间t2，在时间t1上或者在时间t1之前不久进行切换的电压源215、220再次切换，但这时在所选电阻存储单元185上产生反向偏压。作为响应，所选电阻存储单元185中的四层二极管105允许短暂的负电流流经所选电阻存储单元185。然后，四层二极管105或隔离元件去激活，并获得基本为零值的电流。
如上所述，图3所示的阵列180可用来将数据比特存储在电阻存储单元185、190的电阻部件或MRAM单元110中。通过使MRAM单元110处于高阻态或者低阻态，正如当软铁磁层125处于与硬铁磁层115的磁性取向平行或者逆平行时可流经MRAM单元110的电流量所定义的，可存储二进制数据比特。确定所选电阻存储单元185中的MRAM单元110是处于高阻态还是低阻态的方法包括监测当激活四层二极管105时流经所选电阻存储单元185的电流量。
由于四层二极管105一般必须在任何读出电流(Isense)流经所选电阻存储单元185之前被激活，因此图2A所示电阻存储单元的配置在用于阵列180时可用来选择阵列180中的隔离单元进行读取。例如，由于只有在特定电压应用顺序的情况下才会允许大量电流流经所选电阻存储单元185，因此通常会流经未选取存储单元190的不想要的电流(例如电流270)不会流动，从而不会混合或干扰流经所选电阻存储单元185的信号电流260。
此外，即使少量的不想要电流确实泄漏到任何未选取电阻存储单元，将未选取字线210上的电压设置为等于或高于所选位线195上的电压将会基本上消除流经沿未选取字线210的未选取存储单元190的电流。
图3所示阵列180的优点之中存在以下事实：不想要电流270被减少到最小，以及可以更确切地和/或在比接通或断路图1A所示两层二极管30所需的时段更短的时段上接通或断开流经所选电阻存储单元185的读出或信号电流260。与两层二极管相比，四层二极管在反向偏压下允许较少负电流。同时，与两层二极管的情况相比，允许通过四层二极管的电流量作为所施加的正向偏压的函数上升的速度更快。因此，当使用四层二极管105时，更易于隔离所选电阻存储单元185，以及更易于检测单元185是处于高阻态还是处于低阻态。因此，还易于确定所选电阻存储单元185是包含“0”还是“1”数据比特。
图5说明操作包括诸如图3所示的存储单元的存储器阵列的数据存储装置的方法步骤。在该阵列中，存储单元可位于字线和位线的交叉点上。该方法可用来读出存储在存储单元中的数据比特的值。
在步骤300，选择包括隔离元件和电阻部件的存储单元。存储单元可选择为包含四层二极管作为隔离元件和/或可选择包含MRAM单元作为电阻部件。
在步骤310，隔离元件通过在存储单元上迅速施加正向偏压来激活。尤其是当隔离元件为四层二极管时，该步骤可激活四层二极管并允许电流流经存储单元。
在步骤320，使电流流经存储单元。这个电流可被监测并用来确定存储在存储单元中的数据比特的类型。例如，如果电阻元件处于高阻态(例如如果电阻部件为逆平行状态中的MRAM单元)，则“1”值可存储在存储单元中，以及监测流经存储单元的电流量可用来读取“1”值。
在步骤330中，隔离元件通过在存储单元上施加反向偏压进行去激活。它阻止电流流过存储单元。作为步骤330的备选方案，隔离元件可通过操作电气开关使提供隔离元件上的正向偏压的电路断开进行去激活。
除上述步骤300、310、320、330以及图5所述之外，其它若干步骤可包含在本方法中。例如，该方法可包括将基本稳定且较低的第一电压以及基本稳定且较高的第二电压施加到存储器阵列上的步骤。这种电压的应用能够减少流入阵列中的不想要电流量。
在可包含于本方法的另一步骤中，波动的第三电压和波动的第四电压可施加到阵列上。当使用第三和第四电压时，可通过将第三电压从较低电压切换到较高电压，以及通过将第四电压从较高电压切换到较低电压，来执行激活隔离元件的步骤310。这些切换可基本同时执行，以便激活四层二极管隔离元件。然后，可通过将第三电压从较高电压切换到较低电压，以及通过将第四电压从较低电压切换到较高电压，来对隔离元件进行去激活。
为了理解数据存储装置及使用数据存储装置的方法的示范实现，进行了以上详细说明。这些说明不应当被理解为任何不必要的限制，本领域的技术人员很清楚一些修改方案，它们均未背离所附权利要求及其等效物的范围。

Claims (10)

1.一种存储单元(100)，它包括：
隔离元件(105)，包括：
    用第一类型电荷掺杂的第一层(130)，
    与所述第一层(130)相邻并用第二类型电荷掺杂的第二层
    (135)，
    与所述第二层(135)相邻并用所述第一类型电荷掺杂的第
    三层(140)，以及
    与所述第三层(140)相邻并用所述第二类型电荷掺杂的第
    四层(145)；以及
电阻部件(110)，电气连接到所述隔离元件(105)。
2.如权利要求1所述的存储单元(100)，其特征在于所述电阻部件(110)包括磁随机存取存储器(MRAM)单元(110)。
3.如权利要求1所述的存储单元(100)，其特征在于所述电阻部件(110)与所述隔离元件(105)电气串联连接。
4.如权利要求1所述的存储单元(100)，其特征在于所述第一层(130)、第二层(135)、第三层(140)以及第四层(145)包括薄膜层。
5.一种操作包含存储单元(190)的存储器阵列(180)的数据存储装置的方法，所述存储单元(190)位于字线和位线的交叉点上，所述方法包括：
选择包括隔离元件(105)和电阻部件(110)的存储单元(100)；
通过在所述隔离元件(105)上快速施加正向偏压来激活所述隔离元件(105)；以及
使电流流经所述选取的存储单元(100)。
6.如权利要求5所述的方法，其特征在于所述选择步骤包括选择所述存储单元(100)以包括四层二极管作为所述隔离元件(105)。
7.如权利要求5所述的方法，其特征在于所述选择步骤包括选择所述存储单元(100)以包括磁随机存取存储器(MRAM)单元(110)作为电阻部件(110)。
8.如权利要求5所述的方法，其特征在于还包括通过在所述隔离元件(105)上施加反向偏压来对所述隔离元件(105)去激活。
9.如权利要求5所述的方法，其特征在于还包括通过操作电气开关(160)使提供所述隔离元件(105)上的所述正向偏压的电路断开，从而对所述隔离元件(105)去激活。
10.如权利要求5所述的方法，其特征在于还包括将基本稳定且较低的第一电压以及基本稳定且较高的第二电压施加到所述存储器阵列(180)。
CN03108249A 2002-05-22 2003-03-21 存储单元隔离 Pending CN1459859A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/151914 2002-05-22
US10/151,914 US6801450B2 (en) 2002-05-22 2002-05-22 Memory cell isolation

Publications (1)

Publication Number Publication Date
CN1459859A true CN1459859A (zh) 2003-12-03

Family

ID=29400514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03108249A Pending CN1459859A (zh) 2002-05-22 2003-03-21 存储单元隔离

Country Status (6)

Country Link
US (2) US6801450B2 (zh)
EP (1) EP1365416A1 (zh)
JP (1) JP2003346472A (zh)
KR (1) KR100978642B1 (zh)
CN (1) CN1459859A (zh)
TW (1) TW200307349A (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603678B2 (en) * 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
US7800932B2 (en) * 2005-09-28 2010-09-21 Sandisk 3D Llc Memory cell comprising switchable semiconductor memory element with trimmable resistance
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7236391B2 (en) * 2005-04-22 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device
US7292467B2 (en) * 2005-04-22 2007-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic random access memory device
KR100655438B1 (ko) * 2005-08-25 2006-12-08 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
KR101037754B1 (ko) * 2006-01-11 2011-05-27 현대중공업 주식회사 고속철도의 ｐｗｍ 파형 분석방법과 장치
US20080025069A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array with different data states
US7450414B2 (en) * 2006-07-31 2008-11-11 Sandisk 3D Llc Method for using a mixed-use memory array
US20080023790A1 (en) * 2006-07-31 2008-01-31 Scheuerlein Roy E Mixed-use memory array
US7486537B2 (en) * 2006-07-31 2009-02-03 Sandisk 3D Llc Method for using a mixed-use memory array with different data states
US7554839B2 (en) * 2006-09-30 2009-06-30 Alpha & Omega Semiconductor, Ltd. Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US8335100B2 (en) 2007-06-14 2012-12-18 Micron Technology, Inc. Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
US20090185410A1 (en) * 2008-01-22 2009-07-23 Grandis, Inc. Method and system for providing spin transfer tunneling magnetic memories utilizing unidirectional polarity selection devices
JP5049814B2 (ja) * 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
KR101031831B1 (ko) * 2010-05-17 2011-05-02 현대로템 주식회사 철도차량의 위치 검지방법
US9136306B2 (en) 2011-12-29 2015-09-15 Micron Technology, Inc. Memory structures and arrays
US8570824B2 (en) 2012-01-24 2013-10-29 Apple Inc. Memory having isolation units for isolating storage arrays from a shared I/O during retention mode operation
KR102189684B1 (ko) * 2013-12-05 2020-12-11 삼성전자주식회사 반도체 메모리 장치의 동작 방법
JP7010741B2 (ja) 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1086128A (en) * 1964-10-23 1967-10-04 Motorola Inc Fabrication of four-layer switch with controlled breakdown voltage
US3638203A (en) * 1969-07-30 1972-01-25 Ibm Random access solid-state memory using scr{40 s
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6130835A (en) 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US6242770B1 (en) * 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084758A (ja) * 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
US6188615B1 (en) 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6257643B1 (en) * 2000-01-20 2001-07-10 Creative Extruded Products, Inc. Window trim molding with adhesion promoter
US20040124407A1 (en) * 2000-02-11 2004-07-01 Kozicki Michael N. Scalable programmable structure, an array including the structure, and methods of forming the same
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
JP4050446B2 (ja) 2000-06-30 2008-02-20 株式会社東芝 固体磁気メモリ
JP4020573B2 (ja) * 2000-07-27 2007-12-12 富士通株式会社 磁性メモリデバイス、および磁性メモリデバイスにおけるデータ読み出し方法
US6625057B2 (en) * 2000-11-17 2003-09-23 Kabushiki Kaisha Toshiba Magnetoresistive memory device
DE10058047A1 (de) * 2000-11-23 2002-06-13 Infineon Technologies Ag Integrierter Speicher mit einer Anordnung von nicht-flüchtigen Speicherzellen und Verfahren zur Herstellung und zum Betrieb des integrierten Speichers
JP3920565B2 (ja) * 2000-12-26 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
JP2002270790A (ja) * 2000-12-27 2002-09-20 Toshiba Corp 半導体記憶装置
JP4818519B2 (ja) * 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US6618295B2 (en) * 2001-03-21 2003-09-09 Matrix Semiconductor, Inc. Method and apparatus for biasing selected and unselected array lines when writing a memory array
US6590803B2 (en) * 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
JP2002299575A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体記憶装置
US6510080B1 (en) * 2001-08-28 2003-01-21 Micron Technology Inc. Three terminal magnetic random access memory
US6549447B1 (en) * 2001-10-31 2003-04-15 Peter Fricke Memory cell structure
US6768685B1 (en) * 2001-11-16 2004-07-27 Mtrix Semiconductor, Inc. Integrated circuit memory array with fast test mode utilizing multiple word line selection and method therefor
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6670824B2 (en) * 2002-03-20 2003-12-30 Agilent Technologies, Inc. Integrated polysilicon fuse and diode
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6724652B2 (en) * 2002-05-02 2004-04-20 Micron Technology, Inc. Low remanence flux concentrator for MRAM devices
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
US6801450B2 (en) 2004-10-05
KR100978642B1 (ko) 2010-08-27
US20030218906A1 (en) 2003-11-27
JP2003346472A (ja) 2003-12-05
US20040047180A1 (en) 2004-03-11
TW200307349A (en) 2003-12-01
KR20030091711A (ko) 2003-12-03
EP1365416A1 (en) 2003-11-26
US6961262B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
CN1459859A (zh) 存储单元隔离
KR100878306B1 (ko) 정보 저장 장치
US5991193A (en) Voltage biasing for magnetic ram with magnetic tunnel memory cells
US7212432B2 (en) Resistive memory cell random access memory device and method of fabrication
US6130835A (en) Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US6421271B1 (en) MRAM configuration
US6700813B2 (en) Magnetic memory and driving method therefor
CN1445782A (zh) 具有一对共享一条公共导线的磁性位的存储设备阵列
CN1455414A (zh) 带交叉耦合闩锁读出放大器的电阻交叉点存储单元阵列
CN1459792A (zh) 具有串联二极管的磁随机存取存储器的三次取样读出
CN1345071A (zh) 一次写入薄膜存储器
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
EP1609153A1 (en) Simultaneous reading from and writing to different memory cells
CN1459793A (zh) 具有串接二极管的等电压感知式磁性随机访问存储器（mram）
US7535754B2 (en) Integrated circuit memory devices with MRAM voltage divider strings therein
US6839270B2 (en) System for and method of accessing a four-conductor magnetic random access memory
US20050068830A1 (en) Magnetic memory device
US6842389B2 (en) System for and method of four-conductor magnetic random access memory cell and decoding scheme
CN1196131C (zh) 修正有缺陷的隧道结的方法
US12035539B2 (en) Magnetic memory and reading/writing method thereof
US11908518B2 (en) Memory system
US20230410853A1 (en) Memory system
JP5140859B2 (ja) 半導体装置
JP2005094003A (ja) サイズと動作マージンとが拡大された磁気メモリアレイ
KR20130072714A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication