CN1459792A - 具有串联二极管的磁随机存取存储器的三次取样读出 - Google Patents

具有串联二极管的磁随机存取存储器的三次取样读出 Download PDF

Info

Publication number
CN1459792A
CN1459792A CN03108328A CN03108328A CN1459792A CN 1459792 A CN1459792 A CN 1459792A CN 03108328 A CN03108328 A CN 03108328A CN 03108328 A CN03108328 A CN 03108328A CN 1459792 A CN1459792 A CN 1459792A
Authority
CN
China
Prior art keywords
storage unit
array
reference current
memory cell
resistance states
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03108328A
Other languages
English (en)
Inventor
F·A·佩尔纳
L·T·特兰
K·J·埃尔德雷奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1459792A publication Critical patent/CN1459792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements

Abstract

一种数据存储装置包括电阻存储单元(170，175)的阵列(165)。电阻存储单元(170，175)可以包括磁隧道结和薄膜二极管(260)。所述数据存储装置可以包括与所述阵列(165)电连接并且能够监测流经所选选择存储单元(175)的信号电流的电路。一旦已经监测了信号电流，所述电路能够将信号电流与平均基准电流进行比较，以便确定所选电阻存储单元(175)是处于第一电阻态还是处于第二电阻态。此外，一种用于操作所述数据存储装置的方法。

Description

具有串联二极管的磁随机 存取存储器的三次取样读出
技术领域
本申请涉及Fred Perner等人的题为“具有串联二极管的磁随机存取存储器(MRAM)的等电位读出”的美国专利申请(Attorney Docket No.HP 100111474，与本申请同日提交)，并且涉及Fred Perner等人的题为“存储单元隔离”的美国专利申请(Attorney Docket No.HP100111473，亦与本申请同日提交)。这些申请完整地并入于此作参考。
背景技术
相关技术公开了非易失性磁随机存取存储器(MRRAM)单元，这些单元位于阵列10中，如图1所示。阵列10包括沿阵列10的行延伸的多根字线20以及沿阵列10的列延伸的多根位线30。字线20和位线30彼此交叠。在字线20和位线30之间，在其相交的位置上，包含MRAM存储单元40，其中的每一个均包含磁隧道结(MTJ)50以及硅结型二极管60(图2所示)。
图2说明相关技术所公开的MRAM存储单元40的侧视图。图2说明与字线20(未标出)接触的n型硅层70。在n型硅层70的顶部是p型硅层80，与n型硅层70共同形成硅结型二极管60。靠近所述硅结型二极管60形成钨连接层(tungsten stud layer)90和模板层100。在模板层100之上是铁磁层110、反铁磁层120、固定铁磁层130、隧道阻挡层140、软铁磁层150以及提供与位线30(图1所示)的电接触的接触层160。
工作时，MRAM存储单元40具有写入其中并从其中读出的数据位。MRAM存储单元40最初可处于第一电阻态，又称作平行状态，其中，软铁磁层150处于第一磁化方向，这是与固定铁磁层130的磁化方向相同的方向。MRAM存储单元40也可处于第二电阻态，又称作逆平行状态，其中，软铁磁层150处于第二磁化方向，它不同于固定铁磁层130的磁化方向。
当写入阵列10中的MRAM存储单元40时，电位加到与MRAM存储单元40相邻的字线20和位线30上。这些电位产生电流，流经施加了这些电位的字线20和位线30。电流又产生磁场，这些磁场耦合到所选MRAM存储单元40，并具有足以改变软铁磁层150的磁化方向的总幅度。因此，在写入时，如果耦合的磁场将单元40从第一电阻态改变为第二电阻态，则MRAM存储单元40的电阻会有可测量的增加。另一方面，如果MRAM存储单元40被耦合的磁场从第二电阻态改变为第一电阻态，则单元40的电阻会有可测量的减小。
换句话说，MRAM存储单元40的电阻随固定铁磁层130和软铁磁层150的相对磁化方向而变。在磁化方向平行时，可以测量到低于磁化方向为逆平行时的电阻。
在读出步骤中，通过让一定数量的电流经过MRAM存储单元40来检测MRAM存储单元40的电阻。然后再监测单元40的电阻，并通过读出MRAM存储单元40是处于高阻态还是处于低阻态，来确定MRAM存储单元40是处于平行还是处于逆平行状态。换句话说，确定MRAM存储单元40是包含“0”数据位还是“1”数据位。
属于图1和2所示装置的众多缺陷之一的是以下事实：通常，阵列10中包含许多二极管60和MRAM存储单元40，并且二极管60和MRAM存储单元40可能不具有严密的电阻值分布。因此，一个MRAM存储单元40中的高阻态的电阻值可能是另一个MRAM存储单元40中的低阻态的电阻值。在缺乏严密的电阻值分布的情况下，MRAM存储单元40中的数据位可能会被错误地读取。
发明内容
根据本发明的数据存储装置包括电阻存储单元的阵列以及在电气上与所述阵列中的多个存储单元串联的一组二极管。多根字线沿阵列的行延伸，而多根位线沿阵列的列延伸。阵列中第一选择存储单元位于多根字线的第一字线和多根位线的第一位线之间。电路与阵列电连接，并能够监测流经第一选择存储单元的信号电流，以及将信号电流与平均基准电流进行比较，以便确定第一选择存储单元处于第一电阻态和第二电阻态中的哪一种状态。
根据本发明的方法读出包含电阻存储单元阵列的数据存储装置中的第一选择存储单元的电阻态。所述方法包括：设置电气上与阵列中的多个存储单元串联的一组二极管；读出流经所述阵列的第一选择存储单元的信号电流；以及通过将信号电流与基准电流进行比较来确定第一选择存储单元处于第一电阻态和第二电阻态中的哪一种状态。
附图说明
下面将结合附图，在示范的实施例的说明中作为实例来说明数据存储装置及方法，在附图中，相同的标号表示类似的元件，附图中：
图1说明根据相关技术的MRAM存储单元阵列的平面图；
图2说明根据相关技术的MRAM存储单元的侧视图；
图3说明电阻存储单元阵列、与所述阵列电连接的电路、表示阵列中的组件的等效电路以及阵列中的电流通路等的平面图；
图4说明可包含在图3所示阵列中的电阻存储单元的一个实施例的侧视立体图；
图5说明堆叠配置中两个电阻存储单元的侧视立体图；以及
图6A-B包括可以用于从数据存储装置中读取数据的方法的流程图。
具体实施方式
图3说明电阻存储单元170的阵列165。阵列165包括所选字线180、所选位线190以及位于所选字线180和所选位线190的交点上的所选电阻存储单元175。阵列165还包括多根未选取的字线200、多根未选取的位线210以及位于字线180、200和位线190、210的交点上的多个未选取的电阻存储单元170。
图3还说明与阵列165电连接的电路。所示电路包括与所选字线180电连接的电压源220。所示电路还包括与所选位线190电连接的读出放大器230以及与读出放大器230电连接的三次取样(TS)计数器240。三次取样计数器240可以发出输出信号250。
图4说明可以用于图3所示阵列165的可能的电阻存储单元170配置。在图4的底部给出了二极管260，并给出与二极管260邻接的MRAM存储单元265。MRAM存储单元265和二极管260两者可位于字线180、200和位线190、210之间。另外，二极管260和MRAM存储单元265可以在电气上彼此串联连接。
二极管260可以是由本领域已知的任何材料所制作的薄膜二极管，并可采取本领域已知的任何几何形状。MRAM存储单元265可包括图4所示的固定铁磁层130、隧道结270以及软铁磁层150。另外，MRAM存储单元265可包括图3所示的任何层以及本领域的技术人员所知的与MRAM存储单元265配合使用或作为其组成部分的任何附加层。
图5说明一种数据存储装置的配置，其中，两个电阻存储单元170彼此堆叠，并且两个电阻存储单元170是MRAM存储单元265。图5的下部所示的MRAM存储单元265被低位线210和字线200包围。第二MRAM存储单元265位于字线200之上并以二极管260结束。第二MRAM存储单元265由高位线210所覆盖。图5中的低MRAM存储单元265可位于图3所示阵列165的第一层，而第二MRAM存储单元265可位于堆叠在第一层上的第二层。如图5所示，堆叠存储单元可提高数据存储装置的数据存储密度。虽然图5给出了MRAM存储单元265，但其它类型的电阻存储单元170也可用于数据存储装置。另外还可堆叠两个以上的单元170。
在Perner等人的美国专利6188615 B1(’615专利)中已经说明了图3所示电路及附加组件。‘615专利的完整内容被包括在此作参考。本文将讨论与图3所示数据存储装置具体相关的电路组件，同时要知道，’615专利中所公开的全部或任何电路组件可与阵列165配合使用。
工作时，图3所示的数据存储装置可将电压(或地电位)加到具有电压源220的所选字线180上。附加电压或地电位可以加到具有读出放大器230的所选位线190上。虽然在图3中选取了底部字线和最左侧位线，但任何位线和字线均可被选取，并且任何电阻存储单元170均可成为所选电阻存储单元175。此外，虽然图3中只给出了九个电阻存储单元170，但对于可用于数据存储装置的电阻存储单元170的数量没有任何限制。
当所选电阻存储单元175是MRAM存储单元265时，可通过让电流从电路经过连接MRAM存储单元265的所选字线180和所选位线190、采用所述电路向其进行写入。分别由所选字线180和所选位线190中的电流所产生的磁场则耦合到软铁磁层150。当耦合磁场的总和超过某个阈值时，软铁磁层150中的磁场方向可从第一磁化方向改变为第二磁化方向。这种变更还将单元电阻从第一电阻态改变为第二电阻态。换句话说，电路可以将足够的电流或能量加到所选字线180和所选位线190，以便将所选电阻存储单元175从第一电阻态转换为第二电阻态。
如果还希望同时写入所有电阻存储单元170、175，则可使用外部磁场。例如，强外部磁场可在阵列165的初始设置过程中用来设置软铁磁层150的磁化方向。
与数据存储装置的电阻存储单元170电连接的电路可监测流经所选电阻存储单元175的信号电流的值。然后，将信号电流值与平均基准电流值进行比较，以便确定所选电阻存储单元175是处于第一电阻态还是处于第二电阻态。这可以通过采用三次取样计数器240和三次取样读出方法来完成。
按照三次取样读出方法，在获取了信号电流值之后，电路通过使所选电阻存储单元175处于已知的第一电阻态、例如最低电阻态或最高可能电阻态，来获取平均基准电流值。这可以通过将软铁磁层150的磁化方向改变成或者基本上平行于或者基本上逆平行于固定铁磁层130的磁化方向来完成。然后，电路在所选电阻存储单元175处于已知的第一电阻态时记录流经所选电阻存储单元175的第一基准电流的值。
然后，电路使所选节流存储单元175处于第二已知电阻态，尽可能与第一电阻态的电阻相反。例如，如果第一电阻态被选择具有最低电阻，则第二电阻态可被选择为提供最大可能电阻。然后，电路再读出在处于已知的第二电阻态时流经所选电阻存储单元175的第二基准电流的值。
这时，电路求第一基准电流和第二基准电流的值的平均值，以便获得平均基准电流值。然后再将原来所监测的信号电流值与平均基准电流值进行比较，以便确定所选电阻存储单元175存储了“0”还是“1”数据位。
上述各种电流的读出可通过读出放大器230来进行，可通过三次取样计数器240来记录，并且作为输出信号250输出。在某些情况下，高阶数据位、如“2”或“3”数据位也可存储在数据存储装置中，只要电路能够识别高阶数据位的特性电阻。
一旦确定了平均基准电流值并与原来所监测的信号电流值进行了比较，电路即可使所选电阻存储单元175返回到发出原来所监测的信号电流值的状态。它有效地使所选电阻存储单元175返回到经过三次取样读出方法确定平均基准电流值之前的状态。
在数据存储装置的其它实施例中，电路可以从外部提供源获取平均基准电流值。然后，平均基准值可与信号电流值进行比较，以便确定所选电阻存储单元175是处于第一电阻态还是处于第二电阻态。
根据其它实施例，电路可以通过监测电阻存储单元170而不是所选电阻存储单元175，来获取平均基准电流值。更具体地说，电路有时可通过对图3所示阵列165中的一个或多个其它电阻存储单元170执行部分三次取样读出方法，来确定平均基准电流值，并且能够获得可与流经所选电阻存储单元175的电流值进行比较的平均基准电流值。
图4和5所示的二极管260可减少或阻止不希望有的电流流经未选取电阻存储单元170。通过研究图3所示的等效电路元件185，可了解减少或阻止不希望有的电流的原因。这些元件表示具有串联二极管260的电阻存储单元170，并且可如图所示采用传统的电路组件来实现，或者采用配置用来执行相同或等效功能的任何类型的电路组件来实现。
在数据存储装置中，当电压源220将电压加到所选字线180上时，电流从电压源220经低阻读出通路262流至读出放大器230及其余电路中。但试图穿过与所选位线190电连接的未选取的电阻存储单元170的不希望有的电流270被图3中的所选电阻存储单元175之上所示的电阻存储单元170中的二极管260完全阻止。因此，通过使用二极管260而减小了数据存储装置中不希望有的电流270。
图3所示数据存储装置的另一个优点在于：串联二极管260提高了未选取的存储单元170的有效阻抗。高阻抗降低了读出放大器230所读出的电流的衰减，并且已经表明减少了传感器噪声。两种效果相结合在具有串联二极管260的MRAM电路中产生了较高的信噪品质因数。
串联二极管的另一个优点或好处在于改善了写电流的一致性。这是由于写操作过程中MRAM阵列的未选取通路的所述提高的电阻的缘故而实现的。
图6A-B示出包括用于操作包含具有二极管260的电阻存储单元170的数据存储装置的方法步骤的流程图。这些方法包括上述三次取样读出方法，并可与具有串联二极管260的MRAM存储单元265配合使用。
图6A-B中所示的第一步骤、即步骤280指定在数据存储装置、如图3所示装置中设置一组二极管260。二极管260可在电气上与阵列165中的多个电阻存储单元170串联。一个二极管260可以连接到可能是MRAM存储单元265的每个电阻存储单元170。不过，并非所有电阻存储单元170都需要与二极管260连接。
步骤290指定在信号电流流经阵列165中的第一所选电阻存储单元175时读出所述信号电流。然后，步骤300允许进行确定：哪一种基准电流值将用来确定第一所选电阻存储单元175是包含“0”还是包含“1”数据位。具体地说，可在从外部源、未选取电阻存储单元170或者所选电阻存储单元175中获取基准电流值之间进行选择。
如果外部源用来获取基准电流值，则步骤310仅指定从选择的外部源来获取基准电流。如果未选取电阻存储单元170将用来确定基准电流值，则步骤320指定监测一个或多个电阻存储单元170而不是所选电阻存储单元175，以便获取基准电流值。
如果所选电阻存储单元175将用来获取平均基准电流值，则步骤330指定将所选节流存储单元175置于第一电阻态。换句话说，第一所选电阻存储单元175应当被置于最高可能电阻态(例如逆平行)或者被置于最低可能电阻态(例如平行)。
然后，步骤340再指定在第一所选电阻存储单元175处于第一电阻态时读出第一基准电流。步骤350则指定将所选电阻存储单元175置于第二电阻态，其中，电阻与第一电阻态的电阻极大地相反。换句话说，如果第一电阻态被选择为最高电阻态，则第二电阻态应为最低可能电阻态。
然后，步骤360再指定在所选电阻存储单元175处于第二电阻态时读出第二基准电流。步骤370再指定获取第一基准电流和第二基准电流的平均值，以便产生平均基准电流值。在这里，步骤380指定将第一选择存储单元中原来所检测的信号电流与以上通过第一所选电阻存储单元175、未选取电阻存储单元170或者外部源所确定的基准电流进行比较。
图6B是图6A所示流程图的延续，图中，步骤390指定第一所选电阻存储单元175处于第一电阻态还是处于第二电阻态。这是通过将第一所选电阻存储单元175中原来所读出的信号电流的值与基准电流或平均基准电流的值进行比较来完成的。如果基准电流或平均基准电流值高于读出电流，则第一所选电阻存储单元175可包含“1”数据位。另一方面，如果读出的电流值低于基准电流值，则第一所选电阻存储单元175可包含“0”数据位。
一旦确定了数据位的值，步骤400则指定将第一所选电阻存储单元175恢复到读出第一基准电流和第二基准电流之前的状态。如果外部源310或未选取的存储单元320用来确定基准电流值，则可以不用步骤400。
最后，步骤410指定读出流经第二所选电阻存储单元175的信号电流，其中，第二所选电阻存储单元175位于与第一所选电阻存储单元175不同的阵列165的层上。该任选步骤可以用于包含诸如图5所示之类配置的数据存储装置中。
以上给出了用于理解数据存储装置和使用该数据存储装置的方法的示范的实现方案的详细说明。这些说明不应当被理解为任何不必要的限制，本专业的技术人员很清楚一些修改方案，它们均未背离所附权利要求书及其等效物的范围。

Claims (10)

1.一种存储装置，它包括：
具有行和列的电阻存储单元(170，175)阵列(165)；
一组二极管(260)，在电气上串联连接到所述阵列中的多个存储单元(265)；
多根字线(180，200)，它们沿所述阵列(165)的所述行延伸；
多根位线(190，210)，它们沿所述阵列(165)的所述列延伸；
所述阵列(165)中第一选择存储单元(175)，其中，所述第一选择存储单元(175)位于所述多根字线(180，200)中的第一字线(180)和所述多根位线(190，210)中的第一位线(190)之间；以及
电路，电连接到所述阵列(165)并且能够监测流经所述第一选择存储单元(175)的信号电流以及将所述信号电流与平均基准电流进行比较、以便确定所述第一选择存储单元(175)是处于第一电阻态还是处于第二电阻态。
2.如权利要求1所述的装置，其特征在于所述电阻存储单元(170，175)的所述阵列(165)包括磁随机存取存储器(MRAM)单元(265)。
3.如权利要求1所述的装置，其特征在于所述二极管(260)组包括薄膜二极管。
4.如权利要求1所述的装置，其特征在于还包括所述阵列(165)中的第二选择存储单元(175)，其中，所述第一选择存储单元(265)位于所述阵列(165)的第一层，而所述第二选择存储单元(265)位于所述阵列(165)的第二层。
5.如权利要求1所述的装置，其特征在于所述电路能够获得所述平均基准电流，其方法是：将所述第一选择存储单元(175)置于所述第一电阻态，在所述第一选择存储单元(175)处于所述第一电阻态时读出第一基准电流；将所述第一选择存储单元(175)置于所述第二电阻态，在所述第一选择存储单元(175)处于所述第二电阻态时读出第二基准电流；以及求所述第一基准电流和所述第二基准电流的平均值以获取所述平均基准电流。
6.一种检测数据存储装置中第一选择存储单元(175)的电阻状态的方法，其中，所述数据存储装置包括：电阻存储单元(170，175)的阵列(165)；沿所述阵列(165)的行延伸的多根字线(180，200)；沿所述阵列(165)的列延伸的多根位线(190，210)；所述阵列(165)中的第一选择存储单元(175)其中，所述第一选择存储单元(175)位于所述多根字线(180，200)中的第一字线(180)和所述多根位线(190，210)中的第一位线(190)之间；以及与所述阵列(165)电连接的电路，所述方法包括：
设置一组二极管(260)，所述二极管(260)电气上串联连接到所述阵列(165)中的多个存储单元(170，175)；
读出流经所述阵列(165)中所述第一选择存储单元(175)的信号电流；
将所述信号电流与平均基准电流进行比较；以及
通过将所述信号电流与所述基准电流进行比较，确定所述第一选择存储单元(175)是处于第一电阻态还是处于第二电阻态。
7.如权利要求6所述的方法，其特征在于所述设置步骤包括设置一组薄膜二极管(260)。
8.如权利要求6所述的方法，其特征在于所述读出步骤包括读出流经磁随机存取存储器(MRAM)单元(265)的所述信号电流。
9.如权利要求6所述的方法，其特征在于所述读出步骤包括读出流经包含隧道结(270)的所述MRAM存储单元(265)的所述信号电流。
10.如权利要求6所述的方法，基特征在于还包括：
将所述第一选择存储单元(175)置于所述第一电阻态；
在所述第一选择存储单元(175)处于所述第一电阻态时读出第一基准电流；
将所述第一选择存储单元(175)置于所述第二电阻态；
在所述第一选择存储单元(175)处于所述第二电阻态时读出第二基准电流；以及
求所述第一基准电流和所述第二基准电流的平均值，以便获取所述平均基准电流的值。
CN03108328A 2002-05-22 2003-03-24 具有串联二极管的磁随机存取存储器的三次取样读出 Pending CN1459792A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/151,915 US6757188B2 (en) 2002-05-22 2002-05-22 Triple sample sensing for magnetic random access memory (MRAM) with series diodes
US10/151915 2002-05-22

Publications (1)

Publication Number Publication Date
CN1459792A true CN1459792A (zh) 2003-12-03

Family

ID=29548410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03108328A Pending CN1459792A (zh) 2002-05-22 2003-03-24 具有串联二极管的磁随机存取存储器的三次取样读出

Country Status (6)

Country Link
US (2) US6757188B2 (zh)
EP (1) EP1369875A1 (zh)
JP (1) JP2004005972A (zh)
KR (1) KR20030091712A (zh)
CN (1) CN1459792A (zh)
TW (1) TW200307285A (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911201A (zh) * 2008-01-15 2010-12-08 美光科技公司 存储器单元、存储器单元编程方法、存储器单元读取方法、存储器单元操作方法及存储器装置
CN101667588B (zh) * 2008-09-04 2012-01-18 旺宏电子股份有限公司 以高密度电阻材料为主的半导体存储装置及其制造方法
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8674336B2 (en) 2008-04-08 2014-03-18 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8681531B2 (en) 2011-02-24 2014-03-25 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
US8753949B2 (en) 2010-11-01 2014-06-17 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cells
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8811063B2 (en) 2010-11-01 2014-08-19 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8976566B2 (en) 2010-09-29 2015-03-10 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US9111788B2 (en) 2008-06-18 2015-08-18 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9412421B2 (en) 2010-06-07 2016-08-09 Micron Technology, Inc. Memory arrays
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US9577186B2 (en) 2008-05-02 2017-02-21 Micron Technology, Inc. Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042035B2 (en) * 2002-08-02 2006-05-09 Unity Semiconductor Corporation Memory array with high temperature wiring
US7397074B2 (en) * 2005-01-12 2008-07-08 Samsung Electronics Co., Ltd. RF field heated diodes for providing thermally assisted switching to magnetic memory elements
US7145824B2 (en) * 2005-03-22 2006-12-05 Spansion Llc Temperature compensation of thin film diode voltage threshold in memory sensing circuit
JP4911318B2 (ja) 2005-08-02 2012-04-04 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
KR100655438B1 (ko) * 2005-08-25 2006-12-08 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
JP5120699B2 (ja) * 2005-10-03 2013-01-16 日本電気株式会社 磁気ランダムアクセスメモリ及びその動作方法
US7372753B1 (en) * 2006-10-19 2008-05-13 Unity Semiconductor Corporation Two-cycle sensing in a two-terminal memory array having leakage current
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US8335100B2 (en) * 2007-06-14 2012-12-18 Micron Technology, Inc. Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
US7760542B2 (en) 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
KR100972090B1 (ko) * 2008-04-28 2010-07-22 최한순 숯을 이용한 실내 마감재 및 그 제조방법
US8233319B2 (en) 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7933146B2 (en) * 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US7933137B2 (en) * 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US8693273B2 (en) 2012-01-06 2014-04-08 Headway Technologies, Inc. Reference averaging for MRAM sense amplifiers
KR101892415B1 (ko) * 2018-01-16 2018-08-27 한양대학교 산학협력단 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법
US10854259B2 (en) * 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Asynchronous read circuit using delay sensing in magnetoresistive random access memory (MRAM)
US11222678B1 (en) * 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation
CN115565573A (zh) * 2021-07-02 2023-01-03 联华电子股份有限公司 半导体元件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
DE19744095A1 (de) * 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6169686B1 (en) * 1997-11-20 2001-01-02 Hewlett-Packard Company Solid-state memory with magnetic storage cells
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6188615B1 (en) 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
US6317376B1 (en) * 2000-06-20 2001-11-13 Hewlett-Packard Company Reference signal generation for magnetic random access memory devices
DE10036140C1 (de) * 2000-07-25 2001-12-20 Infineon Technologies Ag Verfahren und Anordnung zum zerstörungsfreien Auslesen von Speicherzellen eines MRAM-Speichers
US6501697B1 (en) * 2001-10-11 2002-12-31 Hewlett-Packard Company High density memory sense amplifier

Cited By (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9805792B2 (en) 2008-01-15 2017-10-31 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US9343145B2 (en) 2008-01-15 2016-05-17 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
CN101911201B (zh) * 2008-01-15 2016-04-27 美光科技公司 存储器单元、存储器单元编程方法、存储器单元读取方法、存储器单元操作方法及存储器装置
US11393530B2 (en) 2008-01-15 2022-07-19 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
CN101911201A (zh) * 2008-01-15 2010-12-08 美光科技公司 存储器单元、存储器单元编程方法、存储器单元读取方法、存储器单元操作方法及存储器装置
US10262734B2 (en) 2008-01-15 2019-04-16 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US10790020B2 (en) 2008-01-15 2020-09-29 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8674336B2 (en) 2008-04-08 2014-03-18 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US9577186B2 (en) 2008-05-02 2017-02-21 Micron Technology, Inc. Non-volatile resistive oxide memory cells and methods of forming non-volatile resistive oxide memory cells
US9559301B2 (en) 2008-06-18 2017-01-31 Micron Technology, Inc. Methods of forming memory device constructions, methods of forming memory cells, and methods of forming semiconductor constructions
US9111788B2 (en) 2008-06-18 2015-08-18 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9257430B2 (en) 2008-06-18 2016-02-09 Micron Technology, Inc. Semiconductor construction forming methods
US9666801B2 (en) 2008-07-02 2017-05-30 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
CN101667588B (zh) * 2008-09-04 2012-01-18 旺宏电子股份有限公司 以高密度电阻材料为主的半导体存储装置及其制造方法
US9036402B2 (en) 2010-04-22 2015-05-19 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells
US8760910B2 (en) 2010-04-22 2014-06-24 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8542513B2 (en) 2010-04-22 2013-09-24 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8743589B2 (en) 2010-04-22 2014-06-03 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US10746835B1 (en) 2010-06-07 2020-08-18 Micron Technology, Inc. Memory arrays
US9697873B2 (en) 2010-06-07 2017-07-04 Micron Technology, Inc. Memory arrays
US10656231B1 (en) 2010-06-07 2020-05-19 Micron Technology, Inc. Memory Arrays
US10613184B2 (en) 2010-06-07 2020-04-07 Micron Technology, Inc. Memory arrays
US10241185B2 (en) 2010-06-07 2019-03-26 Micron Technology, Inc. Memory arrays
US10859661B2 (en) 2010-06-07 2020-12-08 Micron Technology, Inc. Memory arrays
US9412421B2 (en) 2010-06-07 2016-08-09 Micron Technology, Inc. Memory arrays
US9887239B2 (en) 2010-06-07 2018-02-06 Micron Technology, Inc. Memory arrays
US9989616B2 (en) 2010-06-07 2018-06-05 Micron Technology, Inc. Memory arrays
US8976566B2 (en) 2010-09-29 2015-03-10 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US9245964B2 (en) 2010-10-21 2016-01-26 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US8883604B2 (en) 2010-10-21 2014-11-11 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US9705078B2 (en) 2010-10-21 2017-07-11 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
US8753949B2 (en) 2010-11-01 2014-06-17 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cells
US9117998B2 (en) 2010-11-01 2015-08-25 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cells
US9406878B2 (en) 2010-11-01 2016-08-02 Micron Technology, Inc. Resistive memory cells with two discrete layers of programmable material, methods of programming memory cells, and methods of forming memory cells
US8811063B2 (en) 2010-11-01 2014-08-19 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US9034710B2 (en) 2010-12-27 2015-05-19 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8652909B2 (en) 2010-12-27 2014-02-18 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9093368B2 (en) 2011-01-20 2015-07-28 Micron Technology, Inc. Nonvolatile memory cells and arrays of nonvolatile memory cells
US9424920B2 (en) 2011-02-24 2016-08-23 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
US8681531B2 (en) 2011-02-24 2014-03-25 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
US9257648B2 (en) 2011-02-24 2016-02-09 Micron Technology, Inc. Memory cells, methods of forming memory cells, and methods of programming memory cells
US8854863B2 (en) 2011-04-15 2014-10-07 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US9184385B2 (en) 2011-04-15 2015-11-10 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells

Also Published As

Publication number Publication date
US20040090841A1 (en) 2004-05-13
US6873544B2 (en) 2005-03-29
EP1369875A1 (en) 2003-12-10
KR20030091712A (ko) 2003-12-03
JP2004005972A (ja) 2004-01-08
TW200307285A (en) 2003-12-01
US20030218902A1 (en) 2003-11-27
US6757188B2 (en) 2004-06-29

Similar Documents

Publication Publication Date Title
CN1459792A (zh) 具有串联二极管的磁随机存取存储器的三次取样读出
Reohr et al. Memories of tomorrow
JP4700259B2 (ja) 共通の導線を共有する一対の磁気ビットを有するメモリ素子アレイ
US7411815B2 (en) Memory write circuit
US6914809B2 (en) Memory cell strings
CN102479542B (zh) 具有多层单元(mlc)数据存储能力的磁性存储单元
CN100350495C (zh) 具有软基准层的磁阻器件
US7382664B2 (en) Simultaneous reading from and writing to different memory cells
JP2003281879A (ja) 磁気ランダムアクセスメモリ及びその作動方法
US20020000597A1 (en) Nonvolatile semiconductor memory device and method for recording information
JP4660529B2 (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
CN1345067A (zh) 可容忍短路的电阻交叉点阵列
CN1412777A (zh) 高密度存储器读出放大器
JP2002157874A (ja) Ｍｒａｍ配列構造
CN1409321A (zh) 具有软基准层的磁阻器件的读取方法
CN1492443A (zh) 每个存储单元具有多位的磁存储器件
CN1516187A (zh) 电阻交叉点阵列中多比特存储单元的读操作
JP2003142662A (ja) オフセットされた導体を含むｍｒａｍデバイス
JP2003346475A (ja) 直列ダイオードを有する磁気ランダムアクセスメモリ（ｍｒａｍ）の等電位センシング
US6597618B2 (en) Magnetic tunnel junction magnetic random access memory
JP2008091015A (ja) メモリセルの読み出し動作を実行する方法
US7535754B2 (en) Integrated circuit memory devices with MRAM voltage divider strings therein
CN1276435C (zh) 磁随机存取存储器及其制造方法
US7102918B2 (en) MRAM having two write conductors
US6826077B2 (en) Magnetic random access memory with reduced parasitic currents

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071123

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071123

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Electronics Co., Ltd.

Address before: California, USA

Applicant before: Hewlett-Packard Co.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication