CN100466094C - 电阻交叉点阵列中多比特存储单元存储器 - Google Patents

电阻交叉点阵列中多比特存储单元存储器 Download PDF

Info

Publication number
CN100466094C
CN100466094C CNB031458041A CN03145804A CN100466094C CN 100466094 C CN100466094 C CN 100466094C CN B031458041 A CNB031458041 A CN B031458041A CN 03145804 A CN03145804 A CN 03145804A CN 100466094 C CN100466094 C CN 100466094C
Authority
CN
China
Prior art keywords
voltage
storage unit
conductor
data storage
storage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031458041A
Other languages
English (en)
Other versions
CN1516187A (zh
Inventor
M·沙马
L·T·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1516187A publication Critical patent/CN1516187A/zh
Application granted granted Critical
Publication of CN100466094C publication Critical patent/CN100466094C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes

Abstract

数据存储装置(110)包括存储单元(114)的电阻的交叉点阵(112)。每一个存储单元(114)包括串联的第一和第二电阻器件(10，20)。每一电阻器件具有可编程的第一和第二电阻状态。所述数据存储器件还包括多个第一、第二和第三导体(116)以及读出电路(126)。每一个第一导体(118)连接到第一磁阻器件(10，20)列的数据层；每一个第二导体(120)连接到第二磁阻器件(10，20)列的数据层；而每一个第三导体(116)位于第一和第二磁阻器件(10，20)行的参考层之间。在读操作期间，读电路(126)施加不同的第一和第二电压。第一电压加到与所选存储单元(114)交叉的第一和第二导体(120)，而第二电压加到与所选存储单元(114)交叉的第三导体(116)。

Description

电阻交叉点阵列中多比特存储单元存储器
技术领域
本发明涉及数据存储装置，更具体地说，涉及数据存储装置的电阻交叉点阵列中多比特存储单元的读操作。
背景技术
磁随机存取存储器(″MRAM”)是非易失性存储器，它被用于短期和长期的数据存储。MRAM的功率消耗比短期存储器、例如DRAM、SRAM及快速存储器的功率消耗小。MRAM执行读写操作的速度要比传统的长期存储器、例如硬盘驱动器要快很多(以数量级计)。此外，MRAM更加小巧，消耗的功率比硬盘驱动器要少。MRAM还被用于内嵌应用、如非常快速的处理器和网络应用。
MRAM器件可以包括一个或多个存储单元阵列、与存储单元的行交叉的字线和与存储单元的列交叉的位线。每一个存储单元都处于字线和位线的交叉点。
每一存储单元可包括磁阻器件诸如磁隧道结。每个磁阻器件都通过将其电阻设置为两种状态之一来存储逻辑值。可以通过确定被选中的磁阻器件的电阻状态下来读取存储于被选中的磁阻器件中的逻辑值。可以通过使读出电流流过被选中的磁阻器件并检测读出电流来确定电阻状态。
可以通过许多平行的通路把阵列的磁阻器件连接在一起。在一个交叉点上的看到电阻等于该交叉点的磁阻器件的电阻与其它各行和各列的磁阻器件的电阻的并联。因此，每一个磁阻器件阵列可以称为交叉点电阻网络。
由于磁阻器件可被连接成为交叉点电阻网络，所以寄生或潜通路电流可以干扰对被选中的磁阻器件的读操作。可以将阻塞器件诸如二极管或晶体管与磁阻器件连接。这些阻塞器件可以阻塞寄生电流。
另一方面，可以利用受让人的美国专利No.6,259,644中所公开的“等电位”法来处理所述寄生电流。美国专利No.6,259,644中所公开的“等电位”法涉及将电位加到所选线路上，并将相同的电位提供给未选中的位线和未选中的字线的子集。所述寄生电流被分流，因而不干扰读操作。
发明内容
本发明的一个目的是提供一种数据存储装置。
根据本发明的数据存储装置包括：存储单元的电阻交叉点阵，每一个存储单元包括串联的第一和第二电阻器件，每一个电阻器件具有可编程的第一和第二电阻状态；多个第一导体，每一个第一导体连接到所述第一电阻器件列的数据层；多个第二导体，每一个第二导体连接到所述第二电阻器件列的数据层；多个第三导体，每一个第三导体位于第一和第二电阻器件行的各参考层之间；以及读电路，用于在读操作期间施加不同的第一和第二电压，所述第一电压加到与所选存储单元交叉的所述第一和第二导体，所述第二电压加到与所选存储单元交叉的所述第三导体。
所述读电路测量通过所述第三导体的总电流、以便确定所选存储单元的所述第一和第二电阻器件的电阻状态。
所述读电路在读操作期间还施加第三和第四电压，所述第三电压加到与未中选的存储单元交叉的第一导体，所述第四电压加到与未中选的存储单元交叉的第二导体。
所述第一电压是地电位，而所述第二、第三和第四电压等于阵列电压。
所述第一电压是阵列电压，而所述第二、第三和第四电压是地电位。
所述第一电压是阵列电压，所述第二电压是地电位，所述第三电压等于ε，而所述第四电压等于-ε，其中，地电位<ε<<
所述读电路包括用于把所述第二电压加到与所选存储单元交叉的第三导体的读出放大器。
所述电阻器件就是磁阻器件。
所述磁阻器件是磁隧道结。
附图说明
图1是根据本发明实施例的MRAM器件的图解说明。
图2a和2b是根据本发明实施例的读取MRAM器件的方法的图解说明。
图3是根据本发明第一实施例的多比特存储单元的图解说明。
图4是根据本发明第二实施例的多比特存储单元的图解说明。
具体实施方式
下面参考图解说明MRAM器件110的图1。MRAM器件包括存储单元114的阵列112。每个存储单元114包括串联的第一和第二磁阻器件。存储单元114排列成行和列，所述行沿着X方向延伸而所述列沿着Y方向延伸。图中仅示出相对地少数存储单元114、以简化对磁阻器件110的说明。实际上，可以使用任意大小的阵列。
字线116沿X方向延伸。每一字线116把一行第一磁阻器件连接到一行第二磁阻器件。第一位线118和第二位线120沿Y轴方向延伸。每根第一位线118与一列第一磁阻器件10接触。每个第一磁阻器件位于字线116和第一位线118的交叉点。每根第二位线120与一列第二磁阻器件接触。每一第二磁阻器件位于字线116和第二位线120的交叉点。
阵列112的各磁阻器件通过许多平行通路连接在一起。在一个交叉点上看到的电阻等于该交叉点上的磁阻器件的电阻与其它行和列上的磁阻器件的电阻的并联。因此，每一磁阻器件阵列可以称为二值(two-level)交叉点电阻网络。
MRAIA器件还包括第一和第二行解码器122a和122b、第一和第二列解码器124a和124b以及读/写电路126。在读和写操作期间，解码器122a、122b、124a和124b选择字线和位线116、11B和120。
读/写电路126包括电流源128，用于在写操作期间为所选字线和位线116、118和120提供写电流。读/写电路126包括读出放大器130、接地线132和在读操作期间实施加电压的电压源134。
在写操作期间，读/写电路126把逻辑值写入所选的存储单元114的第一和第二磁阻器件。可以通过设置第一和第二隧道结的数据层中的磁化向量的方向来将所述逻辑值写入磁阻器件。
在读操作期间，读/写电路126利用等电位法使读出电流流过所选存储单元114的第一和第二磁阻器件。寄生电流被分流以致不干扰所述读出电流。读/写电路126检测读出电流来确定第一和第二磁阻器件的电阻状态。
等电位法的实施例如图2a所示。阵列电压(Va)加到读出放大器130的第一输入端，而所选的字线116连接到读出放大器130的第二输入端。读出放大器130的第二输入端把电压(Va’)连接到所选的字线116，其中，Va’＝Va。所选位线118和120连接到地线132。读出电流(Is10，Is20)流入第一和第二磁阻器件10和20。读出放大器130通过产生正比于字线116上的总电流(Is10+Is20)的输出电压来确定所选存储单元114的电阻状态。如果所述两个磁阻器件具有4种可以检测的不同的电阻状态，那么，可以从电流总和(Is10+Is20)推导出4种不同的逻辑电平之一。
为了将寄生电流减至最小，把电压V1加到所有上部未选的位线118，而把电压V2加到所有下部未选的位线120。允许所有未选的字线116浮动。寄生电流(Is10和Is20)流过电压V1和V2加到其上的磁阻器件10和20。可以把电压V1和V2设置为阵列电压(Va)，从而，V1＝V2＝Va。
图2b示出等电位法的另一个实施例。读出放大器130的第一和第二输入端分别连接到地线(GND)和所选字线116。阵列电压(Va)加到所选位线118和120。电压V1加到所有上部未选位线118，而电压V2加到所有下部未选位线120。V1＝V2＝GND。另一方面，V1＝ε和V2＝-ε，其中ε仅仅比地电位(GND)高几毫伏(例如几十毫伏)。因而，GND<ε<<Va。通过以这种方式偏置阵列112的上部和下部，寄生电流(Ip10，Ip20)就不会干扰读出电流(Is10和Is20)。
所述存储单元不限于任何特定的类型或结构。包括两个磁阻器件的存储单元范例示于图3和图4中。
下面参考图3，该图示出包括第一和第二磁隧道结10和20的双比特存储单元114的概况。第一磁隧道结包括第一数据层12、第一参考层14a和位于第一数据层12和第一参考层14a之间的第一绝缘隧道阻挡层16。第一数据层12由铁磁材料制成并且其磁化强度(用矢量M1表示)可以沿两个方向、通常沿其两个易磁化轴(其中一个方向用实线表示，而另一个方向用虚线表示)中任一方向取向。第一参考层14a也由铁磁材料制成并且其磁化强度(用矢量M3表示)可以沿两个方向(通常沿其两个易磁化轴)中任一方向取向。第一数据层12和第一参考层14a的易磁化轴沿同一方向延伸。
若第一数据层12和第一参考层14的上部分14a的磁化向量(M1和M3)指向同一方向，则判断第一磁隧道结10的取向是“平行的”。若第一数据层12和第一参考层14的上部分14a的磁化向量(M1和M3)指向相反方向，则判断第一磁隧道结10的取向是“逆平行的”。这两种稳定的取向(平行和逆平行)可以对应于逻辑值‘0′和′1’。
第一绝缘隧道阻挡层16使得可以在第一数据层12与第一参考层14a之间出现量子力学隧道贯穿。所述隧道贯穿现象是依赖于电子自旋的，使第一磁隧道结10的电阻随第一数据层12和第一参考层14a的磁化向量(M1和M3)的相对取向而变化。例如，如果第一磁隧道结10的磁化方向是平行的，那么第一磁隧道结10的电阻是第一值(R)，而如果所述磁化方向是逆平行的，则所述电阻是第二值(R1+ΔR1)。第一绝缘隧道阻挡层16可以由氧化铝(Al2O3)、二氧化硅(SiO2)、氧化钽(Ta2O5)、氮化硅(Si3N4)、氮化铝(AIN)或氧化镁(MgO)制成。其它介质和某些半导体材料也可用于第一绝缘隧道阻挡层16。
第二磁隧道结20包括第二数据层22、第二参考层14b和位于第二数据层22和第二参考层14b之间的第二绝缘隧道阻挡层24。第二数据层22由铁磁材料制成并且其磁化强度(用矢量M2表示)可以沿两个方向、通常沿其两个易磁化轴中任一方向取向。第二参考层14b也由铁磁材料制成并且其磁化强度(用同一个矢量M3表示)可以沿两个方向(通常沿其两个易磁化轴)中任一方向取向。第二绝缘隧道阻挡层24使得可以在第二数据层22与第二参考层14b之间出现量子力学隧道贯穿。第二磁隧道结10的电阻随第二数据层22和第一参考层14b的磁化向量(M2和M3)的相对取向而变化。
字线116用铁磁包层36包覆。第一参考层14a由字线116和第一绝缘隧道阻挡层16之间的包层36的一部分形成。第二参考层14b由字线116和第二绝缘隧道阻挡层24之间的包层36的一部分形成。与字线116有关的包层厚度的描绘被夸大了。包层36的厚度可以是大约1nm到50nm(典型值是4nm)。
第一位线118与第一数据层12接触，而第二位线118与第二数据层12接触。
向字线116输送电流导致在字线116周围产生磁场。若电流流入字线116，那么，磁场产生其方向为顺时针围绕字线116的参考层磁化矢量(M3)(如图3所示)。若电流沿相反方向流动，那么，磁场产生其方向为逆时针围绕字线116的参考层磁化矢量(M3)。所述磁化强度在第一参考层14a中指向一个方向，而在第二参考层14b中指向相反的方向。包层36为磁场提供导通路径。
数据层12和22的矫顽磁力比参考层14a和14b的矫顽磁力高得多。所述数据层的矫顽磁力可以比所述参考层的矫顽磁力大至少2-5倍。例如，所述数据层的矫顽磁力可以是大约25奥斯特，而所述参考层的矫顽磁力可以是大约5奥斯特。因此，可以认为参考层14a和14b比数据层12和22“软”，因为参考层的磁化向量(M3)比较容易翻转。最好是使参考层的矫顽磁力尽可能低。
下面参考图4，它示出另一种类型的双比特存储单元114。存储单元114的第一比特10包括隔离层16、在隔离层16一侧的数据层12和在隔离层16另一侧的硬参考层14。第二比特20包括隔离层24、在隔离层24一侧的数据层22和在隔离层24另一侧的硬参考层26。若比特10和20是磁隧道结，那么，隔离层16和24是绝缘隧道阻挡层，而参考层14和26是针状层(pinned layer)。针状层具有固定的磁化方向、以致该磁化方向在存在感兴趣范围内的磁场时不旋转。这样，数据层的磁化强度可以在两方向中的任一方向取向：与针状层磁化强度相同的方向或与针状层磁化强度相反的方向。
针状层磁化方向可以借助于反铁磁(AF)针状层(pinninglayer)(未示出)来固定。AF针状层提供了巨大的交换场(exchangefield)，所述交换场把针状层的磁化强度保持在一个方向。
字线116连接到比特10和20两者的参考层14和26，第一位线118连接到第一比特10的数据层12，而第二位线120连接到第二比特20的数据层22。第一比特10具有两种电阻状态，并且第二比特20也有两种电阻状态。若所述四种电阻状态的差别是可以探测出来的，那么单一的读操作就可以显示存储单元114的电阻状态。
所述存储单元并不限于两比特。可以通过增加每一存储单元的磁阻器件来增加附加的比特。
本发明并不限于磁隧道结。本发明包括其它型号的磁阻器件，诸如巨磁阻器件(GMR)。所述GMR器件与TMR器件有着同样的基本结构，除了数据层和参考层被导电的非磁性金属层而不是绝缘隧道阻挡层分开之外。数据层和参考层的磁化向量的相对取向影响GMR器件的平面电阻。其它类型的器件包括顶部和底部自旋阀(top andbottom spin valve)。
本发明并不限于磁阻器件。存储单元的存储元件可以是相变材料。可以通过相变材料的相变(例如，从结晶态到非晶体态)使这种元件的电阻从一种状态变化为另一种状态。。
所述存储单元也可以包括聚合物存储元件。聚合物存储元件由极性导电聚合物分子制成。在聚合物存储元件中，以聚合物分子的“永久性极化”的形式存储数据(与MRAM存储单元相比，在那里数据以永久磁矩的形式存储)。聚合物存储元件的电阻(是R或R+ΔR)由聚合物分子的极化取向确定。可以通过检测其电阻来读出所述聚合物存储元件。
虽然已经描述和图解说明了本发明的若干具体的实施例，但是，本发明并不限于所描述和图解说明的各部件的具体形式或配置。而根据以下的权利要求书来解释本发明。

Claims (9)

1.一种数据存储器件(110)，它包括：
存储单元(114)的电阻性交叉点阵(112)，每一个存储单元(114)包括串联的第一和第二电阻性器件(10，20)，每一个电阻性器件具有可编程的第一和第二电阻状态；
多个第一导体(118)，每一个第一导体(118)连接到所述第一电阻性器件(10，20)列的数据层；
多个第二导体(120)，每一个第二导体(120)连接到所述第二电阻性器件(10，20)列的数据层；
多个第三导体(116)，每一个第三导体(116)位于第一和第二电阻性器件(10，20)行的各参考层之间；以及
读电路(126)，用于在读操作期间施加不同的第一和第二电压，所述第一电压加到与所选存储单元(114)交叉的所述第一和第二导体(118，120)，所述第二电压加到与所选存储单元(114)交叉的所述第三导体(116)。
2.如权利要求1所述的数据存储器件(110)，其特征在于：所述读电路(126)测量通过所述第三导体(116)的总电流、以便确定所选存储单元(114)的所述第一和第二电阻性器件(10，20)的电阻状态。
3.如权利要求1所述的数据存储器件(110)，其特征在于：所述读电路(126)在读操作期间还施加第三和第四电压，所述第三电压加到与未中选的存储单元(114)交叉的第一导体(118)，所述第四电压加到与未中选的存储单元(114)交叉的第二导体(120)。
4.如权利要求3所述的数据存储器件(110)，其特征在于：所述第一电压是地电位，而所述第二、第三和第四电压等于阵列(112)电压。
5.如权利要求3所述的数据存储器件(110)，其特征在于：所述第一电压是阵列(112)电压，而所述第二、第三和第四电压是地电位。
6.如权利要求3所述的数据存储器件(110)，其特征在于：所述第一电压是阵列(112)电压，所述第二电压是地电位，所述第三电压等于ε，而所述第四电压等于-ε，其中，地电位<ε<Vn
7.如权利要求1所述的数据存储器件(110)，其特征在于：所述读电路(126)包括用于把所述第二电压加到与所选存储单元(114)交叉的第三导体(116)的读出放大器(130)。
8.如权利要求1所述的数据存储器件(110)，其特征在于：所述电阻性器件(10，20)就是磁阻器件(10，20)。
9.如权利要求8所述的数据存储器件(110)，其特征在于：所述磁阻器件(10，20)是磁隧道结。
CNB031458041A 2002-09-03 2003-07-03 电阻交叉点阵列中多比特存储单元存储器 Expired - Lifetime CN100466094C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/234,511 US6754097B2 (en) 2002-09-03 2002-09-03 Read operations on multi-bit memory cells in resistive cross point arrays
US10/234511 2002-09-03

Publications (2)

Publication Number Publication Date
CN1516187A CN1516187A (zh) 2004-07-28
CN100466094C true CN100466094C (zh) 2009-03-04

Family

ID=31887688

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031458041A Expired - Lifetime CN100466094C (zh) 2002-09-03 2003-07-03 电阻交叉点阵列中多比特存储单元存储器

Country Status (5)

Country Link
US (1) US6754097B2 (zh)
EP (1) EP1398794A3 (zh)
JP (1) JP4474136B2 (zh)
CN (1) CN100466094C (zh)
TW (1) TWI306610B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474557B2 (en) * 2001-06-29 2009-01-06 International Business Machines Corporation MRAM array and access method thereof
CN1764982B (zh) * 2003-03-18 2011-03-23 株式会社东芝 相变存储器装置及其制造方法
US6865108B2 (en) * 2003-07-07 2005-03-08 Hewlett-Packard Development Company, L.P. Memory cell strings in a resistive cross point memory cell array
US6958933B2 (en) * 2003-07-07 2005-10-25 Hewlett-Packard Development Company, L.P. Memory cell strings
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
US7180113B2 (en) * 2005-02-10 2007-02-20 Infineon Technologies Ag Double-decker MRAM cell with rotated reference layer magnetizations
US7099186B1 (en) * 2005-02-10 2006-08-29 Infineon Technologies Ag Double-decker MRAM cells with scissor-state angled reference layer magnetic anisotropy and method for fabricating
US7812404B2 (en) * 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7875871B2 (en) 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7382647B1 (en) 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
US7929335B2 (en) * 2007-06-11 2011-04-19 International Business Machines Corporation Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US20090104756A1 (en) * 2007-06-29 2009-04-23 Tanmay Kumar Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
US20110084248A1 (en) * 2009-10-13 2011-04-14 Nanya Technology Corporation Cross point memory array devices
JP2018085155A (ja) * 2016-11-21 2018-05-31 東芝メモリ株式会社 磁気メモリ
KR101997868B1 (ko) 2017-02-14 2019-07-09 서울대학교 산학협력단 뉴로모픽 시스템, 및 기억 장치
CN108665926B (zh) * 2018-04-28 2021-08-03 华中科技大学 一种交叉开关结构的阻变存储器写干扰优化方法
US11222678B1 (en) * 2020-10-02 2022-01-11 Sandisk Technologies Llc MRAM cross-point memory with reversed MRAM element vertical orientation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1072040A1 (en) * 1998-04-14 2001-01-31 Honeywell Inc. Non-volatile storage latch
US6317359B1 (en) * 1999-07-07 2001-11-13 Iowa State University Research Foundation, Inc. Non-volatile magnetic circuit
US20010050859A1 (en) * 1998-08-12 2001-12-13 Siegfried Schwarzl Memory cell array and method for manufacturing it

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19744095A1 (de) 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
US6259644B1 (en) 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
DE50000262D1 (de) * 1999-01-13 2002-08-08 Infineon Technologies Ag Schreib-/lesearchitektur für mram
US6473336B2 (en) 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
US6191989B1 (en) 2000-03-07 2001-02-20 International Business Machines Corporation Current sensing amplifier
US6631085B2 (en) * 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1072040A1 (en) * 1998-04-14 2001-01-31 Honeywell Inc. Non-volatile storage latch
US20010050859A1 (en) * 1998-08-12 2001-12-13 Siegfried Schwarzl Memory cell array and method for manufacturing it
US6317359B1 (en) * 1999-07-07 2001-11-13 Iowa State University Research Foundation, Inc. Non-volatile magnetic circuit

Also Published As

Publication number Publication date
JP2004095162A (ja) 2004-03-25
CN1516187A (zh) 2004-07-28
EP1398794A2 (en) 2004-03-17
JP4474136B2 (ja) 2010-06-02
EP1398794A3 (en) 2004-03-31
TWI306610B (en) 2009-02-21
US6754097B2 (en) 2004-06-22
TW200406785A (en) 2004-05-01
US20040042263A1 (en) 2004-03-04

Similar Documents

Publication Publication Date Title
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
US10354710B2 (en) Magnetoelectric random access memory array and methods of operating the same
US7277317B2 (en) MRAM architecture for low power consumption and high selectivity
CN100466093C (zh) 具有双隧道结的磁电阻存储器件
US7382664B2 (en) Simultaneous reading from and writing to different memory cells
CN100424783C (zh) 每个存储单元具有多位的磁存储器件
US6477077B2 (en) Non-volatile memory device
CN101930792B (zh) 存储器和写入控制方法
US6724651B2 (en) Nonvolatile solid-state memory and method of driving the same
JP4532909B2 (ja) 多段セルの磁気抵抗効果型ランダムアクセスメモリ
US7522446B2 (en) Heating MRAM cells to ease state switching
EP1473735A1 (en) Dual-junction magnetic memory device and read method
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
JP3739705B2 (ja) メモリーセル構造およびメモリーセル構造の操作方法
US7102918B2 (en) MRAM having two write conductors
KR101251417B1 (ko) 자기 랜덤 액세스 메모리 장치 및 그것의 쓰기 방법
CN100476994C (zh) 磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1066319

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC.

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Texas, USA

Applicant before: Hewlett-Packard Development Co.,L.P.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1066319

Country of ref document: HK

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090304