CN100424783C - 每个存储单元具有多位的磁存储器件 - Google Patents

每个存储单元具有多位的磁存储器件 Download PDF

Info

Publication number
CN100424783C
CN100424783C CNB031363784A CN03136378A CN100424783C CN 100424783 C CN100424783 C CN 100424783C CN B031363784 A CNB031363784 A CN B031363784A CN 03136378 A CN03136378 A CN 03136378A CN 100424783 C CN100424783 C CN 100424783C
Authority
CN
China
Prior art keywords
conductor
data
storage unit
layer
magnetoresistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031363784A
Other languages
English (en)
Other versions
CN1492443A (zh
Inventor
L·T·特兰
M·沙马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1492443A publication Critical patent/CN1492443A/zh
Application granted granted Critical
Publication of CN100424783C publication Critical patent/CN100424783C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Abstract

数据存储器件(110)的存储单元(114)包括串联连接的第一和第二磁阻器件(10、20)。第一磁阻器件(10)具有第一和第二阻抗状态。第二磁阻器件(20)具有第三和第四阻抗状态。四种阻抗状态具有可检测的不同。

Description

每个存储单元具有多位的磁存储器件
技术领域
本发明涉及磁存储器领域。
背景技术
磁随机访问存储器(“MRAM”)是考虑作为短期和长期数据存储的非易失性存储器。MRAM比例如DRAM、SRAM和快闪存储器等短期存储器功耗更低。MRAM执行读写操作的速度比例如硬盘等一般的长期存储装置快得多(几个数量级)。此外，MRAM比硬盘更紧凑，功耗更低。MRAM还被考虑作为极快处理器和网络设备等嵌入应用。
发明内容
本发明旨在增加MRAM器件的位密度。位密度的增加可以增加存储容量并降低存储成本。
根据本发明的一个方面，提供了一种数据存储器件，包括：存储单元的阵列，每个存储单元包括串联连接的第一和第二磁阻器件，每个存储单元的第一磁阻器件具有第一和第二阻抗状态，每个存储单元的第二磁阻器件具有第三和第四阻抗状态，每个存储单元的全部四种阻抗状态具有可检测的不同；第一导体的列，每个第一导体连接到第一磁阻器件的列的数据层；第二导体的列，每个第二导体连接到第二磁阻器件的列的数据层；以及第三导体的行，每个第三导体在第一和第二磁阻器件的行的参考层之间。
根据本发明的数据存储器件能够增加存储器件的位密度，而位密度的增加可以增加存储容量并降低存储成本。
附图说明
图1示出了根据本发明第一实施例的磁存储器件。
图1a和1b示出了磁存储器件的不同磁化方向。
图2示出了用于磁存储器件的数据和参考层的磁滞回线。
图3示出了磁存储器件的写操作。
图4示出了磁存储器件的读操作。
图5示出了根据本发明一个实施例的MRAM器件。
图6a和6b示出了根据本发明的实施例的MRAM器件的读出方法。
图7示出了根据本发明第二实施例的磁存储器件。
具体实施方式
参考图1，图中示出的磁存储器件8包括第一和第二磁隧道结10和20。第一磁隧道结10包括第一数据层12、参考层14的上部14a以及在数据层12和上部14a之间的第一绝缘隧道阻挡层16。第一数据层12由铁磁材料构成，并且可以在两个方向中磁化(用矢量M1表示)，通常沿其易磁化轴(一个方向用实线表示，另一个方向用虚线表示)。参考层14的上部14a也由铁磁材料构成，并且可以在两个方向中磁化(用矢量M3表示)，通常沿其易磁化轴。第一数据层12和参考层14的上部14a的易磁化轴在相同方向延伸。
如果第一数据层12和参考层14的上部14a的磁化矢量(M1和M3)指向同一方向，则说第一磁隧道结10的方向“平行”(图1a)。如果第一数据层12和参考层14的上部14a的磁化矢量(M1和M3)指向相反的方向，则说第一磁隧道结10的方向“反平行”(图1b)。平行和反平行这两个稳定方向可以对应逻辑值“0”和“1”。
第一绝缘隧道阻挡层16允许在第二数据层12和参考层14的上部14a之间出现量子机械隧道。该隧道现象依赖于电子自旋，使第一磁隧道结10的阻抗为关于第一数据层12和参考层14的上部14a的磁化矢量(M1和M3)的方向的函数。例如，如果第一磁隧道结10的磁化方向为平行，则第一磁隧道结10的阻抗为第一个值(R)，如果磁化方向为反平行，则第一磁隧道结10的阻抗为第二个值(R1+ΔR)。第一绝缘隧道阻挡层16由氧化铝(Al2O3)、二氧化硅(SiO2)、氧化钽(Ta2O5)、氮化硅(Si3N4)、氮化铝(AlN)或氧化镁(MgO)制成。其它介质和某些半导体材料也可以用作第一绝缘隧道阻挡层16。第一绝缘隧道阻挡层16的厚度从大约0.5纳米到大约3纳米。
第二磁隧道结20包括第二数据层22、参考层14的下部14b以及在数据层22和下部14b之间的第二绝缘隧道阻挡层24。第二数据层22由铁磁材料构成，并且可以在两个方向中磁化(用矢量M2表示)，通常沿其易磁化轴。参考层14的下部14b也由铁磁材料构成，并且可以在两个方向中磁化(用同一个矢量M3表示)，通常沿其易磁化轴。第二绝缘隧道阻挡层24允许在第二数据层22和参考层14之间出现量子机械隧道。第二磁隧道结20的阻抗为关于第二数据层22和参考层14的下部的磁化矢量(M2和M3)的方向的函数。
第一磁隧道结10具有两个阻抗状态(R1，R1+ΔR1)，第二磁隧道结20具有两个阻抗状态(R2，R2+ΔR2)。通过用不同厚度和/或材料的绝缘隧道阻挡层16和24使磁隧道结10和20的阻抗不同。只要能够检测到四个阻抗状态的不同，就可以在磁存储器件8中存储四个不同的逻辑电平。
第一电导体30与第一数据层12接触，第二电导体32与第二数据层22接触。参考层14包括第三导体34。导体30、32和34可以用例如铜或铝等材料制成。第一和第二导体30和32沿同一个方向延伸。第三导体34大致与第一和第二导体30和32成直角。
参考层14还包括在第三导体34上的铁磁体覆层36。参考层14的上部14a包括覆层36在第三导体34和第一绝缘隧道阻挡层16之间的部分。参考层的下部14b包括覆层36在第三导体34和第二绝缘隧道阻挡层24之间的部分。覆层厚度的绘图相对于第三导体34被夸大了。覆层36的厚度为大约1nm到50nm(典型值为4nm)。对第三导体34提供电流使第三导体34周围产生磁场。如果电流流入第三导体34，则磁场使参考层磁化矢量(M3)以顺时针方向围绕第三导体34(如图1所示)。如果电流方向相反，则磁场使参考层磁化矢量(M3)以逆时针方向围绕第三导体34。在上部14a中磁化指向一个方向，在下部14b中磁化指向相反方向。覆层36为磁场提供通路。
现在参考图2，图2示出了第一和第二数据层12和22的磁滞回线L1和L2。图2还示出了参考层14的上部14a和下部14b的磁滞回线L3。第一和第二数据层12和22具有相同的矫顽力。即，HC1＝HC2。数据层12和22的矫顽力(HC1，HC2)高于参考层部分14a和14b的矫顽力(HC3)。数据层的矫顽力(HC1，HC2)是参考层部分14a和14b的矫顽力(HC3)的2-5倍。例如，数据层的矫顽力(HC1，HC2)大约为250e，每个参考层部分14a和14b的矫顽力(HC3)大约为50e。因为参考层磁化矢量(M3)更容易翻转，所以认为参考层部分14a和14b比数据层12和22“软”。最好使参考层部分14a和14b的矫顽力(HC3)尽可能低。
通过使用不同的位形状、几何尺寸、成分、厚度等使矫顽力不同。铁磁体层材料包括镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、NiFe和Co的其它磁性软合金、掺杂非晶铁磁合金和PERMALLOYTM。例如，数据层12和22由NiFeCo或CoFe制成，覆层36由NiFe制成。
现在参考图3和图1。通过将第一、第二和第三写入电流(IW1、IW2、IW3)加到第一、第二和第三导体30、32和34中进行写入操作。第一、第二和第三写入电流(IW1、IW2、IW3)分别产生围绕第一、第二和第三导体30、32和34的磁场(H1、H2、H3)。当第一和第三磁场(H1和H3)的组合超过第一数据层12的矫顽力(HC1)时，使第一数据层12的磁化矢量(M1)置为希望的方向。第一数据层磁化矢量(M1)的方向决定了存储在第一磁隧道结10中的逻辑值。当第二和第三磁场(H2和H3)的组合超过第二数据层22的矫顽力(HC2)时，使第二数据层22的磁化矢量(M2)置为希望的方向。第二数据层磁化矢量(M2)的方向决定了存储在第二磁隧道结20中的逻辑值。
第一数据层磁化矢量(M1)的方向的设置与第二数据层的磁化矢量(M2)的方向无关。因此，可以独立于第二和第三写入电流(IW2和IW3)的组合施加第一和第三写入电流(IW1和IW3)的组合。
可以依次写入第一和第二磁隧道结10和20。例如，第一和第二写入电流中的任一个(IW1或IW2)加到第一或第二导体30或32，并且在短延时(例如，20ns)之后第三写入电流(IW3)施加到第三导体34。结果，首先施加难磁化轴磁场(hard axis field)，以得到沿易磁化轴产生的磁化矢量具有更高扭矩的优点(易磁化轴和难磁化轴由标有EA和HA的箭头表示)。
如果三个电流的大小相等，则围绕第一和第二导体30和32的磁场比围绕第三导体34的磁场对数据层12和22具有更大的影响(因为磁场的一部分使铁磁体覆层36饱和)。第三写入电流(IW3)的大小可以大于第一和第二写入电流(IW1、IW2)的大小，以便补偿铁磁体覆层36的饱和，并产生更高扭矩的磁化矢量(M1和M2)。
现在参考示出了读操作的图1和图4。读出电流(IR)加到第三导体34。读出电流(IR)使产生的磁场围绕第三导体34。磁场使在参考层14的上部14a中的磁化指向与参考层14的下部14b中的磁化相反的方向。因为参考层14的矫顽力(HC3)低，所以读出电流(IR)的大小可以可以小。由此，产生的磁场不影响数据层12和22的磁化。
第一电位(V)加到第一和第二导体30和32，并且第三导体34保持在低于第一电位的电位。结果，第一检测电流(IS10)流过第一次隧道结10并进入节点(N)，第二检测电流(IS20)流过第二次隧道结20并进入节点(N)。测量流过节点(N)的电流(IS10+IS20+IR)推断器件8的阻抗状态。推断出的阻抗状态将是R1+R2、R1+R2+ΔR1、R1+R2+ΔR2或R1+R2+ΔR1+ΔR2。只要四种阻抗状态检测为不同状态，则可以读出四种不同的逻辑电平。
现在参考图5，图5示出了MRAM器件110。MRAM器件110包括存储单元114的阵列112。每个存储单元114包括第一和第二磁隧道结10和12。存储单元114排列成行和列，行沿x方向延伸，列沿y方向延伸。只示出了少量的存储单元114以简化所示的MRAM器件110。在实践中，可以使用任何尺寸的阵列。
字线116沿x方向延伸。每个字线116，包括第二导体，第三导体覆有铁磁体材料36。每个字线116与(第一磁隧道结10的)第一绝缘隧道阻挡层16的行以及(第二磁隧道结20的)第二绝缘隧道阻挡层24的行接触。第一和第二位线118和120沿y方向延伸。每个第一位线118与(第一磁隧道结10的)第一数据层12的列接触。每个第一磁隧道结10位于字线116和第一位线118的交叉点。每个第二位线120与(第二磁隧道结20的)第二数据层22的列接触。每个第二磁隧道结20位于字线116和第二位线120的交叉点。
MRAM器件110还包括第一和第二行译码器122a和122b，第一和第二列译码器124a和124b以及读/写电路126。在读出和写入操作期间，译码器122a、122b、124a和124b选择字线和位线116、118和120。选中的第一磁隧道结10位于选中的字线116和选中的第一位线118的交叉点。选中的第二磁隧道结20位于选中的字线116和选中的第二位线120的交叉点。
读/写电路126包括在写入操作期间为选中的字线和位线116、118和120提供写入电流的电流源128。在读出操作期间电流源128还提供读出电流。读/写电路126包括检测放大器130，接地连接132和在读出期间施加电压的电压源134。
在写入操作期间，读/写电路126选中的存储单元114的第一和第二磁隧道结10和20写入逻辑值。
在读出操作期间，读/写电路126检测选中的存储单元114的第一和第二磁隧道结10和20的阻抗状态。但是，在阵列112中，磁隧道结10和20通过许多平行的路径连接在一起。在一个交叉点看到的阻抗等于在交叉点处的磁隧道结10的阻抗与在其它行和列中的磁隧道结10和20的阻抗的并联。因此，磁隧道结10的阵列112具有两级交叉点阻抗网络的特点。
因为磁隧道结10和20连接为交叉点阻抗网络，所以寄生或潜通路电流能干扰选中的磁隧道结10和20上的读出操作。例如二极管或晶体管等阻塞器件可以连接到磁隧道结10和20。这些阻塞器件能阻塞寄生电流。
在可选实施例中，在受让人的美国专利No.6,259,644中采用“等电位”方法的变型来处理寄生电流。在美国专利No.6,259,644中公开的等电位方法包括将电位加到选中的线，并向未选中的位线和未选中的字线提供相同的电位。避免了寄生电流从而不会干扰检测电流。
在图6a中示出了等电位方法的实施例。阵列电压(Va)加到检测放大器610的第一输入端，选中的字线116连接到同一个放大器610的第二输入端。检测放大器610的第二输入端将电压(Va’)耦合到选中的字线116，这里Va’＝Va。选中的位线118和120连接到地132。检测电流(IS10、IS20)流过第一和第二磁隧道结10和20。检测放大器610通过产生与字线116上的总电流(IS10+IS20)成比例的输出电压来确定选中的存储单元114的阻抗状态。
为了最小化寄生电流，电压V1加到所有上部未选中的位线118上，电压V2加到所有下部未选中的位线120上。允许所有未选中的字线116浮置。寄生电流(IP10和IP20)流过加有电压V1和V2的节10和20。电压V1和V2可以设为阵列电压(Va)，从而V1＝V2＝Va。
在图6b示出了等电位方法的另一个实施例。检测放大器610的第一和第二输入端分别连接到地(GND)和选中的字线116。阵列电压(Va)加到选中的位线118和120上，电压V1加到所有上部未选择的位线118，电压V2施加到所有下部未选中的位线120。V1＝V2＝GND。在可选实施例中，V1＝ε，V2＝-ε，这里ε是比地电位(GND)高几(例如，几十)毫伏的很小的电位。因此，GND＜ε＜＜Va。通过以这种方式偏置阵列112的上部和下部，寄生电流(IP10和IP20)不干扰检测电流(IS10和IS20)。
MRAM器件并不限于具有共享软参考层的双位存储单元。MRAM器件可以改为包括一个或多个具有硬参考层的双位存储单元的阵列。
现在参考图7，图7示出了这种阵列的双位存储单元710。存储单元710的第一位712包括间隔层712a、在间隔层712a的一侧上的数据层712b以及在间隔层712a的另一侧上的硬参考层712c。第二位714包括间隔层714a、在间隔层714a的一侧上的数据层714b以及在间隔层714a的另一侧上的硬参考层714c。如果位712和714为磁隧道结，则间隔层712a和714a为绝缘隧道阻挡层，参考层712c和714c为针层(pinned layer)。针层的磁化方向固定，从而在出现所加的感兴趣的磁场范围内不旋转。因此，数据层磁化可以在两个方向中取向：与针层磁化方向相同或与针层磁化方向相反。
针层的磁化方向可由反铁磁性的(AF)针层(未示出)固定。AF针层提供大的交换场保持针层的磁化在一个方向。
字线716连接到位712和714的参考层712c和714c，第一位线718连接到第一位712的数据层712b，第二位线720连接到第二位714的数据层714b。第一位712具有两种阻抗状态，第二位714具有两种阻抗状态。四个阻抗状态为不同的可检测状态。这种存储单元的阵列可用图6a和6b所示的方法读出。
存储单元并不限于两位。通过增加每个存储单元的磁阻器件可以增加另外的位。例如，包括三个磁阻器件的存储单元将具有三位和八个不同的阻抗状态。
本发明并不限于此隧道结。本发明还包含其它类型的磁阻器件，例如巨磁阻(GMR)器件。GMR器件与TMR器件具有相同的基本结构，除了数据和参考层用导电非磁性金属层而不是绝缘隧道阻挡层来分隔。示例性的间隔层金属包括金、银和铜。数据和参考磁化矢量的相对方向影响GMR器件的共面(in-plane)阻抗。其它类型的器件包括上部和下部旋转真空管(spin valve)。
虽然介绍和说明了本发明的几个特殊实施例，本发明并不限于所介绍和说明部分的特殊形式和方案。相反，本发明根据随后的权利要求书来解释。

Claims (9)

1. 一种数据存储器件(110)，包括：
存储单元(114)的阵列(112)，每个存储单元(114)包括串联连接的第一和第二磁阻器件(10、20)，每个存储单元(114)的第一磁阻器件(10)具有第一和第二阻抗状态，每个存储单元(114)的第二磁阻器件(20)具有第三和第四阻抗状态，每个存储单元(114)的全部四种阻抗状态具有可检测的不同；
第一导体(118)的列，每个第一导体(118)连接到第一磁阻器件(10)的列的数据层(12)；
第二导体(120)的列，每个第二导体(120)连接到第二磁阻器件(20)的列的数据层(22)；以及
第三导体(116)的行，每个第三导体(116)在第一和第二磁阻器件(10、20)的行的参考层(14a、14b)之间。
2. 根据权利要求1的数据存储器件，其中每个存储单元(114)的第一和第二磁阻器件(10、20)包括由不同厚度和/或材料制成的绝缘隧道阻挡层(16、24)。
3. 根据权利要求1的数据存储器件，其中每个存储单元(114)的第一和第二磁阻器件(10、20)包括：
在第三导体(116)上的铁磁体材料覆层(36)；
在覆层导体(116)的对侧上的第一和第二间隔层(16、24)；
在第一间隔层(16)上的第一数据层(12)；以及
在第二间隔层(24)上的第二数据层(22)。
4. 根据权利要求3的数据存储器件，其中隔层(16、24)为绝缘隧道阻挡层，由此第一数据和间隔层(16、24)与覆层导体(116)形成第一磁隧道结(10)，第二数据和间隔层(22、24)与覆层导体(116)形成第二磁隧道结(20)。
5. 根据权利要求1的数据存储器件，其中每个磁阻器件(10、20)包括间隔层、在间隔层一面上的数据铁磁体层和在间隔层另一面上的硬参考铁磁体层。
6. 根据权利要求5的数据存储器件，其中间隔层为绝缘隧道阻挡层，硬参考层为针层。
7. 根据权利要求1的数据存储器件，还包括用于在选中的存储单元(114)处交叉的第一和第二导体(118、120)上施加第一电压并保持在选中的存储单元(114)处交叉的第三导体(116)为不同于第一电压的第二电压的读出电路(126)。
8. 根据权利要求7的数据存储器件，其中读出电路(126)测量第三导体(116)上的总电流，以确定第一和第二磁阻器件(10、20)的阻抗状态。
9. 根据权利要求1的数据存储器件，还包括在读操作期间分流寄生电流的装置(126)。
CNB031363784A 2002-09-03 2003-06-03 每个存储单元具有多位的磁存储器件 Expired - Lifetime CN100424783C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/235045 2002-09-03
US10/235,045 US6801451B2 (en) 2002-09-03 2002-09-03 Magnetic memory devices having multiple bits per memory cell

Publications (2)

Publication Number Publication Date
CN1492443A CN1492443A (zh) 2004-04-28
CN100424783C true CN100424783C (zh) 2008-10-08

Family

ID=31887692

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031363784A Expired - Lifetime CN100424783C (zh) 2002-09-03 2003-06-03 每个存储单元具有多位的磁存储器件

Country Status (6)

Country Link
US (1) US6801451B2 (zh)
EP (1) EP1398788A2 (zh)
JP (1) JP2004096116A (zh)
KR (1) KR100995397B1 (zh)
CN (1) CN100424783C (zh)
TW (1) TW200404287A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103430246A (zh) * 2011-02-01 2013-12-04 惠普发展公司，有限责任合伙企业 负微分电阻装置
US9558869B2 (en) 2013-07-30 2017-01-31 Hewlett Packard Enterprise Development Lp Negative differential resistance device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788964B2 (ja) * 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6862215B1 (en) * 2002-10-28 2005-03-01 Silicon Magnetic Systems MRAM data line configuration and method of operation
US6947313B2 (en) * 2003-08-27 2005-09-20 Hewlett-Packard Development Company, L.P. Method and apparatus of coupling conductors in magnetic memory
US20050073878A1 (en) * 2003-10-03 2005-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structure with different magnetoresistance ratios
US20060039183A1 (en) * 2004-05-21 2006-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-sensing level MRAM structures
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7285836B2 (en) * 2005-03-09 2007-10-23 Maglabs, Inc. Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
KR100816759B1 (ko) * 2006-11-09 2008-03-25 삼성전자주식회사 가변저항 스토리지를 갖는 비휘발성 기억 장치 및 동작방법
KR100885184B1 (ko) * 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
US7539047B2 (en) * 2007-05-08 2009-05-26 Honeywell International, Inc. MRAM cell with multiple storage elements
US8411494B2 (en) 2009-07-21 2013-04-02 Alexander Mikhailovich Shukh Three-dimensional magnetic random access memory with high speed writing
WO2012001555A1 (en) * 2010-06-30 2012-01-05 International Business Machines Corporation Magnetic random access memory device and method for producing a magnetic random access memory device
EP2447949B1 (en) * 2010-10-26 2016-11-30 Crocus Technology Multi level magnetic element
EP2506265B1 (en) * 2011-03-28 2019-06-05 Crocus Technology Magnetic random access memory cell with a dual junction for ternary content addressable memory applications
US8976577B2 (en) 2011-04-07 2015-03-10 Tom A. Agan High density magnetic random access memory
US9070456B2 (en) 2011-04-07 2015-06-30 Tom A. Agan High density magnetic random access memory
KR20130015927A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 멀티 레벨을 갖는 자기 저항 메모리 장치 및 그 구동방법
CN105849809B (zh) * 2013-12-06 2018-08-28 英派尔科技开发有限公司 具有多个存储状态的非易失性sram
CN111640769B (zh) * 2019-03-01 2023-04-18 中电海康集团有限公司 自旋轨道矩磁性存储器单元及磁性存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703805A (en) * 1996-05-08 1997-12-30 Motorola Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
EP1205937A2 (en) * 2000-11-09 2002-05-15 Sanyo Electric Co., Ltd. Magnetic memory device including storage element exhibiting ferromagnetic tunnel effect
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593608B1 (en) * 2002-03-15 2003-07-15 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having double tunnel junction
US6775196B2 (en) * 2002-07-12 2004-08-10 Hewlett-Packard Development Company, L.P. Magnetic memory having a temperature compensated write circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703805A (en) * 1996-05-08 1997-12-30 Motorola Method for detecting information stored in a MRAM cell having two magnetic layers in different thicknesses
US5930164A (en) * 1998-02-26 1999-07-27 Motorola, Inc. Magnetic memory unit having four states and operating method thereof
EP1205937A2 (en) * 2000-11-09 2002-05-15 Sanyo Electric Co., Ltd. Magnetic memory device including storage element exhibiting ferromagnetic tunnel effect
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103430246A (zh) * 2011-02-01 2013-12-04 惠普发展公司，有限责任合伙企业 负微分电阻装置
US9159476B2 (en) 2011-02-01 2015-10-13 Hewlett-Packard Development Company, L.P. Negative differential resistance device
US9558869B2 (en) 2013-07-30 2017-01-31 Hewlett Packard Enterprise Development Lp Negative differential resistance device

Also Published As

Publication number Publication date
US6801451B2 (en) 2004-10-05
EP1398788A2 (en) 2004-03-17
CN1492443A (zh) 2004-04-28
TW200404287A (en) 2004-03-16
US20040042264A1 (en) 2004-03-04
KR20040020835A (ko) 2004-03-09
KR100995397B1 (ko) 2010-11-19
JP2004096116A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
CN100424783C (zh) 每个存储单元具有多位的磁存储器件
CN100466093C (zh) 具有双隧道结的磁电阻存储器件
CN100490005C (zh) 多位磁性存储器
EP1593126B1 (en) Mram architecture for low power consumption and high selectivity
KR100944952B1 (ko) 데이터 저장 장치
KR100450794B1 (ko) 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US6911710B2 (en) Multi-bit magnetic memory cells
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
JP4532909B2 (ja) 多段セルの磁気抵抗効果型ランダムアクセスメモリ
US7050326B2 (en) Magnetic memory device with current carrying reference layer
US7522446B2 (en) Heating MRAM cells to ease state switching
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
US6921954B2 (en) Asymmetric patterned magnetic memory
US6795281B2 (en) Magneto-resistive device including soft synthetic ferrimagnet reference layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1062954

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARAD DEVELOPMENT INC.

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: Texas, USA

Applicant before: Hewlett-Packard Development Co.,L.P.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1062954

Country of ref document: HK

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081008