CN108665926B - 一种交叉开关结构的阻变存储器写干扰优化方法 - Google Patents
一种交叉开关结构的阻变存储器写干扰优化方法 Download PDFInfo
- Publication number
- CN108665926B CN108665926B CN201810400771.8A CN201810400771A CN108665926B CN 108665926 B CN108665926 B CN 108665926B CN 201810400771 A CN201810400771 A CN 201810400771A CN 108665926 B CN108665926 B CN 108665926B
- Authority
- CN
- China
- Prior art keywords
- interference
- unit
- disturbance
- reram
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种交叉开关结构的阻变存储器写干扰优化方法,属于计算机存储领域。本发明基于两端写驱动的高效ReRAM设计,通过对SET干扰和RESET干扰建模,分析出只有RESET干扰会造成数据翻转错误,以此来减小解决写干扰的开销;通过在ReRAM阵列内部设置待选定干扰参考单元,并实时探测选定干扰参考单元的阻值状态,条件性地触发刷新操作,从而确保所有的半选择单元都不会发生数据翻转错误,提升阵列可靠性;通过构建概率模型来显示制程变化对累积干扰的影响,并且根据概率模型得出的结果,合理地修改刷新触发条件,提前触发刷新,保证即使在制程变化的影响下,所有单元也不会因为写干扰而发生数据翻转错误,从而进一步提升ReRAM阵列的可靠性。
Description
技术领域
本发明属于计算机存储领域,更具体地,涉及一种交叉开关结构的阻变存储器写干扰优化方法。
背景技术
传统的内存设备DRAM使用电容器来实现数据存储,霸占内存市场已有四十多年。然而,由于高密度的电容器难以构建,DRAM的工艺制程降到16纳米以后难以进一步缩小,这使得DRAM的可拓展性严重受限。此外,DRAM是一种易失性存储器,其刷新操作带来了巨大的能耗开销。DRAM这些无法克服的问题为其它的内存存储器开放了新的可能性。新兴的非易失性存储器(Non-Volatile Memory,NVM)如相变存储器(Phase Change Memory,PCM)、自旋转移矩随机内存(Spin-Transfer Torque RAM,STT-RAM)、阻变存储器(Resistive RandomAccess Memory,ReRAM)由于其高可拓展性、高存储密度、高访问速度、低能耗等优良特性,被认为是DRAM的取代者。其中,ReRAM因为其更高的存储密度和更低的能耗,被认为是最有希望取代DRAM的存储器。
ReRAM单元结构非常简单,由金属氧化物和上、下电极组成,其中金属氧化物夹在上下电极之间,如图1所示。ReRAM单元的状态由该单元的阻值决定,其阻值范围可以分为三个区域,如图2所示,高阻态和低阻态分别用来表示逻辑值0和1,位于边缘区域的阻值被认为难以区分出准确的逻辑值。高阻态到低阻态的转变过程称为置位操作(SET),低阻态到高阻态的转变过程称为复位操作(RESET)。由于ReRAM单元的非线性特性,ReRAM可以被构建成交叉开关(crossbar)结构,从而达到极高的存储密度。在crossbar结构(如图3所示)中,所有的ReRAM单元通过字线和位线直接互连,不需要访问晶体管,工艺尺寸仅为4F2,这是单层存储单元理论上最小的工艺尺寸。
交叉开关结构的阻变存储器(crossbar ReRAM)目前普遍采用半偏置写机制,当执行RESET操作时,选定的位线电压设置为Vwrite,选定的字线接地,其它未选定的字线和位线电压均设置为Vwrite/2;当执行SET操作时,选定的位线接地,选定的字线则设置为Vwrite,其它未选定的字线和位线均设置为Vwrite/2。图3显示了半偏置写机制下执行的RESET操作,其中选定的字线和选定的位线对应的单元为全选择单元,选定的字线和未选定的位线对应的单元以及未选定的字线和选定的位线对应的单元为半选择单元,未选定的字线和未选定的位线对应的单元为未选择单元。然而,即使应用半偏置写机制,半选择单元两端仍然会存在Vwrite/2的电压,会产生泄露电流(sneak current),而且,线路电阻会消耗掉部分电压,这两者导致了全选择单元两端的实际电压小于Vwrite,造成了ReRAM阵列的电压下降问题(IR drop problem)。然而,ReRAM单元的RESET延迟和施加在该单元两端的电压成指数级反比关系,电压下降问题会导致ReRAM的RESET延迟指数级增加。为了减小RESET延迟,已经有一些研究对ReRAM阵列的外围电路做了优化,其中两端写驱动设计在ReRAM阵列的位线两端都使用写驱动(write driver),如图4所示。当选定单元处于阵列上半部分时,使用上半部分的写驱动来使能阵列;否则,使用下半部分的写驱动来使能阵列,该方案有效地减小了位线上的电压下降,提供了一种低开销、高性能的crossbar ReRAM设计。然而,现有的研究却很少关注crossbar ReRAM严重的写干扰问题。
如前文所述,写操作过程中,半选择单元存在着泄露电流,而ReRAM单元的阻值变化取决于电流与时间的积分,因此写操作会影响半选择单元的阻值,而且多个写操作会累积这种影响,最终可能会导致半选择单元的阻值状态发生变化,从而导致数据翻转错误,这种影响称为写干扰。值得注意的是,根据被写的逻辑值和半选择单元存储的逻辑值,这种影响可以是治愈的(healing)或者干扰的(disturbing)。假如某个ReRAM单元R存储的逻辑值为1,与它同行或同列的某个单元写逻辑0时,会使R的阻值朝着高阻态变化,使得R存储的逻辑值变弱,这种情况下阻值变化会干扰半选择单元存储的逻辑值。相反,如果与它同行或同列的某个单元写逻辑1时,会使R的阻值朝着低阻态变化,使得R存储的逻辑值变强,这种情况下阻值变化会治愈半选择单元存储的逻辑值。同理,当R存储逻辑值0时,与它同行或同列的某个单元写逻辑1时,R存储的逻辑值会变弱,而与它同行或同列的某个单元写逻辑0时,R存储的逻辑值会变强。也就是说,写0(RESET操作)只会干扰低阻态半选择单元(RESET干扰),而写1(SET操作)只会干扰高阻态半选择单元(SET干扰)。
实际上,ReRAM的错误类型有很多种,比如保留错误(retention failure)、固定型错误(stuck-at-fault)、写干扰等等。保留错误与固定型错误也出现在其它内存技术中,已经有很多相关技术来解决这两种错误类型,比如海明码、BCH码、ECP(硬件错误标记技术)等等,这些技术都可以被应用到ReRAM来很好地解决保留错误和固定型错误。然而,crossbarReRAM的写干扰问题比其它内存技术要严重得多,因为crossbar ReRAM是一种两端型器件,它没有访问晶体管来隔离ReRAM单元;此外,crossbar ReRAM的制程变化(processvariation)要比其它内存技术更加复杂,这使得ReRAM单元间的干扰影响存在着较大差异。因此,为了构建基于ReRAM的高可靠内存系统,我们必须解决ReRAM阵列严重的写干扰问题。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种交叉开关结构的阻变存储器写干扰优化方法,基于两端写驱动的高效ReRAM设计,通过对SET干扰和RESET干扰建模,分析出只有RESET干扰会造成数据翻转错误,以此来减小解决写干扰的开销;通过在ReRAM阵列内部设置待选定干扰参考单元,并实时探测选定干扰参考单元的阻值状态,条件性地触发刷新操作,从而确保所有的半选择单元都不会发生数据翻转错误,提升阵列可靠性;通过构建概率模型来显示制程变化对累积干扰的影响,并且根据概率模型得出的结果,合理地修改刷新触发条件,提前触发刷新,保证即使在制程变化的影响下,所有单元也不会因为写干扰而发生数据翻转错误,从而进一步提升ReRAM阵列的可靠性。
为实现上述目的,本发明提供了一种交叉开关结构的阻变存储器写干扰优化方法,所述方法包括:
(1)将ReRAM中部分单元设置为待选定干扰参考单元;
(2)实时监测选定干扰参考单元的状态;
(3)对比选定干扰参考单元的状态变化和干扰阈值,若选定干扰参考单元的状态变化不超过干扰阈值,则对选定干扰参考单元所在行或列上的低阻态半选择单元进行SET操作;
所述干扰阈值获取方法为:构建概率模型来分析RESET操作在制程变化下对选定干扰参考单元的累积干扰;利用概率模型求出单元发生数据翻转错误时的干扰阈值。
进一步地,所述步骤(1)中将ReRAM阵列中第一列、第一行和最后一行上的单元设置为待选定干扰参考单元;待选定干扰参考单元的逻辑值被初始化为1,且不能被用户进行写访问。
进一步地,所述步骤(2)中选定干扰参考单元包括选定行干扰参考单元和选定列干扰参考单元:
进行RESET操作的单元所在列上的待选定干扰参考单元设置为选定列干扰参考单元,进行RESET操作的单元所在行上的待选定干扰参考单元设置为选定行干扰参考单元。
进一步地,所述步骤(2)中实时监测选定干扰参考单元的状态变化具体为:当ReRAM完成一次RESET操作后,利用比较器比较输入电压Vin和参考电压Vref,其中,Vin与选定干扰参考单元阻值成反比,Vref与低阻态阈值成反比。
进一步地,所述步骤(3)中构建概率模型具体为:
(31)选定干扰参考单元j的累积干扰表示为:
其中,n和i表示干扰的周期数;ΔL为导电细丝的增量;ΔL=CaX,其中,X服从标准正态分布,a=k2L+b,其中,A为单元两端的电压脉冲幅度,Δt表示持续时间,C1、k1、k2和b均为拟合常数,L为导电细丝长度;
进一步地,所述步骤(3)中利用概率模型求出单元发生数据翻转错误时的干扰阈值具体为:
设置概率模型的参数C1、k1、k2、α和b;在蒙特卡罗模拟器中,设定所有低阻态半选择单元的累计干扰都小于0.33,将代入概率模型求出对应的RESET干扰周期数n;从而得到干扰阈值其中,Vref为ReRAM电路模型中比较器的参考电压;VLRS为ReRAM电路模型中低阻态半选择单元初始阻值在比较器中对应的输入电压,其中,参数C1、k1、k2、α和b的优选值为C1=7.62e-7,k1=0.71,k2=0.2,b=1,α=0.9987。
进一步地,所述步骤(3)中对比选定干扰参考单元的状态变化和干扰阈值,若RESET操作对选定干扰参考单元造成的状态变化不超过干扰阈值,则对选定干扰参考单元所在行或列上的低阻态半选择单元进行SET操作,具体为:
S1、选定干扰参考单元的状态变化为Vin-Vref;
S2、若选定行干扰参考单元的状态变化Vin-Vref>λ2不成立,则对选定行干扰参考单元所在行上的低阻态半选择单元进行SET操作;
S3、若选定列干扰参考单元的状态变化Vin-Vref>λ2不成立,则对选定列干扰参考单元所在列上的低阻态半选择单元进行SET操作。
总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下技术特征及有益效果:
(1)本发明技术方案基于两端写驱动的高效ReRAM设计,对RESET干扰和SET干扰建模,分析出只有RESET干扰会造成数据翻转错误,相较于现有技术节省了解决SET干扰造成的不必要开销,从一定程度上,降低了ReRAM的空间、延迟和能耗开销;
(2)本发明技术方案在ReRAM阵列内部设置待选定干扰参考单元,通过实时探测选定干扰参考单元的状态变化,条件性地触发刷新操作,确保所有的半选择单元都不会发生数据翻转错误,从而提升了阵列可靠性;
(3)本发明技术方案构建了概率模型来显示制程变化对累积干扰的影响,并利用概率模型求出单元发生数据翻转错误时的干扰阈值,状态变化不超过干扰阈值时触发刷新,保证即使在制程变化的影响下,所有单元不会因为写干扰而导致数据翻转错误,提升了ReRAM阵列的可靠性。
附图说明
图1是阻变存储器的单元结构示意图;
图2是阻变存储器单元的阻值区间示意图;
图3是交叉开关结构的阻变存储器阵列以及半偏置写机制下执行RESET操作的示意图;
图4是两端写驱动的高效阻变存储器设计示意图;
图5是本发明方法的步骤流程示意图;
图6是RESET干扰和SET干扰建模的示意图;
图7是阻变存储器阵列内部设置的待选定干扰参考单元示意图;
图8是阻变存储器阵列RESET干扰探测以及刷新操作的流程示意图;
图9是制程变化下累积的RESET干扰分布建模的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明方法基于两端写驱动的高效ReRAM设计:
设计本发明技术方案前,对RESET干扰和SET干扰建模,利用ReRAM单元阻值变化取决于电流与时间积分的特性,清楚地显示出RESET操作对低阻态半选择单元的干扰程度以及SET操作对高阻态半选择单元的干扰程度,结果显示只有RESET干扰会造成数据翻转错误,从而避免了解决SET干扰造成的不必要开销;
之后在ReRAM阵列内部设置待选定干扰参考单元,利用选定干扰参考单元经受最严重写干扰的特性,实时探测RESET操作后选定干扰参考单元的阻值状态,当选定行或列干扰参考单元的阻值状态即将发生变化时,对该行或该列所有的低阻态半选择单元进行刷新操作,即SET操作,确保选定行和列上所有的半选择单元都不会发生数据翻转错误,提升阵列可靠性;
同时,针对制程变化对累积干扰的影响,利用ReRAM单元金属氧化物层的导电细丝增量服从对数正态分布的特性,构建概率模型来估算所有半选择单元累积的RESET干扰分布,并根据概率模型求出干扰阈值,于是根据该干扰阈值合理地修改刷新触发条件,提前触发刷新,保证即使在制程变化的影响下,所有单元也不会因为写干扰而导致数据翻转错误,从而进一步提升了ReRAM阵列的可靠性。
如图5所示为本技术方案具体步骤流程,包括以下步骤:
(1)将ReRAM中部分单元设置为待选定干扰参考单元;
(2)实时监测选定干扰参考单元的状态;
(3)对比选定干扰参考单元的状态变化和干扰阈值,若RESET操作对选定干扰参考单元造成的状态变化不超过干扰阈值,则对选定干扰参考单元所在行或列上的低阻态半选择单元进行SET操作;
所述干扰阈值获取方法为:构建概率模型来分析RESET操作在制程变化下对选定干扰参考单元的累积干扰;利用概率模型求出单元发生数据翻转错误时的干扰阈值。
如图6所示,由于RESET操作只会干扰低阻态半选择单元(RESET干扰),SET操作只会干扰高阻态半选择单元(SET干扰),而ReRAM单元的阻值变化取决于电流与时间的积分,因此在SET过程中,计算高阻态半选择单元的电流与SET延迟的积分,在RESET过程中,计算低阻态半选择单元的电流与RESET延迟的积分,从而分别建立SET干扰和RESET干扰模型;一方面,由于高阻态半选择单元的电阻极大,通过它们的电流极小(<10nA),甚至忽略不计,并且SET操作延迟极短(<10ns),因此SET干扰造成的阻值变化可以忽略不计,即SET干扰不会造成数据翻转错误;另一方面,低阻态半选择单元的电阻小,电流相对较大(>10μA),并且RESET操作延迟较长(50~500ns),RESET干扰会造成较大的阻值变化,多次RESET干扰的累积可能会造成低阻态半选择单元发生数据翻转错误。
如图7所示,由于ReRAM阵列内部靠近写驱动和行译码器的单元经受了最严重的写干扰,这些单元可以很好地反映阵列内部的写干扰程度,因此在ReRAM阵列内部设置待选定干扰参考单元,用于探测阵列内部半选择单元的RESET干扰程度,具体包括以下子步骤:
(a)将阵列的第一列、第一行以及最后一行上的单元设置为待选定干扰参考单元,待选定干扰参考单元的逻辑值被初始化为1,并且不能被用户进行写访问,用于探测阵列中半选择单元的RESET干扰程度;
(b)选定干扰参考单元包括选定行干扰参考单元和选定列干扰参考单元,进行RESET操作的单元所在列上的待选定干扰参考单元设置为选定列干扰参考单元,进行RESET操作的单元所在行上的待选定干扰参考单元设置为选定行干扰参考单元;
(c)一方面,选定干扰参考单元最靠近写驱动和行译码器,是阵列中电流最大的半选择单元,另一方面,它们不能被写访问,不能通过写1来使它们的阻值状态回到低阻的初始状态,而其它半选择单元可能通过写1来抵消它们累积的RESET干扰,因此选定干扰参考单元经受了最严重的写干扰,也就是说,不考虑制程变化的情况下,在RESET过程中,只要选定行和列干扰参考单元的阻值处于正确的范围内,其它半选择单元就都不会发生数据翻转错误。
如图8所示,不考虑制程变化的情况下,只要选定行和列干扰参考单元的阻值处于正确的范围内,其它半选择单元就不会发生数据翻转错误,因此可以实时探测选定行和列干扰参考单元的阻值状态,条件性地触发刷新操作,从而确保所有的半选择单元都不会发生数据翻转错误,提升阵列可靠性,具体包括以下子步骤:
(a)当一个RESET操作完成后,利用高分辨率的比较器(comparator)读出选定行和列干扰参考单元的阻值,而不是它们的二进制位;
(b)将感知放大器两端的电压作为比较器的输入电压Vin(该电压与选定行或列干扰参考单元的阻值成线性反比关系),比较Vin和参考电压Vref(该电压与低阻态阈值成线性反比关系)的关系;
(c)判断选定行干扰参考单元对应的比较器输出(Vin-Vref)是否大于常数λ1,是则认为选定行干扰参考单元的阻值状态处于正确范围内,无需执行刷新操作;否则认为选定行干扰参考单元的阻值状态即将发生变化,需要对该行所有的低阻态半选择单元进行刷新操作,确保选定行上所有的半选择单元都不会发生数据翻转错误;
(d)判断选定列干扰参考单元对应的比较器输出(Vin-Vref)是否大于常数λ1,是则认为选定列干扰参考单元的阻值状态处于正确范围内,无需执行刷新操作;否则认为选定列干扰参考单元的阻值状态即将发生变化,需要对该列所有的低阻态半选择单元进行刷新操作,确保选定列上所有的半选择单元都不会发生数据翻转错误。
如图9所示,由于制程变化会影响累积的RESET干扰,其它单元可能在干扰参考单元之前发生数据翻转错误,因此需要构建概率模型来分析制程变化下累积的RESET干扰分布,具体包括以下子步骤:
(a)用ReRAM单元金属氧化物层的导电细丝长度L表示该单元的阻值状态,导电细丝的增量ΔL作为随机变量,其中ΔL遵循对数正态分布,ln(ΔL)~N(μ,δ2),即ΔL=CaX,其中X服从标准正态分布,C=eμ,a=eδ;
(d)设定单元j的α分位点Mj满足其中P代表单元j累积的RESET干扰小于α分位点的概率;给定α,每个半选择单元的α分位点都可以计算出来,使用蒙特卡罗(Monte-carlo)模拟器可以估算出所有半选择单元累积的RESET干扰分布;
(e)设置参数C1=7.62e-7,k1=0.71,k2=0.2,b=1,α=0.9987,利用蒙特卡罗模拟器估算出中间行上半选择单元累积的RESET干扰,因为该行的RESET延迟最长,累积的RESET干扰最大;
(f)理论上中间行上的第一个单元累积的RESET干扰最大,但是由于制程变化的影响,其它单元可能在第一个单元之前发生数据翻转错误;通过蒙特卡罗模拟器估算出所有半选择单元标准化的导电细丝长度都小于0.33(ReRAM的三个阻值区间是均匀的)对应的RESET干扰周期数n;
(g)根据概率模型算出的n,在ReRAM电路模型中计算出比较器应该设置的比较参数λ2;
比较理想情况下的RESET干扰和制程变化下累积的RESET干扰,发现λ2>λ1,制程变化下累积的RESET干扰大于理想情况下的RESET干扰,故只需要确保即使在制程变化的影响下,所有单元也不会因为写干扰而导致数据翻转错误。
本发明方法基于两端写驱动的高效ReRAM设计,利用ReRAM单元阻值变化取决于电流与时间积分的特性,对RESET干扰和SET干扰建模,分析结果显示只有RESET干扰会造成数据翻转错误,从而避免了解决SET干扰造成的不必要开销。利用ReRAM阵列内部靠近写驱动和行译码器的单元经受了最严重的写干扰的特性,在ReRAM阵列内部设置待选定干扰参考单元,实时探测选定干扰参考单元的阻值状态,并且条件性地执行刷新操作,确保所有的半选择单元都不会发生数据翻转错误,提升阵列可靠性。考虑到制程变化对累积干扰的影响,利用ReRAM单元金属氧化物层的导电细丝增量服从对数正态分布的特性,构建概率模型来显示制程变化下累积的RESET干扰分布,并根据该模型求出的干扰阈值合理地修改刷新触发条件,提前触发刷新,保证即使在制程变化的影响下,所有单元也不会因为写干扰而导致数据翻转错误,进一步提升了ReRAM阵列的可靠性。
以上内容本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (6)
1.一种交叉开关结构的阻变存储器写干扰优化方法,其特征在于,所述方法具体包括:
(1)将ReRAM中部分单元设置为待选定干扰参考单元;所述步骤(1)中将ReRAM阵列中第一列、第一行和最后一行上的单元设置为待选定干扰参考单元;待选定干扰参考单元的逻辑值被初始化为1,且不能被用户进行写访问;
(2)实时监测选定干扰参考单元的状态;
(3)对比选定干扰参考单元的状态变化和干扰阈值,若选定干扰参考单元的状态变化不超过干扰阈值,则对选定干扰参考单元所在行或列上的低阻态半选择单元进行SET操作;
所述干扰阈值获取方法为:构建概率模型来分析RESET操作在制程变化下对选定干扰参考单元的累积干扰;利用概率模型求出单元发生数据翻转错误时的干扰阈值。
2.根据权利要求1所述的一种交叉开关结构的阻变存储器写干扰优化方法,其特征在于,所述步骤(2)中选定干扰参考单元包括选定行干扰参考单元和选定列干扰参考单元:
进行RESET操作的单元所在列上的待选定干扰参考单元设置为选定列干扰参考单元,进行RESET操作的单元所在行上的待选定干扰参考单元设置为选定行干扰参考单元。
3.根据权利要求2所述的一种交叉开关结构的阻变存储器写干扰优化方法,其特征在于,所述步骤(2)中实时监测选定干扰参考单元的状态变化具体为:当ReRAM完成一次RESET操作后,利用比较器比较输入电压Vin和参考电压Vref。
6.根据权利要求3或5所述的一种交叉开关结构的阻变存储器写干扰优化方法,其特征在于,所述步骤(3)中对比选定干扰参考单元的状态变化和干扰阈值,若RESET操作对选定干扰参考单元造成的状态变化不超过干扰阈值,则对选定干扰参考单元所在行或列上的低阻态半选择单元进行SET操作,具体为:
S1、选定干扰参考单元的状态变化为Vin-Vref;
S2、若选定行干扰参考单元的状态变化Vin-Vref>λ2不成立,则对选定行干扰参考单元所在行上的低阻态半选择单元进行SET操作;
S3、若选定列干扰参考单元的状态变化Vin-Vref>λ2不成立,则对选定列干扰参考单元所在列上的低阻态半选择单元进行SET操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810400771.8A CN108665926B (zh) | 2018-04-28 | 2018-04-28 | 一种交叉开关结构的阻变存储器写干扰优化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810400771.8A CN108665926B (zh) | 2018-04-28 | 2018-04-28 | 一种交叉开关结构的阻变存储器写干扰优化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108665926A CN108665926A (zh) | 2018-10-16 |
CN108665926B true CN108665926B (zh) | 2021-08-03 |
Family
ID=63781465
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810400771.8A Active CN108665926B (zh) | 2018-04-28 | 2018-04-28 | 一种交叉开关结构的阻变存储器写干扰优化方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108665926B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1516187A (zh) * | 2002-09-03 | 2004-07-28 | ��������˹�����տ����� | 电阻交叉点阵列中多比特存储单元的读操作 |
CN103229244A (zh) * | 2011-11-29 | 2013-07-31 | 松下电器产业株式会社 | 电阻变化型非易失性存储装置及其写入方法 |
CN104766627A (zh) * | 2015-04-21 | 2015-07-08 | 中国科学院微电子研究所 | 一种抗读干扰的阻变存储器读方法 |
CN106169534A (zh) * | 2016-07-25 | 2016-11-30 | 北京大学 | 一种适用于交叉阵列的自选择阻变存储器及其读取方法 |
CN106796818A (zh) * | 2014-10-16 | 2017-05-31 | 美光科技公司 | 用于存储器单元应用的选择装置 |
CN107845400A (zh) * | 2016-09-19 | 2018-03-27 | 爱思开海力士有限公司 | 阻变存储装置及用于操作其的电路和方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20170097813A (ko) * | 2016-02-18 | 2017-08-29 | 에스케이하이닉스 주식회사 | 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치 |
-
2018
- 2018-04-28 CN CN201810400771.8A patent/CN108665926B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1516187A (zh) * | 2002-09-03 | 2004-07-28 | ��������˹�����տ����� | 电阻交叉点阵列中多比特存储单元的读操作 |
CN103229244A (zh) * | 2011-11-29 | 2013-07-31 | 松下电器产业株式会社 | 电阻变化型非易失性存储装置及其写入方法 |
CN106796818A (zh) * | 2014-10-16 | 2017-05-31 | 美光科技公司 | 用于存储器单元应用的选择装置 |
CN104766627A (zh) * | 2015-04-21 | 2015-07-08 | 中国科学院微电子研究所 | 一种抗读干扰的阻变存储器读方法 |
CN106169534A (zh) * | 2016-07-25 | 2016-11-30 | 北京大学 | 一种适用于交叉阵列的自选择阻变存储器及其读取方法 |
CN107845400A (zh) * | 2016-09-19 | 2018-03-27 | 爱思开海力士有限公司 | 阻变存储装置及用于操作其的电路和方法 |
Non-Patent Citations (2)
Title |
---|
Asymmetric-ReRAM: A Low Latency and High Reliability Crossbar Resistive Memory Architecture;yang zhang;《2018 IEEE Intl Conf on Parallel & Distributed Processing with Applications, Ubiquitous Computing & Communications, Big Data & Cloud Computing, Social Computing & Networking, Sustainable Computing & Communications》;20190321;全文 * |
Disturbance-suppressed ReRAM write algorithm for high-capacity and high-performance memory;Dae Seok Byeon;《2014 14th Annual Non-Volatile Memory Technology Symposium 》;20150316;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN108665926A (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10134470B2 (en) | Apparatuses and methods including memory and operation of same | |
KR20090123244A (ko) | 상 변화 메모리 장치 및 그것의 쓰기 방법 | |
US20220284957A1 (en) | Multi-step pre-read for write operations in memory devices | |
US11705211B2 (en) | Methods and systems for improving access to memory cells | |
US11404130B1 (en) | Evaluation of background leakage to select write voltage in memory devices | |
US11302391B2 (en) | System and method for reading memory cells | |
CN110120239B (zh) | 半导体存储器装置 | |
US20240194272A1 (en) | Method and system for accessing memory cells | |
US11164626B2 (en) | Methods and systems for accessing memory cells | |
US12027230B2 (en) | Methods and systems for improving read and write of memory cells | |
US20230215489A1 (en) | Memory device architecture using multiple physical cells per bit to improve read margin and to alleviate the need for managing demarcation read voltages | |
CN108665926B (zh) | 一种交叉开关结构的阻变存储器写干扰优化方法 | |
US11823761B2 (en) | Pre-read in opposite polarity to evaluate read margin | |
US11670368B2 (en) | Methods and systems for accessing memory cells | |
US9941003B2 (en) | Multi-level resistive memory structure | |
Wang et al. | Self-terminating write of multi-level cell ReRAM for efficient neuromorphic computing | |
Zhang et al. | A Write-Verification Method for Non-Volatile Memory | |
US20230395135A1 (en) | Timing for operations in memory device storing bits in memory cell pairs | |
US12086421B2 (en) | Memory device with data scrubbing capability and methods | |
US12014775B2 (en) | Write error counter for media management in a memory device | |
US11694748B2 (en) | System and method for reading memory cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |