KR20170097813A - 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치 - Google Patents

상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치 Download PDF

Info

Publication number
KR20170097813A
KR20170097813A KR1020160019060A KR20160019060A KR20170097813A KR 20170097813 A KR20170097813 A KR 20170097813A KR 1020160019060 A KR1020160019060 A KR 1020160019060A KR 20160019060 A KR20160019060 A KR 20160019060A KR 20170097813 A KR20170097813 A KR 20170097813A
Authority
KR
South Korea
Prior art keywords
current
voltage
reset
reference cell
snapback
Prior art date
Application number
KR1020160019060A
Other languages
English (en)
Inventor
강석준
엄호석
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160019060A priority Critical patent/KR20170097813A/ko
Priority to US15/215,815 priority patent/US9875796B2/en
Publication of KR20170097813A publication Critical patent/KR20170097813A/ko
Priority to US15/842,488 priority patent/US9990991B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

정확한 리드 전압을 갖는 저항 변화 메모리 장치에 관한 기술로, 저항 변화 메모리 장치는 가변되는 임시 리셋 전류를 제공받아 제 1 레퍼런스 셀 내부 환경에 대응되는 기준 리셋 전압 정보를 검출하는 리셋 전압 검출부, 가변되는 임시 셋 전류를 제공받아 제 2 레퍼런스 셀 내부의 환경에 대응되는 기준 셋 전압 정보를 검출하는 셋 전압 검출부, 상기 기준 리셋 전압 및 상기 기준 셋 전압을 제공받아 상기 기준 리셋 전압 및 상기 기준 셋 전압의 중간 전압 정보를 결정하는 제어 블록, 및 상기 중간 전압 정보를 입력받아 리드 전압을 생성하는 리드 전압 생성부를 포함한다.

Description

상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치{Resistive Memory Device Capable Of Providing Accurate Read Voltage According to Variable Situations}
본 발명은 저항 변화 메모리 장치에 관한 것으로, 보다 구체적으로는 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치에 관한 것이다.
메모리 장치는 컴퓨터 또는 다른 전자 장치의 내부적인 반도체 집적 회로로 제공되는 것이 일반적이다. 메모리 종류에는 잘 알려진 바와 같이, RAM, ROM, DRAM, SDRAM, 플래시 메모리 및 저항 변화 메모리 등이 있다.
저항 변화 메모리는 그것의 저장 부재의 저항 변화를 이용하여 데이터를 구별할 수 있다. 이와 같은 저항 변화 메모리에는 프로그래머블 전도체 메모리 소자, 저항 메모리 소자(ReRAM) 및 상변화 메모리 소자(PCRAM)를 포함할 수 있다.
그런데, 이와 같은 저항 변화 메모리는 저항 값의 넓은 산포 범위로 인해, 데이터 구별이 종종 어려울 수 있다. 저항 값의 변화는 인접 셀의 디스터번스(disturbance), 셀의 장시간 사용에 따른 온도 변화, 또는 반복된 읽기/쓰기 동작(read/write operation)에 따른 닳음(wear) 현상등과 같은 다양한 원인등으로 인해 발생된다. 이와 같은 저항값의 변화는 저항 변화 메모리 장치의 신뢰성있는 데이터를 독출하는데 어려움을 초래한다.
본 발명은 상황별로 정확한 리드 전압을 제공할 수 있는 저항 변화 메모리 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 저항 변화 메모리 장치는, 가변되는 임시 리셋 전류를 제공받아 제 1 레퍼런스 셀 내부 환경에 대응되는 기준 리셋 전압 정보를 검출하는 리셋 전압 검출부, 가변되는 임시 셋 전류를 제공받아 제 2 레퍼런스 셀 내부의 환경에 대응되는 기준 셋 전압 정보를 검출하는 셋 전압 검출부, 상기 기준 리셋 전압 및 상기 기준 셋 전압을 제공받아 상기 기준 리셋 전압 및 상기 기준 셋 전압의 중간 전압 정보를 결정하는 제어 블록, 및 상기 중간 전압 정보를 입력받아 리드 전압을 생성하는 리드 전압 생성부를 포함한다.
또한, 본 발명의 다른 실시예에 따른 저항 변화 메모리 장치는 온도 센서, 상기 온도 센서로부터 감지된 결과에 응답하여 예비 전압 코드를 설정하는 제어 블록, 상기 예비 전압 코드를 입력받아 상기 예비 전압 코드에 대응되는 임시 리셋 전류 및 임시 셋 전류를 생성하는 라이트 드라이버, 상기 임시 리셋 전류가 입력되는 제 1 레퍼런스 셀; 상기 제 1 레퍼런스 셀의 출력 전류를 검출하여 상기 출력 전류가 급격히 변화되는 스냅백 전류 포인트를 임계 리셋 전류로서 설정하는 제 1 스냅백 디텍터, 및 상기 임시 셋 전류가 입력되는 제 2 레퍼런스 셀, 상기 제 2 레퍼런스 셀의 출력 전류를 검출하여 상기 제 2 레퍼런스 셀의 출력 전류가 급격히 변화되는 스냅백 전류 포인트를 임계 셋 전류로서 설정하는 제 2 스냅백 디텍터를 포함한다. 상기 제어 블록은 상기 임계 리셋 전류 및 상기 임계 셋 전류를 이용하여, 리드 전압을 결정하도록 구성된다.
메모리 셀 어레이와 동일 환경 및 구조를 갖는 레퍼런스 셀에 리셋 전류 및 셋 전류를 가변시켜 가며 공급하여, 스냅백이 발생되는 전류 포인트를 정확히 검출할 수 있다. 이에 따라, 저항 값의 변화로 인해 저항 산포가 증가되더라도, 정확한 스냅백 전류 포인트를 검출하므로써, 정확한 리셋 전압 및 셋 전압을 검출할 수 있다. 또한, 검출된 셋 및 리셋 전압을 통해, 그것의 중간 값으로 리드 전압을 설정하므로써, 메모리 셀의 다양한 상황에 대응되는 리드 전압을 생성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 저항 변화 메모리 장치를 보여주는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 리셋 전압 검출부의 구성을 보여주는 블록도이다.
도 3은 일반적인 저항 변화 메모리 장치의 전압에 따른 셋-리셋 전류 곡선을 보여주는 그래프이다.
도 4는 본 발명의 일 실시예에 따른 스냅백 디텍터의 세부 구성을 보여주는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 임계 리셋 전류를 디텍팅하는 방법을 설명하기 위한 플로우 챠트이다.
도 6은 본 발명의 일 실시에에 따른 셋 전압 검출부의 구성을 보여주는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 임계 셋 전류를 디텍팅하는 방법을 설명하기 위한 플로우 챠트이다.
도 8은 본 발명의 일 실시예에 따른 리드 전압 생성부의 구성을 보여주는 회로도이다.
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 메모리 카드를 나타낸 개략도이다.
도 10은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 전자 장치를 설명하기 위한 블록도이다.
도 11은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 데이터 저장 장치를 나타낸 블록도이다.
도 12는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 전자 장치의 시스템 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1을 참조하면, 본 실시예에 따른 저항 변화 메모리 장치(100)는, 제어 블록(110), 리셋 전압 검출부(150), 셋 전압 검출부(200) 및 리드 전압 생성부(250)를 포함할 수 있다.
제어 블록(110)은 리셋 전압 검출부(150) 및 셋 전압 검출부(200)에 각각 예비 타겟 코드(P_CODE)를 제공할 수 있다. 상기 예비 타겟 코드(P_CODE)는 사전 설정값이거나, 혹은 온도 센서(120)에 의해 검출된 온도를 근거로 하여 임의로 설정된 값일 수 있다. 또한, 제어 블록(110)은 리셋 전압 검출부(150) 및 셋 전압 검출부(200)으로부터 기준 리셋 전압 정보 및 기준 셋 전압 정보에 해당하는 데이터(Data_R, Data_S)를 제공받을 수 있다. 제어 블록(110)은 상기 데이터(Data_R, Data_S)의 중간 값을 리드 전압 생성부(250)에 제공한다. 예를 들어, 제어 블록(110)은 상기 데이터(Data_R, Data_S)값을 코드화하고, 상기 데이터 코드들의 중간 코드를 상기 리드 전압 생성부(250)에 제공할 수 있다.
리셋 전압 검출부(150)는 상기 제어 블록(110)으로부터 제공되는 예비 타겟 코드(P_CODE)에 대응되는 임시 리셋 전류를 레퍼런스 셀(도시되지 않음)에 제공한다. 리셋 전압 검출부(150)는 상기 임시 리셋 전류에 의해 라이트 동작이 수행된 상기 레퍼런스 셀의 출력 전류를 검출하고, 스냅백 현상이 발생되지 않는 최대의 임계 리셋 전류 값을 검출할 수 있다. 또한, 리셋 전압 검출부(150)는 상기 임계 리셋 전류 값에 해당하는 기준 리셋 전압 정보를 검출하여, 이것을 디지털 코드 형태의 데이터(Data_R)로서 상기 제어 블록(110)에 피드백할 수 있다.
리셋 전압 검출부(150)의 상세 구성 및 동작에 대해 도 2 내지 도 5를 참조하여 자세히 설명하도록 한다.
도 2를 참조하여 설명하면, 리셋 전압 검출부(150)는 라이트 드라이버(155), 제 1 레퍼런스 셀(160), 제 1 스냅백 디텍터(165) 및 제 1 ADC(analog digital converter:170)를 포함할 수 있다.
라이트 드라이버(155)는 상기 제어 블록(110)으로부터 제공되는 예비 타겟 코드(P_CODE)에 대응되는 임시 리셋 전류(Iwrite_RST)를 생성할 수 있다. 상기 예비 타겟 코드(P_CODE)는 초기 설정된 리셋 전압 정보를 포함할 수 있다. 상기 라이트 드라이버(155)는 상기 초기 설정된 리셋 전압 정보에 대응하는 임시 리셋 전류(Iwrite_RST)를 생성할 수 있다. 또한, 상기 초기 설정된 리셋 전압 정보는 상기 온도 센서(120)에 의해 설정된 정보일 수 있다.
상기 임시 리셋 전류(Iwrite_RST)는 상기 제 1 레퍼런스 셀(160)에 제공된다.
상기 라이트 드라이버(155)는 상기 제 1 스냅백 디텍터(165)가 스냅백 전류 포인트를 검출할 때까지, 임시 리셋 전류(Iwrite_RST)를 가변시켜, 가변된 임시 리셋 전류(Iwrite_RST)를 상기 제 1 레퍼런스 셀(160)에 제공할 수 있다. 이때, 정확한 스냅백 전류의 검출을 위해, 상기 임시 리셋 전류(Iwrite_RST)의 가변 레인지(range)는 가급적 미세하게 설정되는 것이 바람직하다.
상기 제 1 레퍼런스 셀(160)은 저항 변화 메모리의 셀 어레이와 동일한 환경 및 구조를 가질 수 있다. 예를 들어, 제 1 레퍼런스 셀(160)은 크로스 포인트(cross point) 구조, 1스위칭 소자-1저항 소자를 갖는 구조, 또는 적층형 멀티 레벨 셀 구조를 가질 수 있다. 상기한 구조 모두 공통적으로, 전류에 따라 저항이 변화되는 저항부(도시되지 않음)를 포함할 수 있다. 즉, 상기 임시 리셋 전류(Iwrite_RST)는 상기 제 1 레퍼런스 셀(160)의 저항부에 흐르게 되고, 상기 저항부에 걸리는 전압 및 상기 저항부를 통과한 테스트 전류(Itest)를 이용하여 임계 리셋 전압을 검출할 수 있다.
일반적인 상변화 메모리와 같은 저항 변화 메모리는 도 3에 도시된 바와 같이, 특정 전압에서 전류가 급격히 상승되는 스냅백(snapback) 현상을 갖는 것으로 알려져 있다. 이에 따라, 본 실시예의 제 1 스냅백 디텍터(165)는 제 1 레퍼런스 셀(160)의 출력 전류를 측정하여, 제 1 레퍼런스 셀(160)의 출력 전류가 급격히 변화되는 지점, 즉, 스냅백 전류 포인트를 검출하도록 구성된다.
상기 제 1 스냅백 디텍터(165)는 도 4에 도시된 바와 같이, 전류원(166) 및 비교부(168)를 포함할 수 있다. 전류원(166)은 저항부(R)를 포함하는 제 1 레퍼런스 셀(160)과 전기적으로 연결될 수 있다. 비교부(168)는 제 1 레퍼런스 셀(160)과 상기 전류원(166)의 연결 노드에 연결되어, 제 1 레퍼런스 셀(160)의 출력 전류 및 상기 전류원(166)의 기준 전류(Iref)를 비교 검출하도록 구성된다. 이때, 상기 전류원(166)의 기준 전류(Iref)는 도 3에서 전류가 급격히 증대되는 구간의 임의의 값에 해당될 수 있다. 상기 비교부(168)는 래치 회로부를 포함하는 센스 앰프 형태를 가질 수 있다.
이와 같은 상기 제 1 스냅백 디텍터(165)는 상기 제 1 레퍼런스 셀(160)의 출력 전류를 통해, 출력 전류가 급격히 증대되는 포인트를 임계 리셋 전류(Ithreset)로서 설정하고, 그에 해당하는 전압을 검출할 수 있다.
제 1 스냅백 디텍터(165)의 동작에 대해 보다 구체적으로 설명하면, 도 5에 도시된 바와 같이, 제 1 레퍼런스 셀(160)의 출력 전류를 측정한다(S1).
상기 측정된 출력 전류와 상기 제 1 스냅백 디텍터(165)의 기준 전류(Iref)를 비교한다(S2).
상기 측정된 출력 전류와 상기 기준 전류(Iref)가 동일한 경우, 상기 출력 전류를 임계 리셋 전류(Ithreset)로 설정하고, 이에 해당하는 전압을 검출한다. 또한, 상기 측정된 출력 전류가 상기 기준 전류(Iref)보다 큰 경우, 상기 출력 전류와 상기 기준 전류(Iref)의 사이 값을 임계 리셋 전류(Ithreset)로 설정하고, 이에 해당하는 전압을 검출한다(S3).
상기 측정된 출력 전류가 상기 기준 전류(Iref)보다 작은 경우, 라이트 드라이버(155)에서 출력되는 임시 리셋 전류(Iwrite_RST)를 변경하여 상기 제 1 레퍼런스 셀(160)에 제공한다(S4).
다시 도 2를 참조하면, 제 1 레퍼런스 셀(160)은 상기 임계 리셋 전류(Ithreset)에 해당하는 전압을 제 1 레퍼런스 셀(160)의 기준 리셋 전압 정보(Vth_RST)로 설정하고, 상기 기준 리셋 전압 정보(Vth_RST) 및 제 1 레퍼런스 셀(160)에서 출력되는 테스트 전류(Itest)를 상기 제 1 ADC(170)에 제공한다.
제 1 ADC(170)는 제어 블록(110)에서 제공되는 인에이블 신호(Enable)에 응답하여 구동되며, 아날로그 형태인 상기 기준 리셋 전압 정보(Vth_RST)를 디지털 코드 형태의 데이터(Data_R)로 변환하여, 상기 제어 블록(110)에 출력한다.
다시, 도 1을 참조하면, 셋 전압 검출부(200)는 상기 제어 블록(110)으로부터 제공되는 예비 타겟 코드(P_CODE)에 대응되는 임시 셋 전류를 레퍼런스 셀(도시되지 않음)에 제공한다. 셋 전압 검출부(200)는 상기 임시 셋 전류에 의해 라이트 동작이 수행된 상기 레퍼런스 셀의 출력 전류를 검출하고, 스냅백 현상이 발생되지 않는 임계 셋 전류 값을 검출할 수 있다. 또한, 셋 전압 검출부(200)는 상기 임계 셋 전류 값에 해당하는 기준 셋 전압 정보를 검출하여, 이것을 디지털 코드 형태의 데이터(Data_S)로서 상기 제어 블록(110)에 피드백할 수 있다.
상기 셋 전압 검출부(200)는 도 6에 도시된 바와 같이, 라이트 드라이버(155), 제 2 레퍼런스 셀(210), 제 2 스냅백 디텍터(220) 및 제 2 ADC(230)를 포함할 수 있다.
라이트 드라이버(155)는 상기 제어 블록(110)으로부터 제공되는 예비 타겟 코드(P_CODE)에 대응되는 임시 셋 전류(Iwrite_SET)를 생성할 수 있다. 상기 라이트 드라이버(155)는 상기 리셋 전압 검출부(150) 및 상기 셋 전압 검출부(200)에 공유될 수 있다. 상기 임시 셋 전류(Iwrite_SET)는 상기 제 2 레퍼런스 셀(210)에 제공되어, 상기 제 2 레퍼런스 셀(210)에 상기 임시 셋 전류(Iwrite_SET)가 제공된다. 또한, 상기 라이트 드라이버(155)는 상기 제 2 스냅백 디텍터(220)가 스냅백 전류 포인트를 검출할 때까지, 임시 셋 전류(Iwrite_SET)를 가변시켜, 가변된 임시 셋 전류(Iwrite_SET)를 상기 제 2 레퍼런스 셀(210)에 제공할 수 있다. 상기 임시 셋 전류(Iwrite_SET)의 가변 레인지(range)는 상기 임시 리셋 전류(Iwrite_RST)의 가변 레인지와 동일할 수 있다.
상기 제 2 레퍼런스 셀(210)은 상기 제 1 레퍼런스 셀(160)과 동일한 구조를 가질 수 있다. 제 2 레퍼런스 셀(210)의 저항부는 상기 임시 셋 전류(Iwrite_SET)를 인가받고, 상기 저항부에 걸리는 전압 및 제 2 레퍼런스 셀(210)의 출력 전류(, 즉 테스트 전류: Itest')에 의해 임계 셋 전압을 검출할 수 있다.
상기 제 2 스냅백 디텍터(220)는 도 4에 도시된 제 1 스냅백 디텍터(165)와 동일한 구조를 갖되, 전류원의 기준 전류(Iref)가 도 3의 셋 전류 곡선(SET)의 스냅백 포인트상에 위치될 수 있다.
이와 같은 상기 제 2 스냅백 디텍터(210)는 상기 제 2 레퍼런스 셀(210)의 출력 전류를 통해, 출력 전류가 급격히 증대되는 포인트를 임계 셋 전류(Ithset)로서 설정하고, 그에 해당하는 전압을 검출할 수 있다.
제 2 스냅백 디텍터(220)의 동작에 대해 보다 구체적으로 설명하면, 도 7에 도시된 바와 같이, 제 2 레퍼런스 셀(210)의 출력 전류를 측정한다(S11).
상기 측정된 출력 전류와 상기 제 2 스냅백 디텍터(220)의 기준 전류(Iref)를 비교한다(S12).
상기 측정된 제 2 레퍼런스 셀(210)의 출력 전류와 상기 기준 전류(Iref)가 동일한 경우, 상기 출력 전류를 임계 셋 전류(Ithset)로 설정하고, 이에 해당하는 전압을 검출한다. 또한, 상기 측정된 제 2 레퍼런스 셀(210)의 출력 전류가 상기 기준 전류(Iref)보다 큰 경우, 상기 출력 전류와 상기 기준 전류(Iref)의 사이 값을 임계 셋 전류(Ithset)로 설정하고, 이에 해당하는 전압을 검출한다(S13).
상기 측정된 제 2 레퍼런스 셀(210)의 출력 전류가 상기 기준 전류(Iref)보다 작은 경우, 라이트 드라이버(155)에서 출력되는 임시 셋 전류(Iwrite_RST)를 변경하여 상기 제 2 레퍼런스 셀(210)에 제공한다(S14).
제 2 레퍼런스 셀(210)은 상기 임계 셋 전류(Ithset)에 해당하는 전압을 제 2 레퍼런스 셀(210)의 기준 셋 전압 정보(Vth_SET)로 설정하고, 이것을 상기 제 2 ADC(230)에 제공한다.
제 2 ADC(230)는 제어 블록(110)으로부터 제공되는 인에이블 신호(Enable)에 응답하여 구동되며, 아날로그 형태인 상기 기준 리셋 전압 정보(Vth_SET)를 디지털 코드 형태의 데이터(Data_S)로 변환하여, 상기 제어 블록(110)에 출력한다.
상술한 바와 같이, 상기 제어 블록(110)은 리셋 전압 검출부(150)로부터 기준 리셋 전압 정보(Vth_RST)에 대한 데이터 코드(Data_R) 및 셋 전압 검출부(200)로부터 기준 전압 정보(Vth_SET)에 대한 데이터 코드(Data_S)를 입력받는다. 상기 제어 블록(110)은 도 8에 도시된 바와 같이, 상기 데이터 코드들(Data_R, Data_S) 사이의 중간 코드를 리드 전압 코드(READ_CODE)로 결정하고, 상기 리드 전압 코드(READ_CODE)를 리드 전압 생성부(250)에 전달한다.
리드 전압 생성부(250)는 VDAC(voltage digital analog converter:260) 및 버퍼(270)를 포함할 수 있다. 상기 VDAC(260)은 상기 리드 전압 코드(Read_CODE)를 입력받아, 전압 형태로 변환하고, 상기 변환된 전압은 버퍼부(270)를 거쳐 리드 전압(Vread)으로서 출력된다.
본 발명에 따르면, 메모리 셀 어레이와 동일 환경 및 구조를 갖는 레퍼런스 셀에 리셋 전류 및 셋 전류를 가변시켜 가며 공급하여, 스냅백이 발생되는 전류 포인트를 정확히 검출할 수 있다. 이에 따라, 저항 값의 변화로 인해 저항 산포가 증가되더라도, 정확한 스냅백 전류 포인트를 검출하므로써, 정확한 레퍼런스 셀의 셋 전압 및 리셋 전압을 검출할 수 있다. 또한, 검출된 셋 및 리셋 전압을 통해, 그것의 중간 값으로 리드 전압을 설정하므로써, 메모리 셀의 환경 및 상태에 대응되는 리드 전압을 생성할 수 있다.
또한, 본 실시예에서는 온도에 따른 코드 값 또는 설정된 코드 값을 이용하여 스냅백 전류 포인트를 검출하였으나, 코드 값 대신 전압을 직접 제공하여, 리드 전압을 결정할 수 있다.
도 9는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 메모리 카드를 나타낸 개략도이다.
도 9를 참조하면, 컨트롤러(4110), 메모리(4120) 및 인터페이스 부재(4130)를 포함하는 메모리 카드 시스템(4100)이 제공될 수 있다. 상기 컨트롤러(4110)와 상기 메모리(4120)는 명령어 및/또는 데이터를 주고받을 수 있도록 구성될 수 있다. 상기 메모리(4120)는, 예를 들어, 상기 컨트롤러(4110)에 의해 실행되는 명령어, 및/또는 사용자의 데이터를 저장하는 데 사용될 수 있다.
상기 메모리 카드 시스템(4100)은 상기 메모리(4120)에 데이터를 저장하거나, 또는 상기 메모리(4120)로부터 데이터를 외부로 출력할 수 있다. 상기 메모리(4120)는 상술한 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 디바이스를 포함할 수 있다.
상기 인터페이스 부재(4130)는 외부와의 데이터의 입/출력을 담당할 수 있다. 상기 메모리 카드 시스템(4100)은 멀티미디어 카드(multimedia card: MMC), 시큐어 디지털 카드(secure digital card: SD) 또는 휴대용 데이터 저장 장치일 수 있다.
도 10은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 전자 장치를 설명하기 위한 블록도이다.
도 10을 참조하면, 프로세서(4210), 메모리(4220) 및 입출력 장치(I/O, 4230)를 포함하는 전자 장치(4200)가 제공될 수 있다. 상기 프로세서(4210), 메모리(4220) 및 입출력 장치(4230)는 버스(4246)를 통하여 연결될 수 있다.
상기 메모리(4220)는 상기 프로세서(4210)로부터 제어 신호를 받을 수 있다. 상기 메모리(4220)는 프로세서(4210)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 상기 메모리(4220)는 버스(4246)를 통하여 억세스 되는 데이터를 저장하도록 사용될 수 있다.
상기 메모리(4220)는 상술한 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 디바이스를 포함할 수 있다. 발명의 구체적인 실현 및 변형을 위하여, 추가적인 회로 및 제어 신호들이 제공될 수 있다.
상기 전자 장치(4200)는 상기 메모리(4220)를 필요로 하는 다양한 전자 제어 장치를 구성할 수 있다. 예를 들어, 상기 전자 장치(4200)는 컴퓨터 시스템, 무선통신 장치 예를 들어, PDA, 랩톱(laptop) 컴퓨터, 휴대용 컴퓨터, 웹 태블릿(web tablet), 무선 전화기, 휴대폰, 디지털 음악 재생기(digital music player), MP3 플레이어, 네비게이션, 솔리드 스테이트 디스크(solid state disk: SSD), 가전제품(household appliance), 또는 정보를 무선환경에서 송수신할 수 있는 모든 소자에 사용될 수 있다.
상기 전자 장치(4200)의 보다 구체적인 실현 및 변형된 예에 대하여 도 11 및 도 12를 참조하여 설명하기로 한다.
도 11은 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 데이터 저장 장치를 나타낸 블록도이다.
도 11을 참조하면, 솔리드 스테이트 디스크(Solid State Disk; SSD; 4311)와 같은 데이터 저장 장치가 제공될 수 있다. 상기 솔리드 스테이트 디스크(SSD; 4311)는 인터페이스(4313), 제어기(4315), 비휘발성 메모리(4318) 및 버퍼 메모리(4319)를 포함할 수 있다.
상기 솔리드 스테이트 디스크(4311)는 반도체 디바이스를 이용하여 정보를 저장하는 장치이다. 상기 솔리드 스테이트 디스크(4311)는 하드 디스크 드라이브(HDD)에 비하여 속도가 빠르고 기계적 지연이나 실패율, 발열 및 소음도 적으며, 소형화/경량화할 수 있는 장점이 있다. 상기 솔리드 스테이트 디스크(4311)는 노트북 PC, 넷북, 데스크톱 PC, MP3 플레이어, 또는 휴대용 저장장치에 널리 사용될 수 있다.
상기 제어기(4315)는 상기 인터페이스(4313)에 인접하게 형성되고 전기적으로 접속될 수 있다. 상기 제어기(4315)는 메모리 제어기 및 버퍼 제어기를 포함하는 마이크로프로세서일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)에 인접하게 형성되고 접속 터미널(T)을 경유하여 상기 제어기(4315)에 전기적으로 접속될 수 있다. 상기 솔리드 스테이트 디스크(4311)의 데이터 저장용량은 상기 비휘발성 메모리(4318)에 대응할 수 있다. 상기 버퍼 메모리(4319)는 상기 제어기(4315)에 인접하게 형성되고 전기적으로 접속될 수 있다.
상기 인터페이스(4313)는 호스트(4302)에 접속될 수 있으며 데이터와 같은 전기신호들을 송수신하는 역할을 할 수 있다. 예를 들면, 상기 인터페이스(4313)는 SATA, IDE, SCSI, 및/또는 이들의 조합과 같은 규격을 사용하는 장치일 수 있다. 상기 비휘발성 메모리(4318)는 상기 제어기(4315)를 경유하여 상기 인터페이스(4313)에 접속될 수 있다.
상기 비휘발성 메모리(4318)는 상기 인터페이스(4313)를 통하여 수신된 데이터를 저장하는 역할을 할 수 있다.
상기 비휘발성 메모리(4318)는 상술한 본 발명의 실시예들 중 어느 하나의 실시예에 따른 반도체 디바이스를 포함할 수 있다. 상기 솔리드 스테이트 디스크(4311)에 전원공급이 차단된다 할지라도, 상기 비휘발성 메모리(4318)에 저장된 데이터는 보존되는 특성이 있다.
상기 버퍼 메모리(4319)는 휘발성 메모리를 포함할 수 있다. 상기 휘발성 메모리는 디램(DRAM), 및/또는 에스램(SRAM)일 수 있다. 상기 버퍼 메모리(4319)는 상기 비휘발성 메모리(4318)에 비하여 상대적으로 빠른 동작 속도를 보인다.
상기 인터페이스(4313)의 데이터 처리속도는 상기 비휘발성 모리(4318)의 동작속도에 비하여 상대적으로 빠를 수 있다. 여기서, 상기 버퍼 메모리(4319)는 데이터를 임시 저장하는 역할을 할 수 있다. 상기 인터페이스(4313)를 통하여 수신된 데이터는 상기 제어기(4315)를 경유하여 상기 버퍼 메모리(4319)에 임시 저장된 후, 상기 비휘발성 메모리(4318)의 데이터 기록 속도에 맞추어 상기 비휘발성 메모리(4318)에 영구 저장될 수 있다.
또한, 상기 비휘발성 메모리(4318)에 저장된 데이터들 중 자주 사용되는 데이터들은 사전에 독출하여 상기 버퍼 메모리(4319)에 임시 저장할 수 있다. 즉, 상기 버퍼 메모리(4319)는 상기 솔리드 스테이트 디스크(4311)의 유효 동작속도를 증가시키고 오류 발생률을 감소하는 역할을 할 수 있다.
도 12는 본 발명의 기술적 사상의 다양한 실시예들에 따른 반도체 디바이스를 갖는 전자 장치의 시스템 블록도이다.
도 12를 참조하면, 바디(4410), 마이크로 프로세서 유닛(4420), 파워 유닛(4430), 기능 유닛(4440), 및 디스플레이 컨트롤러 유닛(4450)을 포함하는 전자 시스템(4400)이 제공될 수 있다.
상기 바디(4410)는 인쇄 회로기판(PCB)으로 형성된 마더 보드일 수 있다. 상기 마이크로 프로세서 유닛(4420), 상기 파워 유닛(4430), 상기 기능 유닛(4440), 및 상기 디스플레이 컨트롤러 유닛(4450)은 상기 바디(4410)에 장착될 수 있다. 상기 바디(4410)의 내부 혹은 상기 바디(4410)의 외부에 디스플레이 유닛(4460)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(4460)은 상기 바디(4410)의 표면에 배치되어 상기 디스플레이 컨트롤러 유닛(4450)에 의해 프로세스 된 이미지를 표시할 수 있다.
상기 파워 유닛(4430)은 외부 배터리 등으로부터 일정 전압을 공급받아 이를 요구되는 전압 레벨로 분기하여 상기 마이크로 프로세서 유닛(4420), 상기 기능 유닛(4440), 상기 디스플레이 컨트롤러 유닛(4450) 등으로 공급하는 역할을 할 수 있다. 상기 마이크로 프로세서 유닛(4420)은 상기 파워 유닛(4430)으로부터 전압을 공급받아 상기 기능 유닛(4440)과 상기 디스플레이 유닛(4460)을 제어할 수 있다. 상기 기능 유닛(4440)은 다양한 전자 시스템(4400)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(4400)이 휴대폰인 경우 상기 기능 유닛(4440)은 다이얼링, 또는 외부 장치(4470)와의 교신으로 상기 디스플레이 유닛(4460)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 장착된 경우 카메라 이미지 프로세서의 역할을 할 수 있다.
상기 전자 시스템(4400)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 상기 기능 유닛(4440)은 메모리 카드 컨트롤러일 수 있다. 상기 기능 유닛(4440)은 유선 혹은 무선의 통신 유닛(4480)을 통해 상기 외부 장치(4470)와 신호를 주고 받을 수 있다. 상기 전자 시스템(4400)이 기능 확장을 위해 유에스비(USB) 등을 필요로 하는 경우, 상기 기능 유닛(4440)은 인터페이스 컨트롤러의 역할을 할 수 있다. 상술한 본 발명의 실시예들에 의한 반도체 디바이스들 중 어느 하나의 반도체 디바이스는 상기 마이크로 프로세서 유닛(4420) 및 상기 기능 유닛(4440) 중 적어도 어느 하나에 적용될 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
100 : 저항 변화 메모리 장치 110 : 제어 블록
120 : 온도 센서 150 : 리셋 전압 검출부
155 : 라이트 드라이버 160 : 제 1 레퍼런스 셀
165 : 제 1 스냅백 디텍터 170 : 제 1 ADC
200 : 셋 전압 검출부 210 : 제 2 레퍼런스 셀
220 : 제 2 스냅백 디텍터 230 : 제 2 ADC
250 : 리드 전압 생성부 260 : VDAC
270 : 버퍼부

Claims (19)

  1. 가변되는 임시 리셋 전류를 제공받아, 제 1 레퍼런스 셀 내부 환경에 대응되는 기준 리셋 전압 정보를 검출하는 리셋 전압 검출부;
    가변되는 임시 셋 전류를 제공받아, 제 2 레퍼런스 셀 내부의 환경에 대응되는 기준 셋 전압 정보를 검출하는 셋 전압 검출부;
    상기 기준 리셋 전압 및 상기 기준 셋 전압을 제공받아, 상기 기준 리셋 전압 및 상기 기준 셋 전압의 중간 전압 정보를 결정하는 제어 블록; 및
    상기 중간 전압 정보를 입력받아, 리드 전압을 생성하는 리드 전압 생성부를 포함하는 저항 변화 메모리 장치.
  2. 제 1 항에 있어서,
    상기 리셋 전압 검출부는,
    상기 제어 블록으로부터 초기 설정된 리셋 전압에 해당되는 임시 리셋 전류를 생성하는 라이트 드라이버;
    메모리 셀 어레이와 동일 환경을 가지며, 상기 임시 리셋 전류가 인가되는 제 1 레퍼런스 셀; 및
    상기 제 1 레퍼런스 셀의 출력 전류를 측정하여, 상기 출력 전류가 급격히 변화되는 스냅백 전류 포인트를 검출하는 제 1 스냅백 디텍터를 포함하며,
    상기 라이트 드라이버는 상기 제 1 스냅백 디텍터의 검출 결과에 따라, 상기 임시 리셋 전류 값을 가변시켜 출력하는 저항 변화 메모리 장치.
  3. 제 2 항에 있어서,
    상기 초기 설정된 리셋 전압을 결정하는 온도 센서를 더 포함하는 저항 변화 메모리 장치.
  4. 제 2 항에 있어서,
    상기 제 1 스냅백 디텍터는,
    상기 제 1 레퍼런스 셀과 연결되며, 제 1 기준 전류를 제공하는 전류원; 및
    상기 전류원 및 제 1 레퍼런스 셀의 연결 노드에 연결되어, 상기 제 1 기준 전류와 상기 제 1 레퍼런스 셀의 출력 전류를 비교하는 비교부를 포함하는 저항 변화 메모리 장치.
  5. 제 2 항에 있어서,
    상기 리셋 전압 검출부는, 상기 검출된 스냅백 전류 포인트에 대한 전압을 디지털 코드로 변환하는 제 1 ADC(analog digital converter)를 더 포함하는 저항 변화 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제 1 ADC는 상기 제어 블록으로부터 제공되는 인에이블 신호에 응답하여 구동되는 저항 변화 메모리 장치.
  7. 제 1 항에 있어서,
    상기 셋 전압 검출부는,
    상기 제어 블록으로부터 초기 설정된 셋 전압에 해당되는 임시 셋 전류를 생성하는 라이트 드라이버;
    메모리 셀 어레이와 동일 환경을 가지며, 상기 임시 셋 전류에 의해 데이터가 기입되는 제 2 레퍼런스 셀; 및
    상기 제 2 레퍼런스 셀의 출력 전류를 측정하여, 상기 출력 전류가 급격히 변화되는 스냅백 전류 포인트를 검출하는 제 2 스냅백 디텍터를 포함하며,
    상기 라이트 드라이버는 상기 제 2 스냅백 디텍터의 검출 결과에 따라, 상기 임시 셋 전류 값을 가변시켜 출력하는 저항 변화 메모리 장치.
  8. 제 7 항에 있어서,
    상기 초기 설정된 셋 전압을 결정하는 온도 센서를 더 포함하는 저항 변화 메모리 장치.
  9. 제 7 항에 있어서,
    상기 제 2 스냅백 디텍터는,
    상기 제 2 레퍼런스 셀과 연결되며, 제 2 기준 전류를 제공하는 전류원; 및
    상기 전류원 및 제 2 레퍼런스 셀의 연결 노드에 연결되어, 상기 제 2 기준 전류와 상기 제 2 레퍼런스 셀의 출력 전류를 비교하는 비교부를 포함하는 저항 변화 메모리 장치.
  10. 제 7 항에 있어서,
    상기 셋 전압 검출부는, 상기 제 2 스냅백 디텍터로부터 검출된 스냅백 전류 포인트에 대한 전압을 디지털 코드로 변환하는 제 2 ADC를 더 포함하는 저항 변화 메모리 장치.
  11. 제 7 항에 있어서,
    상기 제 2 ADC는 상기 제어 블록으로부터 제공되는 인에이블 신호에 응답하여 구동되는 저항 변화 메모리
  12. 제 1 항에 있어서,
    상기 리드 전압 생성부는,
    상기 중간 전압 정보를 입력받아 전압 형태로 변환하는 VDAC(voltage digital analog converter); 및
    상기 VDAC의 출력 결과를 버퍼링하여 리드 전압을 생성하는 버퍼부를 포함하는 저항 변화 메모리 장치.
  13. 온도 센서;
    상기 온도 센서로부터 감지된 결과에 응답하여, 예비 전압 코드를 설정하는 제어 블록;
    상기 예비 전압 코드를 입력받아, 상기 예비 전압 코드에 대응되는 임시 리셋 전류 및 임시 셋 전류를 생성하는 라이트 드라이버;
    상기 임시 리셋 전류가 입력되는 제 1 레퍼런스 셀;
    상기 제 1 레퍼런스 셀의 출력 전류를 검출하여, 상기 출력 전류가 급격히 변화되는 스냅백 전류 포인트를 임계 리셋 전류로서 설정하는 제 1 스냅백 디텍터;
    상기 임시 셋 전류가 입력되는 제 2 레퍼런스 셀; 및
    상기 제 2 레퍼런스 셀의 출력 전류를 검출하여, 상기 제 2 레퍼런스 셀의 출력 전류가 급격히 변화되는 스냅백 전류 포인트를 임계 셋 전류로서 설정하는 제 2 스냅백 디텍터를 포함하며,
    상기 제어 블록은 상기 임계 리셋 전류 및 상기 임계 셋 전류를 이용하여, 리드 전압을 결정하도록 구성되는 저항 변화 메모리 장치.
  14. 제 13 항에 있어서,
    상기 라이트 드라이버는 상기 제 1 및 제 2 스냅백 디텍터가 상기 스냅백 전류 포인트를 검출할 때까지, 상기 임시 리셋 전류 및 상기 임시 셋 전류를 가변시켜 상기 제 1 및 제 2 레퍼런스 셀에 제공하도록 구성되는 저항 변화 메모리 장치.
  15. 제 13 항에 있어서,
    상기 제 1 레퍼런스 셀과 상기 제어 블록 사이에, 상기 임계 리셋 전류에 해당하는 전압을 디지털 코드로 변환하는 제 1 ADC를 더 포함하는 저항 변화 메모리 장치.
  16. 제 15 항에 있어서,
    상기 제 2 레퍼런스 셀과 상기 제어 블록 사이에, 상기 셋 전류에 해당하는 전압을 디지털 코드로 변환하는 제 2 ADC를 더 포함하는 저항 변화 메모리 장치.
  17. 제 16 항에 있어서,
    상기 제어 블록은 상기 제 1 ADC의 출력 코드 및 제 2 ADC의 출력 코드의 중간 코드 값을 리드 전압 코드로 설정하도록 구성되는 저항 변화 메모리 장치.
  18. 제 17 항에 있어서,
    상기 리드 전압 코드를 입력받아, 리드 전압을 생성하는 리드 전압 생성부를 더 포함하는 저항 변화 메모리 장치.
  19. 제 17 항에 있어서,
    상기 리드 전압 생성부는,
    상기 중간 전압 정보를 입력받아 전압 형태로 변환하는 VDAC(voltage digital analog converter); 및
    상기 VDAC의 출력 결과를 버퍼링하여 리드 전압을 생성하는 버퍼부를 포함하는 저항 변화 메모리 장치.
KR1020160019060A 2016-02-18 2016-02-18 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치 KR20170097813A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160019060A KR20170097813A (ko) 2016-02-18 2016-02-18 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치
US15/215,815 US9875796B2 (en) 2016-02-18 2016-07-21 Resistive memory device and method relating to a read voltage in accordance with variable situations
US15/842,488 US9990991B2 (en) 2016-02-18 2017-12-14 Resistive memory device and method relating to a read voltage in accordance with variable situations

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160019060A KR20170097813A (ko) 2016-02-18 2016-02-18 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR20170097813A true KR20170097813A (ko) 2017-08-29

Family

ID=59631204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160019060A KR20170097813A (ko) 2016-02-18 2016-02-18 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치

Country Status (2)

Country Link
US (2) US9875796B2 (ko)
KR (1) KR20170097813A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068747A (ko) * 2017-11-30 2020-06-15 마이크론 테크놀로지, 인크. 입력 데이터를 저장 데이터에 비교하기

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
CN108665926B (zh) * 2018-04-28 2021-08-03 华中科技大学 一种交叉开关结构的阻变存储器写干扰优化方法
KR102599662B1 (ko) 2018-07-27 2023-11-07 삼성전자주식회사 주어진 동작 환경에 적합한 쓰기 전류에 기초하여 동작하는 메모리 장치 및 쓰기 전류를 구동하는 방법
JP2020038950A (ja) * 2018-09-06 2020-03-12 キオクシア株式会社 半導体記憶装置及びそのデータ読み出し方法
US11532357B2 (en) 2021-01-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with temperature modulated read voltage

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US8194441B2 (en) * 2010-09-23 2012-06-05 Micron Technology, Inc. Phase change memory state determination using threshold edge detection
KR101970314B1 (ko) * 2012-04-10 2019-04-18 삼성전자주식회사 불휘발성 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치
KR20140028480A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
KR101295537B1 (ko) * 2012-12-31 2013-08-12 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
KR102104504B1 (ko) 2014-01-28 2020-04-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
KR102211126B1 (ko) 2014-04-17 2021-02-02 삼성전자주식회사 동작 성능을 조절하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20150121562A (ko) 2014-04-21 2015-10-29 삼성전자주식회사 비휘발성 메모리 시스템 및 비휘발성 메모리 시스템의 동작방법
US9324423B2 (en) * 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200068747A (ko) * 2017-11-30 2020-06-15 마이크론 테크놀로지, 인크. 입력 데이터를 저장 데이터에 비교하기

Also Published As

Publication number Publication date
US20180108406A1 (en) 2018-04-19
US9875796B2 (en) 2018-01-23
US9990991B2 (en) 2018-06-05
US20170243639A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
KR20170097813A (ko) 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치
US9460786B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
US9384840B2 (en) Method compensation operating voltage, flash memory device, and data storage device
US9455032B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
US10817222B2 (en) Nonvolatile memory apparatus, semiconductor system including the nonvolatile memory apparatus, and operating method of the nonvolatile memory apparatus
US20150103589A1 (en) Resistive memory apparatus, operation method thereof, and system having the same
KR20180063956A (ko) 비휘발성 메모리 장치
KR20190036893A (ko) 메모리 장치 및 그것의 제어 방법
KR20190042892A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20200117374A (ko) 비휘발성 메모리 장치, 이의 동작 방법 및 이를 이용하는 시스템
KR20200104603A (ko) 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
US9583174B1 (en) Semiconductor devices and semiconductor systems
KR20140041207A (ko) 데이터 스큐 보상 방법 및 이를 적용한 메모리 컨트롤러
US9373411B2 (en) Antifuse control circuit and antifuse reading method
US10096371B2 (en) Data storage device and operating method thereof
US8359424B2 (en) Flash memory device and reading method thereof
US9263125B2 (en) Nonvolatile memory apparatus, and semiconductor system and computer device using the same
US8054708B2 (en) Power-on detector, operating method of power-on detector and memory device including the same
KR102571185B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20220135768A (ko) 반도체 장치 내 전원을 모니터링하기 위한 장치
KR102488583B1 (ko) 메모리 장치 및 이의 기준전압 설정 방법
US10353611B2 (en) Data storage device and operating method thereof
KR20180018882A (ko) 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치