KR102104504B1 - 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템 - Google Patents

저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR102104504B1
KR102104504B1 KR1020140010575A KR20140010575A KR102104504B1 KR 102104504 B1 KR102104504 B1 KR 102104504B1 KR 1020140010575 A KR1020140010575 A KR 1020140010575A KR 20140010575 A KR20140010575 A KR 20140010575A KR 102104504 B1 KR102104504 B1 KR 102104504B1
Authority
KR
South Korea
Prior art keywords
memory cell
resistor
change
temperature
resistance
Prior art date
Application number
KR1020140010575A
Other languages
English (en)
Other versions
KR20150089670A (ko
Inventor
김명섭
박해찬
이세호
이승윤
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140010575A priority Critical patent/KR102104504B1/ko
Publication of KR20150089670A publication Critical patent/KR20150089670A/ko
Application granted granted Critical
Publication of KR102104504B1 publication Critical patent/KR102104504B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것으로, 본 기술에 따른 저항 변화 메모리 장치는 복수의 저항 변화 메모리 셀이 배열되는 메모리 셀 어레이 및 상기 복수의 저항 변화 메모리 셀 중 선택된 메모리 셀의 온도의 변화를 감지하고, 감지된 온도 변화에 따라 선택된 셀의 전류 레벨이 변하도록 제어하는 리드 제어 회로를 포함할 수 있다.

Description

저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템{VARIABLE RESISTANCE MEMORY APPARATUS AND MEMORY SYSTME COMPRISING THE SAME}
본 발명은 메모리 시스템에 관한 것으로, 보다 상세하게는 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
최근 반도체 메모리 장치는 고성능화 및 저전력화의 요구에 따라 비휘발성(non-volitile)이며 리프레쉬(refresh)가 필요없는 차세대 메모리 장치들이 연구되고 있다. 이러한 차세대 반도체 메모리 장치 중 하나로 저항 변화 메모리 장치가 제안되었고, 이러한 저항 변화 메모리 장치로는 PCRAM, ReRAM, MRAM, STT-MRAM, PoRAM 등이 포함될 수 있다.
저항 변화 메모리 장치 중 하나인 상변화 메모리 장치(Phase-change Random Access Memory: PRAM)는 일반적으로 칼코겐 화합물로 이루어지는 상변화 물질에 전기적인 펄스를 가하여 비정질(amorphous) 상태와 결정질(crystal) 상태 사이의 저항 차이를 이용하여 데이터를 저장한다.
이러한 상변화 메모리 장치는 보다 명확한 데이터를 읽기 위해서는 저항 분포 차이를 명확하게 구분할 수 있는 센싱 마진이 중요하다.
그러나, 상변화 메모리 장치의 상변화 물질로 많이 이용되는 GST 물질이 외부 온도의 영향에 따라 저항 값이 변하는 특성을 가지고 있다.
이러한 GST의 특성으로 인해 센싱 마진이 감소하게 되면 일정한 전압을 인가해 저항 값을 리드(read)하는 경우 각 레벨의 저항 값을 명확하게 구분하지 못해 메모리 장치의 신뢰성을 저하시키는 문제점이 있다.
본 발명의 실시예는 저항 레벨을 리드하는 방법을 개선하여 메모리 장치의 신뢰성을 향상시킬 수 있도록 하는 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
본 발명의 실시예는 외부 온도의 변화에 따라 변하는 저항 레벨을 변화시켜 저항 변화 메모리 장치의 신뢰성을 향상시킬 수 있도록 하는 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템에 관한 것이다.
본 발명의 일실시예에 따른 저항 변화 메모리 장치는 복수의 저항 변화 메모리 셀이 배열되는 메모리 셀 어레이 및 상기 복수의 저항 변화 메모리 셀 중 선택된 메모리 셀의 온도의 변화를 감지하고, 감지된 온도 변화에 따라 선택된 셀의 전류 레벨이 변하도록 제어하는 리드 제어 회로를 포함할 수 있다.
본 발명의 일실시예에 따른 메모리 시스템은 복수의 저항 변화 메모리 셀 중 선택된 메모리 셀의 전류 레벨을 온도 변화에 따라 변하도록 제어하는 저항 변화 메모리 장치 및 상기 저항 변화 메모리 장치의 동작을 제어하는 메모리 컨트롤러를 포함할 수 있다.
본 기술은 외부 온도 변화에 따라 변하는 저항 레벨을 리드(read)하는 방법을 개선하여 저항 변화 메모리 장치의 신뢰성을 향상시킬 수 있다.
본 기술은 외부 온도 변화에 따라 변하는 저항 레벨을 보상하여 저항 변화 메모리 장치의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템의 구성을 개략적으로 나타내는 블록도이다.
도 2는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 구성을 개략적으로 나타내는 블록도이다.
도 3은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 리드 제어 회로 구성을 개략적으로 나타내는 블록도이다.
도 4는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 리드 제어 회로의 온도보상부를 나타내는 회로도이다.
도 5는 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 외부 온도 변화에 따라 전류 레벨을 변화시켜 저항 레벨을 리드하는 방법을 나타내는 도면이다.
도 6은 일반적인 저항 변화 메모리 장치의 외부 온도 변화에 따라 전압 레벨을 변화시켜 저항 레벨을 리드하는 방법을 나타내는 도면이다.
도 7은 본 발명의 일실시예에 따른 저항 변화 메모리 장치의 센싱 마진을 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 자세히 설명하도록 한다. 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도 1을 참조하면, 본 발명의 일실시예에 따른 메모리 시스템(1000)은 메모리 컨트롤러(100) 및 저항 변화 메모리 장치(200)를 포함할 수 있다.
메모리 컨트롤러(100)는 외부 장치 또는 사용자로부터 명령을 인터페이스(미도시)를 통해 입력받아 저항 변화 메모리 장치(200)의 전반적인 동작을 제어할 수 있다.
저항 변화 메모리 장치(200)는, 도 2에 도시된 바와 같이, 메모리 셀 어레이(210), 컬럼 선택 회로(220), 로우 선택 회로(230), 리드 제어 회로(240) 및 라이트 제어 회로(250)를 포함할 수 있다.
메모리 셀 어레이(210)는 외부로부터 입력되는 데이터를 저장하는 복수의 메모리 셀을 포함할 수 있다. 여기서, 메모리 셀은 가변 저항 물질로 이루어질 수 있다. 가변 저항 물질은, 예를 들어, 칼코겐 화합물인 게르마늄(Ge)-안티몬(Sb)-텔루르(Te)계 물질(이하 'GST'라 함)일 수 있다.
컬럼 선택 회로(220)는 컬럼 어드레스를 제공받아 디코딩하여 리드(read) 또는 라이트(write)될 복수의 메모리 셀(MC)의 열(column)을 선택한다.
로우 선택 회로(230)는 로우 어드레스를 제공받아 디코딩하여 리드(read) 또는 라이트(write)될 복수의 메모리 셀(MC)의 행(row)을 선택한다.
리드 제어 회로(240)는 메모리 셀에 저장된 데이터를 리드하기 위한 회로로, 선택된 메모리 셀에 리드 바이어스를 제공하여 선택된 메모리 셀의 저항 레벨을 리드하고, 상기 저항 레벨이 미리 설정되는 저항 원도우 내에 들어왔는지 여부를 검증한다. 이러한 리드 제어 회로(240)는, 도 3에 도시된 바와 같이, 온도감지부(241), 온도보상부(242) 및 센싱 마진 리드부(243)를 포함할 수 있다.
온도감지부(241)는 상기 메모리 셀 어레이(210)와 연결되어 외부 환경에 의해 변하는 상기 메모리 셀의 온도 변화를 감지한다. 이러한 온도감지부(241)는 써미스터(Thermistor)를 포함할 수 있고, 온도 변화에 따라 저항 레벨이 변화될 수 있는 물질로 이루어질 수 있다. 온도 변화에 따라 저항 레벨이 변화될 수 있는 물질로는, 예를 들어, 온도가 증가하면 저항이 감소되는 물질인 Ni과 Mn을 포함하는 산화물 또는 온도가 증가하면 저항이 증가하는 물질인 BiTiO3 화합물 또는 PbTiO3 화합물이 이용될 수 있다. 여기서, 온도감지부(241)과 리드 제어 회로(240)에 포함되는 것으로 기술하였으나, 이에 한정되는 것은 아니고, 상기 메모리 셀 어레이(210)에 포함되어 형성될 수 있다. 예를 들어, 메모리 셀을 구성하는 기판이나 비트라인과 같은 메탈라인 상부에 써미스터 물질을 이용하여 형성할 수 있다.
온도보상부(242)는 상기 온도감지부(241)에서 감지된 온도 변화에 따라 전류 레벨을 변화시켜 온도 변화에 의한 저항 변화 메모리 장치(200)의 동작 오류가 일어나지 않도록 보상한다. 이러한 온도보상부(242)는, 도 4를 참조하면, 동작 전압(VPP)에 연결되는 피모스 트랜지스터(2421), 상기 피모스 트랜지스터(2421)와 직렬로 연결되는 제1저항(R1)과 제2저항(R2) 및 상기 제2저항(R2)와 연결되는 엔모스 트랜지스터(2422)를 포함할 수 있다. 여기서, 피모스 트랜지스터(2421)는 일정한 바이어스 전압(Vbias)을 제공받고, 엔모스 트랜지스터(2422)는 선택된 셀에서 센싱된 전류 레벨이 입력된다. 이러한 온도보상부(242)의 동작에 대해 보다 상세히 살펴보면, 피모스 트랜지스터(2421)는 동작 전압(VPP)에 연결되어 동작 전압(VPP)의 레벨이 변하는 방향으로 전류 레벨을 보상하는 신호인 클램핑 제어 신호(Icmp)의 레벨도 변하게 된다. 여기서, 제1저항(R1)과 제2저항(R2)에 의해 변화된 전류 레벨이 조절되게 된다. 다시 말해, 외부 온도가 높아지면 제1저항(R1)과 제2저항(R2)의 저항값이 감소하여 노드(N1)로 흐르는 전류의 크기를 증가시켜 클램핑 제어 신호(Icmp)의 레벨이 증가되어 온도 변화에 의한 전류 레벨을 보상하게 된다. 한편, 외부 온도가 낮아지면 제1저항(R1)과 제2저항(R2)의 저항값이 증가하여 노드(N1)로 흐르는 전류의 크기를 감소시켜 클램핑 제어 신호(Icmp)의 레벨이 감소되어 온도 변화에 의한 전류 레벨을 보상하게 된다.
센싱 마진 리드부(243)는 선택된 메모리 셀의 저항 레벨이 미리 설정되는 저항 윈도우 내에 들어왔는지 여부를 검증한다. 이러한 센싱 마진 리드부(243)는, 도 4를 참조하면, 전류 클램핑 제어 신호(Icmp)와 기준 전류값(Iref)를 비교하여 비교 결과를 출력하는 비교기(2431)을 포함할 수 있다. 이러한 본 발명의 일실시예에 따른 저항 변화 메모리 장치(200)의 센싱 마진 리드부(243)는, 도 5를 참조하면, 기준 온도인 25℃에서 기준 전류 레벨(Iref, 1.0E-06A)을 설정하고, 온도 변화에 따라 레벨이 조절된 클램핑 제어 신호(Icmp)에 따라 전류 레벨을 변화시켜 전류 레벨을 리드하게 된다. 다시 말해, 도 5를 참조하면, 본 발명의 일실시예에 따른 저항 변화 메모리 장치(200)의 센싱 마진 리드부(243)는 온도감지부(241)의 감지 결과 온도가 85℃로 기준 온도인 25℃보다 높아지면 클램핑 제어 신호(Icmp)의 전류 레벨이 증가되어 리드 전류 레벨이 기준 전류 레벨(Iref, 1.0E-06A)보다 높아지고, 온도감지부(241)의 감지 결과 온도가 -25℃로 기준 온도인 25℃보다 낮아지면 클램핑 제어 신호(Icmp)의 전류 레벨이 감소되어 리드 전류 레벨이 기준 전류 레벨(Iref, 1.0E-06A)보다 낮아지는 것을 알 수 있다.
이와 같이 본 발명의 일실시예에 따른 저항 변화 메모리 장치(200)의 센싱 마진 리드부(243)가 온도 변화에 따라 전류 레벨을 변화시켜 선택된 셀을 리드하는 이유는 일반적인 방식인 기준 전압 레벨을 설정하여 온도 변화에 따라 전압 레벨을 변화시켜 리드하는 방법보다 그 오류를 감소시킬 수 있기 때문이다. 참고로, 도 6을 참조하면, 도 6은 일반적으로 기준 전압 레벨을 설정하여 온도 변화에 따라 전압 레벨을 변화시켜 리드하는 방식을 나타내는 것으로, 기준 온도인 25℃에서 기준 전압 레벨(Vref, 0.4V)를 설정하고, 온도 변화에 따라 전압 레벨을 변화시키게 된다. 그러나, 도 6에 도시된 바와 같이, 85℃로 외부 온도가 변화되어 전압 레벨을 변화시킨 경우와 -25℃로 외부 온도가 변화되어 전압 레벨을 변화시킨 경우 그 변화의 폭(b)이 도 5의 변화의 폭(a)보다 좁음을 알 수 있다. 이렇게 변화의 폭이 좁은 경우 그 값을 리드하는데 오류를 일으킬 수 있다.
이에 따라, 본원발명의 일실시예에 따른 저항 변화 메모리 장치(200)는, 도 7에 도시된 바와 같이, 외부 온도의 변화에 따라 전류 레벨을 변화시켜 리드하는 경우(A) 온도 변화를 무시하고 미리 설정된 기준 전류 레벨에서 리드하는 경우(B)에 비해 센싱 마진이 증가되는 것을 알 수 있다.
라이트 제어 회로(250)는 복수의 메모리 셀(MC)에 데이터를 저장하기 위한 회로이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (11)

  1. 복수의 저항 변화 메모리 셀이 배열되는 메모리 셀 어레이; 및
    상기 메모리 셀 어레이와 연결되고, 상기 복수의 저항 변화 메모리 셀 중 선택된 메모리 셀의 온도의 변화를 감지하여, 감지된 온도 변화에 따라 상기 선택된 메모리 셀의 리드 전류 레벨이 변하도록 제어하는 리드 제어 회로를 포함하며,
    상기 리드 제어 회로는,
    상기 선택된 셀의 상기 온도 변화에 따라 가변되는 전류를 출력하는 저항, 및
    상기 저항의 출력 터미널과 연결되어 상기 저항의 출력 전류 및 미리 설정된 기준 전류를 비교하는 센싱 마진 리드부를 포함하며,
    상기 온도가 높아지면 상기 저항의 출력 전류가 증대되고,
    상기 온도가 낮아지면 상기 저항의 출력 전류가 감소되는 저항 변화 메모리 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    상기 리드 제어 회로는
    상기 저항과 연결되고, 바이어스 전압에 응답하여 동작 전압을 상기 저항에 제공하는 피모스 트랜지스터를 더 포함하는 저항 변화 메모리 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서, 상기 메모리 셀 어레이는,
    상변화 메모리 셀로 이루어지는 저항 변화 메모리 장치.
  7. 복수의 상변화 메모리 셀들을 포함하는 메모리 셀 어레이; 및
    상기 메모리 셀 어레이와 연결되며, 선택된 메모리 셀에 리드 바이어스를 제공하여, 선택된 상변화 메모리 셀의 저항 레벨을 리드하는 리드 제어 회로를 포함하고,
    상기 리드 제어 회로는,
    동작 전압(VPP)에 연결되는 피모스 트랜지스터,
    상기 피모스 트랜지스터와 직렬로 연결되는 저항; 및
    상기 저항의 출력 노드에서 발생되는 전류 및 기준 전류를 비교하여 센싱 마진을 검증하는 센싱 마진 리드부를 포함하며,
    상기 저항의 출력 노드에서 발생되는 상기 전류는 상기 메모리 셀의 온도 변화에 따라 가변되는 레벨을 출력하여, 온도 변화에 따른 상기 메모리 셀의 리드 전류를 보상하는 저항 변화 메모리 시스템.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020140010575A 2014-01-28 2014-01-28 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템 KR102104504B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140010575A KR102104504B1 (ko) 2014-01-28 2014-01-28 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140010575A KR102104504B1 (ko) 2014-01-28 2014-01-28 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20150089670A KR20150089670A (ko) 2015-08-05
KR102104504B1 true KR102104504B1 (ko) 2020-04-24

Family

ID=53886069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140010575A KR102104504B1 (ko) 2014-01-28 2014-01-28 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템

Country Status (1)

Country Link
KR (1) KR102104504B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170097813A (ko) 2016-02-18 2017-08-29 에스케이하이닉스 주식회사 상황에 따라 정확한 리드 전압을 제공하는 저항 변화 메모리 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929304B1 (ko) 2008-08-04 2009-11-27 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101464256B1 (ko) * 2008-06-13 2014-11-25 삼성전자주식회사 온도 센서를 포함하는 메모리 시스템
KR100944328B1 (ko) * 2008-08-04 2010-03-03 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치
KR101652785B1 (ko) * 2010-12-07 2016-09-01 삼성전자주식회사 반도체 장치 및 상기 반도체 장치의 데이터 감지 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929304B1 (ko) 2008-08-04 2009-11-27 주식회사 하이닉스반도체 온도 보상 상 변화 메모리 장치

Also Published As

Publication number Publication date
KR20150089670A (ko) 2015-08-05

Similar Documents

Publication Publication Date Title
KR102001323B1 (ko) 메모리 셀 애플리케이션들을 위한 선택 디바이스
US7245526B2 (en) Phase change memory device providing compensation for leakage current
US11948631B2 (en) Memory device and operating method thereof
US8902628B2 (en) Resistive memory device and sensing margin trimming method thereof
US7426134B2 (en) Sense circuit for resistive memory
US7646632B2 (en) Integrated circuit for setting a memory cell based on a reset current distribution
JP2009020998A (ja) 読み出しエラーを減らすことができるマルチレベル相変化メモリ装置及びその読み出し方法
US8194473B2 (en) Non-volatile semiconductor memory circuit
US8659930B2 (en) Non-volatile memory device
US10747448B2 (en) Reducing disturbance between adjacent regions of a memory device
KR20140090879A (ko) 불휘발성 메모리 장치 및 그것의 읽기 방법
KR20120079739A (ko) 반도체 메모리 장치
CN109872751B (zh) 存储器装置及其操作方法
US10672473B2 (en) Semiconductor memory device
KR20150116270A (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US8374024B2 (en) System for handling data in a semiconductor memory apparatus
US8867265B1 (en) Semiconductor memory apparatus
KR20130033018A (ko) 디스터번스를 줄일 수 있는 반도체 집적 회로 시스템 및 그 구동방법
US8873322B2 (en) Nonvolatile memory apparatus
KR102104504B1 (ko) 저항 변화 메모리 장치 및 이를 포함하는 메모리 시스템
US11823737B2 (en) Adaptive control to access current of memory cell description
KR20090117464A (ko) 저항체를 이용한 비휘발성 메모리 장치
KR20120079738A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant