CN106796818A - 用于存储器单元应用的选择装置 - Google Patents

用于存储器单元应用的选择装置 Download PDF

Info

Publication number
CN106796818A
CN106796818A CN201580055872.0A CN201580055872A CN106796818A CN 106796818 A CN106796818 A CN 106796818A CN 201580055872 A CN201580055872 A CN 201580055872A CN 106796818 A CN106796818 A CN 106796818A
Authority
CN
China
Prior art keywords
selection device
electrode
memory cell
semi
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580055872.0A
Other languages
English (en)
Other versions
CN106796818B (zh
Inventor
戴维·H·威尔士
克里斯托弗·D·卡登
肯纳·欧诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN106796818A publication Critical patent/CN106796818A/zh
Application granted granted Critical
Publication of CN106796818B publication Critical patent/CN106796818B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明包含选择装置及将选择装置用于存储器单元应用的方法。实例性选择装置包含：第一电极，其具有特定几何形状；半导体材料，其形成于所述第一电极上；及第二电极，其具有所述特定几何形状并形成于所述半导体材料上，其中所述选择装置经配置以响应于施加到所述选择装置的信号而在电阻状态之间快动。

Description

用于存储器单元应用的选择装置
技术领域
本发明一般来说涉及半导体存储器装置及方法，且更特定来说涉及用于存储器单元应用的选择装置。
背景技术
存储器装置通常经提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、电阻式存储器及快闪存储器，以及其它。电阻式存储器的类型包含可编程导体存储器及电阻式随机存取存储器(RRAM)，以及其它。
存储器装置用作用于需要高存储器密度、高可靠性及在无电力的情况下的数据保持的宽广范围的电子应用的非易失性存储器。非易失性存储器可用于(举例来说)个人计算机、便携式存储器条、固态驱动器(SSD)、数码相机、蜂窝式电话、例如MP3播放器等便携式音乐播放器、电影播放器及其它电子装置中。
RRAM装置包含基于存储元件的电阻电平而存储数据的电阻式存储器单元。可(例如)通过将能量源(例如正电压或负电压)施加到单元达特定持续时间而将所述单元编程到(例如)对应于特定电阻电平的所要状态。可将一些RRAM单元编程到多个状态，使得所述RRAM单元可表示(例如，存储)两个或多于两个位的数据。
举例来说，可通过响应于所施加询问电压而感测穿过电阻式存储器单元的电流来确定(例如，读取)选定电阻式存储器单元的编程状态。基于存储器单元的电阻电平而变化的所感测电流可指示电阻式存储器单元的编程状态。
在各种实例中，电阻式存储器单元阵列可易出读取干扰问题。举例来说，作为读取操作的一部分，电流可从选定存取线(例如，字线)穿过选定存储器单元流动到数据/感测线(例如，位线)。然而，在各种阵列架构(例如，交叉点架构)中，电流也流动到与选定位线交叉的未选字线中。电流到未选字线中的传导可(例如)由于降低输出阻抗以及其它缺点而减小区分数据状态的能力。
附图说明
图1是根据本发明的一或多个实施例的电阻式存储器单元阵列的一部分的框图。
图2A图解说明根据本发明的一或多个实施例的选择装置的横截面图。
图2B图解说明根据本发明的一或多个实施例的图2A中所图解说明的选择装置的俯视图。
图3A-1图解说明根据本发明的一或多个实施例的选择装置的横截面图。
图3B-1图解说明根据本发明的一或多个实施例的图3A-1中所图解说明的选择装置的俯视图。
图3A-2图解说明根据本发明的一或多个实施例的选择装置的横截面图。
图3B-2图解说明根据本发明的一或多个实施例的图3A-2中所图解说明的选择装置的俯视图。
图4A图解说明根据本发明的一或多个实施例的选择装置的横截面图。
图4B图解说明根据本发明的一或多个实施例的图4A中所图解说明的选择装置的俯视图。
图5是图解说明根据本发明的一或多个实施例的选择装置的电压与电流关系的曲线图。
具体实施方式
本发明包含选择装置及将选择装置用于存储器单元应用的方法。实例性选择装置包含：第一电极，其具有特定几何形状；半导体材料，其形成于所述第一电极上；及第二电极，其具有所述特定几何形状并形成于所述半导体材料上，其中所述选择装置经配置以响应于施加到所述选择装置的信号而在电阻状态之间快动。
根据本发明的实施例可包含选择装置，所述选择装置响应于施加到所述选择装置且接着从所述选择装置去除的信号高于阈值电压而在第一电阻状态与第二电阻状态之间快动。作为一实例，当选择装置响应于施加到所述选择装置的信号大于阈值电压而处于第一电阻状态中时，本发明的实施例可支持大于1MA/cm2的电流密度。举例来说，本发明的实施例可包含例如提供用于存储器应用(例如电阻式存储器应用)的双向选择装置等益处。作为一实例，当形成存储器阵列(例如RRAM阵列)时，可在足够低以支持后段处理(BEOL)的温度下形成根据本发明的一或多个选择装置。各种实施例提供具有与部分选择读取方法(例如半选择读取方法或三分之一选择读取方法)相关联的高接通电流对关断电流比率(Ion/Ioff)的选择装置。即，与存储器阵列相关联的接通电压(Von)下的Ion/Ioff比对应半选择电压(Von/2)或三分之一选择电压(Von/3)下的Ion/Ioff大得多。作为一实例，在一些实施例中，Von下的Ion/Ioff可比Von/2下的Ion/Ioff大至少1×104倍。各种实施例包含选择装置的随着选择装置的面积按比例缩放的泄漏电流。
在本发明的以下详细描述中，参考形成本发明的一部分且其中以图解说明方式展示可如何实践本发明的一或多个实施例的附图。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出工艺、电及/或结构改变。如本文中所使用，特定来说关于图式中的参考编号的标示符“M”及“N”指示可包含如此标示的若干个特定特征。如本文中所使用，“若干个”某一特定事物可是指此类事物中的一或多者(例如，若干个存储器装置可是指一或多个存储器装置)。
本文中的图遵循其中第一个数字或前几个数字对应于图式的图编号且其余数字识别图式中的元件或组件的编号惯例。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图2A中208可指代元件“08”，且在图3A中类似元件可指代为308。如将了解，可添加、更换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。
图1是根据本发明的一或多个实施例的存储器单元阵列100的一部分的框图。阵列100是两端子交叉点阵列，其具有位于若干个存取线102-0、102-1、…、102-N(本文中，可称为字线)与若干个数据/感测线104-0、104-1、…、104-M(本文中，可称为位线)的相交点处的存储器单元。如所图解说明，字线102-0、102-1、…、102-N彼此平行且正交于位线104-0、104-1、…、104-M，所述位线大体上彼此平行；然而，实施例并不限于此。
根据本文中所描述的一或多个实施例，每一存储器单元可包含与选择装置108(例如，存取装置)串联耦合的存储元件106(例如，电阻式存储器元件)。举例来说，存储元件106可包含可具有可变电阻的可编程部分。举例来说，存储元件106可包含一或多个电阻可变材料，例如包含两种或多于两种金属(例如，过渡金属、碱土金属及/或稀土金属)的过渡金属氧化物材料或钙钛矿。与存储器单元的存储元件106相关联的电阻可变材料的其它实例可包含硫属化合物、二元金属氧化物、巨磁阻材料及/或各种基于聚合物的电阻可变材料，以及其它。如此，存储器单元可是RRAM单元、PCRAM单元及/或导电桥接存储器单元，以及各种其它类型的电阻式存储器单元。
在一或多个实施例中，对应于每一存储器单元的选择装置108包含第一电极、半导体材料及第二电极。选择装置的第一电极、半导体材料及第二电极可经配置使得当将信号施加到选择装置108时所述选择装置在第一电阻状态与第二电阻状态之间快动。举例来说，当将大于阈值电压的信号施加到选择装置108时，选择装置108可从第一电阻状态快动到第二电阻状态。因此，当将大于阈值电压的信号施加到选择装置108时，所述选择装置快动到第二电阻状态且与对存储器单元进行编程及/或读取相关联的电流可穿过所述选择装置到达存储元件106。一旦从选择装置108去除所述信号，选择装置108便快动回到第一电阻状态。在若干个实施例中，当将信号施加到选择装置108且从选择装置108去除所述信号时，选择装置108可重复地在电阻状态之间快动。
在若干个实施例中，选择装置108可经配置使得所述选择装置的第一电阻状态不允许与对存储器单元进行编程及/或读取相关联的电流穿过选择装置108到达存储器单元的存储元件106。而且，选择装置108可经配置使得所述选择装置的第二电阻状态允许与对存储器单元进行编程及/或读取相关联的电流穿过选择装置108到达存储器单元的存储元件106。在若干个实施例中，选择装置108可经配置使得当选择装置108处于与大于阈值电压的信号相关联的电阻状态中时，存储器单元的存储元件106可见证大于1MA/cm2的电流密度。
在若干个实施例中，当基于选择装置108的大小及构成选择装置108的材料而将信号施加到选择装置108时，选择装置108可经配置以在电阻状态之间快动。举例来说，可基于选择装置108的大小及构成选择装置108的材料而配置电阻状态之间的快动发生的情况下的阈值电压。在若干个实施例中，选择装置108可包含以具有小于大约30纳米的直径的圆形几何形状配置的第一电极及第二电极。举例来说，选择装置108可在两个电极之间包含半导体材料且所述半导体材料及所述两个电极可掺杂有光学吸附剂(例如，碳)。而且，绝缘材料可形成于所述两个电极及所述半导体材料的侧壁上。绝缘材料可控制半导体材料中的热损耗，使得选择装置可具有所要电阻性质。举例来说，用碳来掺杂电极及/或半导体材料及/或在电极及半导体材料的侧壁上提供绝缘材料可为选择装置108提供热性质以达到当将电压(例如编程及/或读取信号)施加到所述选择装置时所述选择装置在电阻状态之间快动的情况下的温度。举例来说，选择装置108的各种热、电及结构性质可经配置使得存储元件106及选择装置108可与控制电路一起操作。在若干个实施例中，选择装置108可经配置以在大约0.1V到10V之间操作且在小于大约1μA的电流的情况下在电阻状态之间快动。举例来说，当将具有大约1nA到100nA的对应电流的0.5V到5V的信号施加到选择装置108时，选择装置108达到大于600℃的温度。在若干个实施例中，当施加半选择电压或三分之一选择电压时，选择装置108的泄漏电流(例如)可小于大约1μA。举例来说，当将半选择电压施加到选择装置108时，所述选择装置的泄漏电流可小于大约10nA。
作为一实例，可根据半选择方法(例如，半选择偏置方案)来操作阵列100。半选择方法可包含：将半选择电压(V/2)施加到选定位线(例如，耦合到选定存储器单元的位线)且将负半选择电压(-V/2)施加到选定字线(例如，耦合到选定存储器单元的字线)，同时以参考电位(例如，接地电位)偏置未选字线。在图1中所图解说明的实例中，存储器单元105是选定存储器单元。即，选定存储器单元105耦合到以V/2偏置的选定位线104-1及以-V/2偏置的选定字线102-1。如此，跨越选定存储器单元105而施加全选择电压(V)。耦合到选定位线104-1及选定字线102-1的未选存储器单元(例如，未选存储器单元107-0及107-1)经历+/-V/2的半选择电压且可称为“半选定”单元。在此实例中，不偏置耦合到未选位线及/或字线的未选存储器单元(例如，所述未选存储器单元经历0V的接地电位)。举例来说，选择电压(V)可是写入电压或读取电压。
对于选择装置来说，提供尽可能大的半选择比率(HSR)可是有益的。HSR可是指流动穿过选定存储器单元(例如，105)的电流对流动穿过半选定存储器单元(例如，107-0及107-1)的电流的比率。举例来说，如下文中所进一步描述，根据一或多个实施例的选择装置可提供104：1到105：1或更大的半选择比率。HSR越大，由半选定存储器单元(例如，107-0及107-1)中的电流流动所致的电力耗散越低，且在读取及/或写入操作期间的信噪比(S/N)越大，这可减小对半选定存储器单元的读取及/或写入干扰的可能性。半选择方法经提供为一个实例且实施例并不限于特定编程及/或读取方法。
本发明的实施例并不限于与对存储器单元进行编程或读取相关联的半选择方法。举例来说，可根据其它偏置方案(例如三分之一选择方法)来操作阵列100。作为一实例，三分之一选择方法可包含：将全选择电压(V)施加到选定位线且将接地电位施加到选定字线，同时以V/3偏置未选位线且以(2V)/3偏置未选字线，使得未选字线与位线之间的电压是约+/-V/3。
在各种实施例中，对应于阵列100的存储器单元的选择装置108可是“双极的”，因为所述选择装置在足够高的电压偏置状况下准许双向电流流动(例如，在前向方向及反向方向两者上)，但在较低电压状况下阻挡电流流动。
图2A图解说明根据本发明的一或多个实施例的选择装置208的横截面图。在图2A中，选择装置208包含电极210及半导体材料212。在若干个实施例中，举例来说，电极210可包含例如氮化钛硅(TiSiN)、氮化钽(TaN)及/或碳等材料。在若干个实施例中，电极210可包含掺杂有碳的金属。而且，电极210可包含若干个部分，例如由金属的部分、电阻器的部分及/或半导体的部分形成的层合件。电极210可包含半导体的部分，所述半导体可包含硅(Si)、硅锗(SiGe)、锗(Ge)、碳化硅(SiC)、氮化铝(AlN)、碳及/或类金刚石碳(DLC)，以及其它半导体。电极210中所包含的半导体的部分可掺杂有金属。举例来说，所述半导体可掺杂有掺杂剂金属的大约1E143个原子。电极210中所包含的半导体部分可是大约5nm到50nm厚。
在若干个实施例中，电极可包含与半导体材料212介接的材料的若干个部分。所述若干种材料可包含介接且可充当边界热阻的材料的组合，所述边界热阻可限制穿过电极210到半导体材料212的热耗散。材料的部分可由介接在一起的材料的若干个部分形成，所述材料包含钨/碳(W/C)、硅化钨/碳(WSix/C)、氮化钨/碳(WN/C)、钛/碳(Ti/C)、钨/碳化硅(W/SiC)、钨/经掺杂多晶半导体、硅化钨/经掺杂多晶半导体及/或氮化钨/经掺杂多晶半导体，以及其它材料组合。举例来说，多晶半导体可是掺杂有砷(As)、硼(B)、磷(P)、钛(Ti)、铝(Al)、锑(Sb)、锡(Sn)、铟(In)及/或铋(Bi)的硅(Si)、硅锗(SiGe)、锗(Ge)、碳化硅(SiC)及/或氮化铝(AlN)，以及其它材料。而且，碳(C)或硅化钨(WSix)的一部分可形成于电极210与半导体材料212之间。碳(C)或硅化钨(WSix)的所述部分可是大约1nm到30nm厚且可帮助防止电极210与半导体材料212之间的金属电子迁移。
在若干个实施例中，半导体材料212可包含非晶硅。而且，非晶硅可掺杂有碳以增加半导体材料212的热容。半导体材料212可经配置使得在将介于0.5V与5V之间的信号施加到选择装置208时电阻状态响应于半导体材料212加热到大于600℃的温度而改变。
图2B图解说明根据本发明的一或多个实施例的图2A中所图解说明的选择装置208的俯视图。如图2B中所图解说明，选择装置208可具有圆形几何形状。选择装置的电极210可具有大约100纳米或更小的直径。半导体材料212(图2B中未展示)可具有与电极相同的圆形几何形状。在若干个实施例中，选择装置208及电极210可具有大于10的纵横比。具有此类纵横比的选择装置及电极210可增加选择装置的热阻且减小选择装置中的热沉效应。在若干个实施例中，半导体材料212可具有与电极210不同的几何形状及/或大小。举例来说，半导体材料212可具有小于电极210的直径的直径。在若干个实施例中，电极210及/或半导体材料212可具有准正方形几何形状，以及其它几何形状。在若干个实施例中，真空可形成于邻近选择装置之间。邻近选择装置之间的真空可提供热绝缘，其可用以在加热及/或冷却邻近选择装置时减小对特定选择装置的热效应。
图3A-1图解说明根据本发明的一或多个实施例的选择装置308的横截面图。在图3A-1中，选择装置308包含加热器314、电极310及半导体材料312。在若干个实施例中，加热器314可与电极310接触。加热器314可由可增加选择装置308的热容的金属及/或碳以及其它材料形成。在若干个实施例中，举例来说，电极310可包含例如氮化钛硅(TiSiN)、氮化钽(TaN)及/或碳等材料。在若干个实施例中，电极310可包含掺杂有碳的金属。而且，电极310可包含由金属的部分及电阻器的部分形成的层合件。在若干个实施例中，半导体材料312可包含非晶硅。而且，非晶硅可掺杂有碳以增加半导体材料312的热容。
图3B-1图解说明根据本发明的一或多个实施例的图3A-1中所图解说明的选择装置308的俯视图。如图3B-1中所图解说明，选择装置308可具有圆形几何形状。选择装置308的加热器314及电极310(图3B-1中未展示)可具有大约30纳米或更小的直径。半导体材料312(图3B-1中未展示)可具有与电极相同的圆形几何形状。在若干个实施例中，半导体材料312可具有与电极310及/或加热器314不同的几何形状及/或大小。举例来说，半导体材料312可具有小于电极310及/或加热器314的直径的直径。在若干个实施例中，电极310、加热器314及/或半导体材料312可具有准正方形几何形状，以及其它几何形状。
图3A-2图解说明根据本发明的一或多个实施例的选择装置308的横截面图。在图3A-2中，选择装置308包含电极310、加热器314及半导体材料312。在若干个实施例中，电极310可与加热器314接触。在若干个实施例中，举例来说，电极310可包含例如氮化钛硅(TiSiN)、氮化钽(TaN)及/或碳等材料。在若干个实施例中，电极310可包含掺杂有碳的金属。而且，电极310可包含由金属的部分及电阻器的部分形成的层合件。加热器314可由可增加选择装置308的热容的金属及/或碳以及其它材料形成。在若干个实施例中，半导体材料312可包含非晶硅。而且，非晶硅可掺杂有碳以增加半导体材料312的热容。
图3B-2图解说明根据本发明的一或多个实施例的图3A-2中所图解说明的选择装置308的俯视图。如图3B-2中所图解说明，选择装置308可具有圆形几何形状。选择装置308的电极310及加热器314(图3B-2中未展示)可具有大约30纳米或更小的直径。半导体材料312(图3B-2中未展示)可具有与电极相同的圆形几何形状。在若干个实施例中，半导体材料312可具有与电极310及/或加热器314不同的几何形状及/或大小。举例来说，半导体材料312可具有小于电极310及/或加热器314的直径的直径。在若干个实施例中，电极310、加热器314及/或半导体材料312可具有准正方形几何形状，以及其它几何形状。
图4A图解说明根据本发明的一或多个实施例的选择装置408的横截面图。在图4A中，选择装置408包含电极410、半导体材料412及绝缘材料416。在若干个实施例中，举例来说，电极410可包含例如氮化钛硅(TiSiN)、氮化钽(TaN)及/或碳等材料。在若干个实施例中，电极410可包含掺杂有碳的金属。而且，电极410可包含由金属的部分及电阻器的部分形成的层合件。
在若干个实施例中，半导体材料412可包含非晶硅。而且，非晶硅可掺杂有碳以增加半导体材料412的热容。绝缘材料416可形成于电极410及半导体材料412的侧壁上。举例来说，绝缘材料416可包含二氧化硅(SiO2)、氮化硅(SiN)、氮化硼(BN)、氧化铝(Al2O3)、氧化铪(HfO2)、掺杂有小于50％的氧化钇(Y2O3)的氧化铪(HfO2)、氧化锆(ZrO2)、掺杂有介于4％与8％之间的氧化钇(Y2O3)的氧化锆(ZrO2)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化钇稳定氧化锆(YSZ)及/或烧绿石氧化物，以及其它绝缘材料。绝缘材料416可提供热绝缘以允许半导体材料加热到所述半导体材料的电阻状态快动到不同电阻状态的情况下的温度。在若干个实施例中，可形成绝缘材料，使得在绝缘材料与半导体材料及电极材料的侧壁之间存在真空。绝缘材料与半导体材料及电极材料的侧壁之间的真空可提供热绝缘以促进所述半导体材料的加热及/或冷却。
图4B图解说明根据本发明的一或多个实施例的图4A中所图解说明的选择装置408的俯视图。如图4B中所图解说明，选择装置408可具有圆形几何形状。选择装置408的绝缘材料416及电极410可具有大约30纳米或更小的经组合直径。半导体材料412(图4B中未展示)可具有与电极相同的圆形几何形状。在若干个实施例中，半导体材料412可具有与绝缘材料416及电极410不同的几何形状及/或大小。举例来说，半导体材料412可具有小于绝缘材料416及电极410的直径的直径。在若干个实施例中，电极410、绝缘材料416及/或半导体材料412可具有准正方形几何形状，以及其它几何形状。
图5是图解说明根据本发明的一或多个实施例的选择装置的电压与电流密度的关系的曲线图(例如，JV曲线图)。在图5中，JV曲线图520包含线522，线522图解说明当将信号(例如编程信号及/或读取信号)施加到选择装置(例如与图1到4相关联地描述的选择装置108、208、308、408)时所述选择装置上的电流密度的关系。
在一或多个实施例中，当信号(例如，第一信号)具有从大约0V斜变到大约3.2V的电压时，一旦所述信号达到在曲线图520上是大约3.2V的阈值电压，选择装置上的电流密度便开始显著地增加。举例来说，当信号从大约0V斜变到3.5V时，选择装置上的电流密度在从大约1E1A/cm2到1E5A/cm2的范围内，而当信号从大约3.2V斜变到3.5V时，选择装置上的电流密度在从大约1E5A/cm2到2E7A/cm2的范围内。对应于在从0V到3.2V的范围内的电压的电流可在从大约1E-10V到大约1E-4V的范围内。选择装置上的电流密度的增加是由具有本文中所描述的材料及几何形状的选择装置的电阻的下降而导致，所述电阻的下降归因于信号将所述选择装置加热。本文中所描述的选择装置可耐受重复加热到大于600℃的温度而不断裂。举例来说，施加从0V斜变到3.5V的信号致使选择装置加热。当选择装置由于施加到所述选择装置的信号的电压增加而达到阈值温度(TT)时，所述选择装置在电阻状态之间快动且选择装置的电阻降低若干个数量级。图5图解说明选择装置经配置以在将大于或等于大约3.2V的信号施加到所述选择装置时达到大于600℃的阈值温度，在所述阈值温度的情况下所述选择装置在电阻状态之间快动。一旦选择装置在电阻状态之间快动且所述选择装置的电阻降低，信号便以足以对存储器单元进行编程及/或读取的电流量值从所述选择装置传递到存储器单元的存储元件。
在图5中，曲线图520包含线524，线524图解说明当从选择装置(例如与图1到4相关联地描述的选择装置108、208、308、408)去除信号(例如，编程信号及/或读取信号)时所述选择装置上的电流密度的关系。
在一或多个实施例中，曲线图520上的线524图解说明当从选择装置去除具有大约3.5V的电压的信号(例如，第一信号)时导致所述选择装置上的电压降低。当选择装置上的电压降低时，所述选择装置的温度降低，此致使所述选择装置的电阻增加且也致使所述选择装置上的电流密度降低。在图5中，当从选择装置去除信号时，随着所述信号的电压从大约3.5V降低到2V，所述选择装置上的电流密度从大约2E7A/cm2降低到1E4A/cm2。而随着所述信号的电压从大约2V降低到0V，所述选择装置上的电流密度从大约1E4A/cm2降低到1E1A/cm2。在所述选择装置上的电压是大约2V时开始的选择装置上的电流密度的降低可与所述选择装置冷却到低于阈值温度的温度对应，在所述阈值温度的情况下所述选择装置在电阻状态之间快动。举例来说，当所述选择装置冷却到低于阈值温度时，选择装置的电阻可从第二电阻状态快动到第一电阻状态，在所述情况下所述第一电阻状态比所述第二电阻状态高若干个数量级。在若干个实施例中，在从所述选择装置去除信号之后小于15ns，选择装置可在电阻状态之间快动。一旦选择装置在电阻状态之间快动且选择装置的电阻增加，所述选择装置便处于电阻状态中，在所述情况下施加到所述选择装置的小于阈值电压的信号(例如，第二信号)不以足以对存储器单元进行编程及/或读取的电流量值从所述选择装置传递到存储器单元的存储元件。
本发明包含选择装置及将选择装置用于存储器单元应用的方法。实例性选择装置包含：第一电极，其具有特定几何形状；半导体材料，其形成于所述第一电极上；及第二电极，其具有所述特定几何形状并形成于所述半导体材料上，其中所述选择装置经配置以响应于施加到所述选择装置的信号而在电阻状态之间快动。
尽管本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所展示的特定实施例。本发明打算涵盖本发明的各种实施例的更改或变化形式。应理解，已以说明性方式而非限定性方式做出以上描述。在审阅以上描述之后，所属领域的技术人员将明了以上实施例的组合及本文中未具体描述的其它实施例。本发明的各种实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的各种实施例的范围应参考所附权利要求书连同此权利要求书被授权的等效内容的全部范围来确定。
在前述实施方式中，出于简化本发明的目的，将各种特征一起分组于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示的实施例必须使用比明确陈述于每一技术方案中更多的特征的意图。而是，如所附权利要求书反映：发明性标的物在于少于单个所揭示的实施例的所有特征。因此，特此将所附权利要求书并入到实施方式中，其中每一技术方案独立地作为单独实施例。

Claims (31)

1.一种存储器单元，其包括：
选择装置，其包含：
第一电极，其具有特定几何形状；
半导体材料，其形成于所述第一电极上；以及
第二电极，其具有所述特定几何形状并形成于所述半导体材料上，其中所述选择装置经配置以响应于施加到所述选择装置的信号而在电阻状态之间快动。
2.根据权利要求1所述的存储器单元，其中所述半导体是非晶硅。
3.根据权利要求1所述的存储器单元，其中所述选择装置包含随着所述选择装置的面积按比例缩放的泄漏电流。
4.根据权利要求1所述的存储器单元，其中所述半导体材料的宽度小于大约20纳米。
5.根据权利要求1所述的存储器单元，其中所述第一电极的纵横比大于10。
6.根据权利要求1所述的存储器单元，其中绝缘材料形成于所述第一电极的侧壁、所述第二电极的侧壁及所述半导体材料的侧壁上。
7.根据权利要求1所述的存储器单元，其中所述第一电极及所述第二电极包含氮化钛硅TiSiN。
8.根据权利要求1所述的存储器单元，其中所述第一电极及所述第二电极包含氮化钽TaN。
9.根据权利要求1所述的存储器单元，其中所述第一电极及所述第二电极包含光学吸附剂。
10.一种存储器单元，其包括：
选择装置，其包含：
第一电极，其具有特定几何形状；
半导体材料，其形成于所述第一电极上；
第二电极，其具有所述特定几何形状、形成于所述半导体材料上；以及
绝缘体材料，其形成于所述第一电极的侧壁、所述半导体材料的侧壁及所述第二电极的侧壁上。
11.根据权利要求10所述的存储器单元，其中所述半导体材料掺杂有碳。
12.根据权利要求10所述的存储器单元，其中所述第一电极及所述第二电极掺杂有碳。
13.根据权利要求10所述的存储器单元，其中第一电极及所述第二电极是由金属/电阻器层合件形成。
14.根据权利要求10所述的存储器单元，其中所述绝缘体材料是氮化硅。
15.根据权利要求10所述的存储器单元，其中所述绝缘体材料具有大于10的介电常数。
16.根据权利要求10所述的存储器单元，其中所述特定几何形状是具有小于20纳米的直径的圆形几何形状。
17.根据权利要求10所述的存储器单元，其包含与所述选择装置串联的电阻式存储元件。
18.根据权利要求10所述的存储器单元，其中所述电阻式存储元件的半选择比率HSR大于104。
19.根据权利要求10所述的存储器单元，其中所述选择装置支持穿过其的双向电流流动。
20.一种操作存储器单元的方法，所述方法包括：
在第一时间段期间将第一信号提供到电阻式存储器单元的选择装置，其中所述选择装置响应于所述信号大于阈值电压而从第一电阻状态快动到第二电阻状态；以及
在第二时间段期间将第二信号提供到所述电阻式存储器单元的所述选择装置，其中所述选择装置响应于所述信号小于所述阈值电压而保持处于所述第一电阻状态中。
21.根据权利要求20所述的方法，其中所述方法包含：响应于所述选择装置从所述第一电阻状态快动到所述第二电阻状态而将第一电流密度提供到所述存储器单元的电阻式存储元件；及响应于所述选择装置保持处于所述第一电阻状态中而将第二电流密度提供到所述存储器单元的所述电阻式存储元件。
22.根据权利要求20所述的方法，其中所述方法包含：在第三时间段期间从所述选择装置去除所述第一信号；及所述选择装置响应于去除所述第一信号而从所述第二电阻状态快动到所述第一电阻状态。
23.根据权利要求22所述的方法，其中所述第三时间段小于8纳秒ns。
24.根据权利要求20所述的方法，其中所述阈值电压是2.5V。
25.根据权利要求21所述的方法，其中所述第一电流密度大于1MA/cm2且所述第二电流密度小于或等于1MA/cm2。
26.根据权利要求20所述的方法，其中所述方法包含在所述第一时间段期间所述选择装置达到大于600℃的温度。
27.一种形成电阻式存储器单元阵列的电阻式存储器单元的方法，所述方法包括：
形成选择装置，其中所述选择装置包含：第一电极，其具有特定几何形状；半导体材料；第二电极，其具有所述特定几何形状；及绝缘体材料，其形成于所述第一电极、所述半导体材料及所述第二电极的侧壁上；
形成与所述选择装置串联的电压缓冲器；
形成与所述选择装置及两端子电压缓冲器串联的电阻式存储元件。
28.根据权利要求27所述的方法，其中形成所述选择装置是后段BEOL工艺。
29.根据权利要求27所述的方法，其中所述特定几何形状的宽度是基于与所述存储器单元相关联的操作电压。
30.根据权利要求27所述的方法，其中所述半导体材料的组合物是基于与所述存储器单元相关联的操作电压。
31.根据权利要求25所述的方法，其包含在不大于大约450℃的温度下形成所述选择装置。
CN201580055872.0A 2014-10-16 2015-10-12 用于存储器单元应用的选择装置 Active CN106796818B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/515,998 US9425390B2 (en) 2014-10-16 2014-10-16 Select device for memory cell applications
US14/515,998 2014-10-16
PCT/US2015/055060 WO2016060973A1 (en) 2014-10-16 2015-10-12 Select device for memory cell applications

Publications (2)

Publication Number Publication Date
CN106796818A true CN106796818A (zh) 2017-05-31
CN106796818B CN106796818B (zh) 2020-01-17

Family

ID=55747174

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580055872.0A Active CN106796818B (zh) 2014-10-16 2015-10-12 用于存储器单元应用的选择装置

Country Status (7)

Country Link
US (4) US9425390B2 (zh)
EP (1) EP3207575A4 (zh)
JP (1) JP6552614B2 (zh)
KR (1) KR102001323B1 (zh)
CN (1) CN106796818B (zh)
TW (1) TWI600013B (zh)
WO (1) WO2016060973A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108665926A (zh) * 2018-04-28 2018-10-16 华中科技大学 一种交叉开关结构的阻变存储器写干扰优化方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) * 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9425237B2 (en) * 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9425390B2 (en) * 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US11195839B2 (en) 2017-09-29 2021-12-07 Intel Corporation 2S-1C 4F2 cross-point DRAM array
US10593399B2 (en) * 2018-03-19 2020-03-17 Micron Technology, Inc. Self-selecting memory array with horizontal bit lines
US11574196B2 (en) 2019-10-08 2023-02-07 International Business Machines Corporation Dynamic management of weight update bit length
JP2022144045A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 セレクタ装置及び半導体記憶装置
US11894037B2 (en) * 2022-04-12 2024-02-06 Sandisk Technologies Llc First fire and cold start in memories with threshold switching selectors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
US20100091561A1 (en) * 2004-11-08 2010-04-15 Tyler Lowrey Programmable Matrix Array with Chalcogenide Material
US20130037776A1 (en) * 2011-08-09 2013-02-14 Kabushiki Kaisha Toshiba Variable resistance memory
US20130207068A1 (en) * 2012-02-09 2013-08-15 Micron Technology, Inc. Memory cells and memory cell formation methods using sealing material

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UA74150C2 (uk) 2002-01-09 2005-11-15 Дженерал Електрік Компані Спосіб формування покриття для створення теплового бар'єра та покриття для створення теплового бар'єра
DE60220245D1 (de) 2002-01-17 2007-07-05 St Microelectronics Srl Integriertes Widerstandselement, Phasenwechsel Speicherelement mit solchem Widerstandselement, und Verfahren zu seiner Herstellung
US6891747B2 (en) 2002-02-20 2005-05-10 Stmicroelectronics S.R.L. Phase change memory cell and manufacturing method thereof using minitrenches
JP2007158325A (ja) * 2005-12-07 2007-06-21 Sharp Corp 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
WO2008041303A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Limited Appareil à mémoire à semi-conducteur non volatile, procédé de lecture associé, procédé d'écriture associé et procédé d'effacement associé
JP4469023B2 (ja) * 2008-07-11 2010-05-26 パナソニック株式会社 不揮発性記憶素子およびその製造方法、並びにその不揮発性記憶素子を用いた不揮発性半導体装置
US8227788B2 (en) 2008-11-19 2012-07-24 Panasonic Corporation Nonvolatile memory element, and nonvolatile memory device
JP2013510438A (ja) 2009-11-06 2013-03-21 ラムバス・インコーポレーテッド 三次元メモリアレイ積層構造体
KR20130007572A (ko) 2010-03-16 2013-01-18 쌘디스크 3디 엘엘씨 금속 산화물 저항률 전환층과 함께 사용하기 위한 하부 전극
US8243506B2 (en) 2010-08-26 2012-08-14 Micron Technology, Inc. Phase change memory structures and methods
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8642985B2 (en) 2011-06-30 2014-02-04 Industrial Technology Research Institute Memory Cell
US8780607B2 (en) * 2011-09-16 2014-07-15 Micron Technology, Inc. Select devices for memory cell applications
US9142767B2 (en) 2011-09-16 2015-09-22 Micron Technology, Inc. Resistive memory cell including integrated select device and storage element
US9047943B2 (en) 2013-03-05 2015-06-02 Sandisk 3D Llc Non-volatile storage system biasing conditions for standby and first read
US9425390B2 (en) * 2014-10-16 2016-08-23 Micron Technology, Inc. Select device for memory cell applications
US9721646B1 (en) * 2016-06-29 2017-08-01 International Business Machines Corporation Prevention of SRAM burn-in

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1506972A (zh) * 2002-12-13 2004-06-23 ض� 存储器和存取器件及其方法
US20100091561A1 (en) * 2004-11-08 2010-04-15 Tyler Lowrey Programmable Matrix Array with Chalcogenide Material
US20130037776A1 (en) * 2011-08-09 2013-02-14 Kabushiki Kaisha Toshiba Variable resistance memory
US20130207068A1 (en) * 2012-02-09 2013-08-15 Micron Technology, Inc. Memory cells and memory cell formation methods using sealing material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108665926A (zh) * 2018-04-28 2018-10-16 华中科技大学 一种交叉开关结构的阻变存储器写干扰优化方法
CN108665926B (zh) * 2018-04-28 2021-08-03 华中科技大学 一种交叉开关结构的阻变存储器写干扰优化方法

Also Published As

Publication number Publication date
TW201629970A (zh) 2016-08-16
WO2016060973A1 (en) 2016-04-21
JP2017537463A (ja) 2017-12-14
EP3207575A1 (en) 2017-08-23
KR102001323B1 (ko) 2019-07-17
US20160111639A1 (en) 2016-04-21
JP6552614B2 (ja) 2019-07-31
KR20170068559A (ko) 2017-06-19
CN106796818B (zh) 2020-01-17
EP3207575A4 (en) 2018-06-20
US20170358627A1 (en) 2017-12-14
US9425390B2 (en) 2016-08-23
US9735200B2 (en) 2017-08-15
US10109677B2 (en) 2018-10-23
US20190006420A1 (en) 2019-01-03
US10608048B2 (en) 2020-03-31
US20160329377A1 (en) 2016-11-10
TWI600013B (zh) 2017-09-21

Similar Documents

Publication Publication Date Title
CN106796818A (zh) 用于存储器单元应用的选择装置
US10229746B2 (en) OTP memory with high data security
TWI515935B (zh) 開關裝置結構及方法
TW201546806A (zh) 用於雙端點記憶體的選擇器裝置
US9142767B2 (en) Resistive memory cell including integrated select device and storage element
TW201007764A (en) Cross point memory cell with distributed diodes and method of making same
JP2012523647A (ja) 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の３次元アレイ
US9330781B2 (en) Nonvolatile memory device and memory system including the same
US8971089B2 (en) Low power phase change memory cell
US20170330916A1 (en) Complementary resistive switching memory device having three-dimensional crossbar-point vertical multi-layer structure
US9590014B2 (en) Resistance variable memory cell structures and methods
KR20150048856A (ko) 저항성 메모리 디바이스들
Li et al. Read challenges in crossbar memories with nanoscale bidirectional diodes and ReRAM devices
US20150255513A1 (en) Semiconductor memory device
US9577190B2 (en) Thermal management structure for low-power nonvolatile filamentary switch
WO2015134035A1 (en) Memristor devices with a thermally-insulating cladding
US9147657B2 (en) Memory cell repair
CN103871464A (zh) 可程序编辑电阻元件记忆体、操作方法及电子系统
CN106133841B (zh) 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法
TWI776877B (zh) 用於相關電子開關（ces）裝置操作的方法、系統及裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant