CN1196131C - 修正有缺陷的隧道结的方法 - Google Patents

修正有缺陷的隧道结的方法 Download PDF

Info

Publication number
CN1196131C
CN1196131C CNB011258918A CN01125891A CN1196131C CN 1196131 C CN1196131 C CN 1196131C CN B011258918 A CNB011258918 A CN B011258918A CN 01125891 A CN01125891 A CN 01125891A CN 1196131 C CN1196131 C CN 1196131C
Authority
CN
China
Prior art keywords
voltage
tunnel junction
knot
resistance
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011258918A
Other languages
English (en)
Other versions
CN1347118A (zh
Inventor
J·H·尼克尔
T·C·安东尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of CN1347118A publication Critical patent/CN1347118A/zh
Application granted granted Critical
Publication of CN1196131C publication Critical patent/CN1196131C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

典型的MRAM器件包括存储单元阵列，每个存储单元包括自旋相关隧道结。根据本发明，有缺陷的隧道结可以通过在隧道结上施加电压来修复。通过施加电压的方法增加有缺陷的隧道结(30)的标称电阻值。通过应用一个或更多的电压周波到有缺陷的隧道结(30)进行电压施加的方法。本发明提供一种在磁随机存取存储器件(110)中修正多个隧道结(30)的方法，隧道结(30)是字线和位线(116和118)的交叉，该方法包括：使用字线和位线(116和118)以在多个隧道结的每一个上施加至少一个电压周波，所述电压周波的最大电压小于隧道结的击穿电压。

Description

修正有缺陷的隧道结的方法
技术领域
本发明涉及有薄介质阻挡层的器件。更特别涉及隧道结，包括并不局限于，自旋相关隧道(“SDT”)结。本发明也涉及信息存储器件，包括但并不局限于，磁随机存取存储(“MRAM”)器件。
背景技术
典型的MRAM器件包括一个存储单元阵列，沿着存储单元的列延伸的字线，和沿着存储单元的行延伸的位线。每个存储单元位于字线和位线交叉点。
一种MRAM器件，每一个存储单元包括一个SDT结。假定任何时候SDT结的磁化方向都是两种稳定方向中的一种。这两种稳定的方向，平行和反向平行，代表逻辑值“0”和“1”。磁化方向进而影响SDT结的电阻。如果磁化方向是平行的，SDT结的电阻取第一值(R)，如果磁化方向是反向平行的，SDT结的电阻取第二值(R+ΔR)。
通过检测它的电阻状态可以读它的SDT结的磁化方向，并因此读出它的逻辑状态。然而，阵列中的存储单元通过许多平行的路径连接在一起。一个交叉点的电阻等于这个交叉点的电阻与在其他行和列的存储单元的电阻的并联。在这点上，该存储单元阵列具有交叉点电阻网络的特点。
SDT结有一个只有几个原子厚的绝缘隧道阻挡层。对于整个存储单元阵列来说控制制造工艺以生产这种薄阻挡层是困难的。一些SDT结有明显低于设计值的标称电阻值。有明显低于标称电阻值的SDT结称作“有缺陷的”SDT结。
在MRAM器件中有明显低于标称电阻的SDT结是不能用的。有缺陷的SDT会产生一个比特错误。在没有使用开关或二极管相互隔离存储单元的电阻交错点阵列中，同一行或列上其他SDT结与有缺陷的SDT结一样也表现为不能用。这样，单个有缺陷的SDT结将产生一个列宽错误和行宽错误。
当从MRAM器件读回一个数据后，可以采用误码修正从不能用的SDT结的整行或列恢复数据。然而，从时间和计算的观点来说，在单个的列或行上修正上千或更多的位是昂贵的。而且，一个MRAM器件可能有不止一个有缺陷的SDT结。
因此，需要克服与电阻单元交叉点存储阵列中有缺陷的SDT结相关的问题。
发明内容
本发明提供一种在磁随机存取存储器件中修正多个隧道结的方法，隧道结是字线和位线的交叉，该方法包括：使用字线和位线以在多个隧道结的每一个上施加至少一个电压周波，所述电压周波的最大电压小于隧道结的击穿电压。
根据本发明的一个方面，通过施加电压到隧道结上可以修正有缺陷的隧道结。根据下面的详细描述，将明白本发明的其他方面和优点，参考附图，借助于例子图解本发明的原理。
附图说明
图1图示了一个SDT结；
图2a，2b，2c和2d图示了对SDT结施加电压的示范性电压波形；
图3图示了根据本发明一个MRAM器件；
图4图示了修正有缺陷的隧道结的第一种方法；
图5图示了修正有缺陷的隧道结的第二种方法。
具体实施方式
附图所示是为了图解的目的，本发明体现在有绝缘隧道阻挡层的SDT结上。如果该结的标称电阻值明显低于想要设计的值，该结可以通过施加电压来修正。通过应用一个或更多的电压周波到该结，可以进行电压施加。可以应用多个周波直到该结的标称电阻值已经稳定。尽管所修正结的标称电阻可能还是比想要设计的值小，但它并不明显低于想要设计的值。而且即使修正的结是不能用的，它也不影响同一行或列上的其他单元。这样，所修正的结将不产生行宽和列宽错。最坏情况，它也仅产生一个比特错误。通过修正误码来修正该比特错误是低成本的。
参考图1，图示了一个包括多层材料叠层的SDT结30。该叠层包括第一和第二籽晶层32和34。第一籽晶层32允许第二籽晶层34在(111)晶向上生长。对后面的反铁磁性(“AF”)钉扎层(pinning layer)36来说，第二籽晶层304建立在(111)晶向上。AF针扎层36提供一个大的交换场，以阻止后面在同一方向上的钉扎(下)铁磁体(“FM”)层38磁化。钉扎FM层38的顶上是绝缘隧道阻挡层40。可以用任意的界面层42和44夹住绝缘隧道阻挡层40。绝缘隧道阻挡层40的顶上是一个具有在所加磁场下不旋转的磁化的探测(上)FM层46。在探测FM层46上是保护覆盖层48。保护绝缘层(没有图示出)围绕该叠层。
第一籽晶层32和保护覆盖层48可由钛(Ti)或钽(Ta)制成，第二籽晶层34由镍铁NiFe制成。AF钉扎层36由MnFe，NiMn，NiO或IrMn等制成。FM层38和46可以由NiFe，或Fe3O4，或CrO2或钴合金(例如CoFe)，或另一些铁磁体或亚铁磁的材料制成。界面层42和44由Fe制成。界面层42和44也可以使用其他的材料，尽管希望的是高自旋极化材料。绝缘隧道阻挡层40可由Al2O3，SiO2，Ta2O5或SiN4等材料制成。绝缘隧道阻挡层40也可以使用其他绝缘和某些半导体的材料。
在第一和第二欧姆接触50和52之间形成SDT结30。欧姆接触50和52可以由导体材料例如铜，铝或金或它们的合金来制成。
绝缘隧道阻挡层40允许在钉扎和探测层38和46之间产生量子机制隧穿。这些隧穿现象与电子自旋相关，使SDT结30的电阻与钉扎和探测层38和46的磁化方向相关。
如果钉扎层和探测层38和46的磁化方向是平行的，则SDT结30的电阻可以是第一(标称)值(R)。如果磁化方向从平行变为反向平行，则存储单元12的电阻可以增大到第二值(R+ΔR)。一个示范性的标称电阻(R)大约一兆欧。一个示范性的电阻变化(ΔR)可以大约是标称电阻(R)的30％到40％。
绝缘隧道阻挡层40内的缺陷会减小结30的标称电阻。例如，缺陷可能产生针孔导电或谐振导电。
由于这些缺陷，有缺陷的结30与没有缺陷的结30相比标称阻值可能小几个数量级。例如，有缺陷的结的标称阻值可能仅有5KΩ，电阻的变化(ΔR)可能仅是标称电阻(R)的8％。对于这种电阻变化(ΔR)小的情况，从其他电阻状态区别一个电阻状态是困难的。
但是，通过施加电压可以修正有缺陷的结30。通过在欧姆接触50和52上应用一个或更多的电压周波可以进行电压施加。电压周波增大结30的标称电阻(R)。可以应用多个电压周波，直到结30的标称电阻已经稳定在一个新的值。
所修正的结30不可能恢复到没有缺陷的结的标称阻值，但是它可以恢复到与没有缺陷的结的标称阻值同一数量级的新的标称阻值。而且，所修正的结30的电阻变化(ΔR)也增大。例如，修正的结30的标称阻值可以增加到100KΩ和电阻变化(ΔR)可以增加到新的标称电阻(R)的20％。
在连续的周波上电压可以倾斜上升到最大电压。另外，可以在连续的周波上应用最大电压到结30上。在欧姆接触50和52上应用的最大电压比读电压高，但是低于结30的击穿电压。
周波的波形和数目没有限制。优选应用多个电压周波，直到结30的标称阻值已经稳定。在每个周波应用之后可以通过测量结30的标称电阻来确定稳定性。
对于每一个周波，电压可以快速上升和快速下降，电压可以上升和保持(通过上调电压到更高一级，一个新周波开始)，电压可以是脉冲(即快速上升，保持和快速下降)，等等。对每个周波的持续时间或电压上升或下降的速率是没有限制的。图2a，2b，2c和2d表示用来施加电压的不同的示范性波形。尽管图2a到2c仅表示在电压施加期间的四个电压周波，但在电压施加期间可以使用多于或少于四个周波。
图2a表示对结30施加电压的第一个示例的波形图。在第一周波期间应用第一电压(V1)到结30和移走该电压，在第二周波期间应用第二电压(V2)到结30和移走该电压；在第三周波期间应用第三电压(V3)到结30和移走该电压；在第四周波期间应用最大电压(V4)到结30和移走该电压。
例如，一个有缺陷的结大约有1.8到2V的击穿电压。为了修正该有缺陷的结，应用附图2所示波形的电压周波于欧姆接触50和52上。第一电压(V1)可以是0.25V，第二电压(V2)可以是0.65V，第三电压(V3)可以是1.05V，第四电压(V4)可以是1.5V。对已修正的结，通过在欧姆接触50和52上应用大约0.5V的读电压可以检测电阻状态。
图2b表示第二个示范的波形。加于结30的电压很快上升和维持在第一电压(V1)，快速增加和维持在第二电压(V2)，快速增加和维持在第三电压(V3)，快速增加和维持在最大电压(V4)，然后下降。
图2c表示第三个示范的波形。替代使电压倾斜上升到最大电压(V4)。在多个周波上应用同样的最大电压(V4)。最大电压(V4)用脉冲形式。
图2d表示第四个示范的波形。最大电压(V4)应用单个周波。
现在参考图3，图3表示一个包括隧道结存储单元114的一个阵列112的MRAM器件110。存储单元114排列成行和列，行沿着X方向延伸，列沿着Y方向延伸。为了器件的描述简单化仅仅表示了少数的存储单元114。实际上，可以使用任意尺寸的阵列。
用作字线116的线在存储单元阵列112的一侧的平面上沿着X方向延伸。用作位线118的线在存储单元阵列112的相反一侧的平面上沿着Y方向延伸。阵列112的每一行可以有一个字线116，阵列112的每一列可以有一个位线118。在字线116和位线118之间形成每一个隧道结存储单元114。这样，每个隧道结存储单元114都是在字线和位线的交差点。字线116和位线118为存储单元114的隧道结提供欧姆接触(代替图1中所示的欧姆接触50和52)。
器件110更进一步包括读电路和写电路(由第一和第二行电路120和122以及第一和第二列电路124和126表示)，用于在读和写操作过程中应用读和写电位到所选存储单元114。为了产生读和写电流，第一和第二行电路120和122应用适当的电位到字线116，第一和第二列电路124和126对位线118应用适当的电位。
第二列电路126还包括检测被选择的存储单元114电阻状态的读出放大器。通过检测电阻状态可以读存储的逻辑值。
器件110不包括在读操作期间用来阻塞潜通路电流的晶体管或二极管。替代的是，应用一个操作电压到选择的位线和在没有被选择的线的部分也应用相同的操作电压(例如，没有选择的位线)。该“等电位方法”允许可靠的读出检测电流，而对于阻塞潜通路电流不使用二极管和开关。2000年3月申请的美国序列号US 09/564,308，中揭示了该“等电位”方法。
可以配置任一读电路或写电路以应用电压施加到有缺陷的存储单元114。每一个读或写电路可以使与有缺陷的存储单元交叉的一个线接地，江施加电压波形到与有缺陷的存储单元交叉的其他线上。可以同时修正多个有缺陷的单元。
图4图示了修正MRAM器件110中有缺陷的隧道结存储单元114的第一种方法。器件110制造后，测试存储单元114的低标称电阻(方框202)。不修正有“坏”结的存储单元(例如，该结有一个小于约25Ω的电阻)。仅仅确定有缺陷结的存储单元114(方框204)。
通过应用电压周波到与确定单元交叉的位线116和118(方框206)，对每一个被确定的存储单元的隧道结施加电压。在每一个周波期间，行和列电路120到126对交叉的字线和位线116和118应用所施加电压的电压周波。
在每一个周波后，可以检查有缺陷的结的电阻。检查电阻，提供标称电阻已经稳定的指示。
读出放大器可以区别已经修正隧道结的存储单元的电阻状态。即使不能，已修正隧道结的存储单元也不会产生行宽或列宽错误。修正比特错误是低成本的。
图5图示了修正MRAM器件110中有缺陷的隧道结存储单元114的第二种方法。器件110制造后，阵列112中的所有存储单元114都施加电压(方框302)。可以同时应用电压周波到存储单元114。电压周波不会损坏这些结。应用电压周波后，可以对有缺陷的存储单元进行测试(方框304)。
在晶片级和封装级进行图4和图5的方法。
在SDT结中可以使用其他结构。例如，可以使用硬磁或人造的反铁磁体代替AF钉扎层。AF钉扎层可以位于叠层顶部附近而不是叠层的底部，因此顶部FM层是钉扎层和底部的FM层是探测层。
隧道结不限于SDT结。其他类型的隧道结，磁或其他的有薄介质阻挡层的也可以使用。
本发明并不局限于上述所描述的具体实施例和图例。替代的是，本发明由以下的权利要求来解释。

Claims (6)

1.一种在磁随机存取存储器件(110)中修正多个隧道结(30)的方法，隧道结(30)是字线和位线(116，118)的交叉，该方法包括：
使用字线和位线(116，118)以在多个隧道结(30)的每一个隧道结(30)上施加至少一个电压周波，所述电压周波的最大电压小于隧道结(30)的击穿电压，并且电压周波可操作用于增大隧道结(30)的标称电阻(R)；且
确定标称电阻(R)已经到达指示隧道结(30)已被修正的稳定值，该确定包括在电压周波结束之后测量隧道结(30)的电阻，且该稳定值包括从下述中选择的之一
隧道结(30)的标称电阻(R)在非缺陷隧道结(30)的标称电阻的一个数量级之内，或者
隧道结(30)的标称电阻(R)中的变化(ΔR)增大了约20％。
2.根据权利要求1所述的方法，该磁随机存取存储器件(110)包括读/写电路(120，122，124，126)，其特征在于使用该读/写电路(120，122，124，126)以对字线和位线(116，118)施加电压周波。
3.根据权利要求2所述的方法，其特征在于：电压周波的最大电压比读/写电路(120，122，124，126)所提供的读电压高。
4.根据权利要求1所述的方法，所述方法还包括测试有缺陷隧道结的存储单元器件(202，204)，然后施加电压周波到与缺陷隧道结交叉的字线和位线(206)。
5.根据权利要求1所述的方法，其特征在于：通过施加至少一个电压周波到存储单元阵列的每一个隧道结，使得至少部分隧道结被施加电压(302)，同时施加电压周波到多个隧道结。
6.根据权利要求1所述的方法，其特征在于：连续电压周波上的电压是倾斜上升的。
CNB011258918A 2000-09-30 2001-08-30 修正有缺陷的隧道结的方法 Expired - Lifetime CN1196131C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/675,775 2000-09-30
US09/675775 2000-09-30
US09/675,775 US6400600B1 (en) 2000-09-30 2000-09-30 Method of repairing defective tunnel junctions

Publications (2)

Publication Number Publication Date
CN1347118A CN1347118A (zh) 2002-05-01
CN1196131C true CN1196131C (zh) 2005-04-06

Family

ID=24711921

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011258918A Expired - Lifetime CN1196131C (zh) 2000-09-30 2001-08-30 修正有缺陷的隧道结的方法

Country Status (5)

Country Link
US (1) US6400600B1 (zh)
JP (1) JP2002184169A (zh)
KR (1) KR100802056B1 (zh)
CN (1) CN1196131C (zh)
TW (1) TW557525B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030023922A1 (en) * 2001-07-25 2003-01-30 Davis James A. Fault tolerant magnetoresistive solid-state storage device
JP3906139B2 (ja) * 2002-10-16 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
US6747335B1 (en) 2003-01-31 2004-06-08 Hewlett-Packard Development Company, L.P. Magnetic memory cell
US6982901B1 (en) 2003-01-31 2006-01-03 Hewlett-Packard Development Company, L.P. Memory device and method of use
US7072209B2 (en) * 2003-12-29 2006-07-04 Micron Technology, Inc. Magnetic memory having synthetic antiferromagnetic pinned layer
SG157992A1 (en) * 2008-07-01 2010-01-29 Showa Denko Hd Singapore Pte L Improvements in and relating to mram
JP2010020811A (ja) * 2008-07-08 2010-01-28 Toshiba Corp 半導体記憶装置
US10283212B2 (en) 2016-11-29 2019-05-07 International Business Machines Corporation Built-in self-test for embedded spin-transfer torque magnetic random access memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
JP3646508B2 (ja) * 1998-03-18 2005-05-11 株式会社日立製作所 トンネル磁気抵抗効果素子、これを用いた磁気センサー及び磁気ヘッド
US6097625A (en) * 1998-07-16 2000-08-01 International Business Machines Corporation Magnetic random access memory (MRAM) array with magnetic tunnel junction (MTJ) cells and remote diodes
US6183859B1 (en) * 1998-07-20 2001-02-06 Motorola, Inc Low resistance MTJ

Also Published As

Publication number Publication date
CN1347118A (zh) 2002-05-01
TW557525B (en) 2003-10-11
KR20020026138A (ko) 2002-04-06
KR100802056B1 (ko) 2008-02-12
JP2002184169A (ja) 2002-06-28
US6400600B1 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
US7285836B2 (en) Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing
US7242604B2 (en) Switchable element
CN100466093C (zh) 具有双隧道结的磁电阻存储器件
CN100474438C (zh) 容短接存储单元的电阻交叉点阵列
US20060087879A1 (en) Mram architecture for low power consumption and high selectivity
JP3672803B2 (ja) 不揮発性記憶装置
CN100466094C (zh) 电阻交叉点阵列中多比特存储单元存储器
CN1405777A (zh) 多位磁存储单元
CN1427416A (zh) 具有软基准层的磁存储器件
US8659939B2 (en) Spin-torque memory with unidirectional write scheme
CN1433024A (zh) 带自动决定最优写电流的磁阻随机存取存储器方法和装置
CN1930628A (zh) 用于磁隧道结的独立写入和读取访问构造
US6927995B2 (en) Multi-bit MRAM device with switching nucleation sites
US7095648B2 (en) Magnetoresistive memory cell array and MRAM memory comprising such array
CN1492443A (zh) 每个存储单元具有多位的磁存储器件
JP2012185902A (ja) 磁気ランダムアクセスメモリ及びその動作方法
CN1196131C (zh) 修正有缺陷的隧道结的方法
CN1459859A (zh) 存储单元隔离
US20060056223A1 (en) Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference
EP1195680B1 (en) Method of repairing defective tunnel junctions
US6597618B2 (en) Magnetic tunnel junction magnetic random access memory
US7139191B1 (en) Memory device and method of use
US6574138B2 (en) Memory cell configuration and method for operating the configuration
US20030147273A1 (en) Magneto-resistive memory cell structures with improved selectivity
CN1442861A (zh) 用于磁性存储装置的合成铁磁体参考层

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071228

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20071228

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Electronics Co.,Ltd.

Address before: California, USA

Patentee before: Hewlett-Packard Co.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20050406