CN1433024A - 带自动决定最优写电流的磁阻随机存取存储器方法和装置 - Google Patents

Abstract

一种磁阻随机存取存储器(MRAM)单元阵列器件，它可以以一个阻抗交叉点存储器(RXPtM)器件实现，包括一个芯片(亦即衬底)，其上形成MRAM单元的阵列。优选，在该同一芯片上形成一个控制器，用于实现为决定一个最优选的写电流的设置算法，所述写电流用于在阵列的存储器单元中写入二进制数据位，同时保存先前写入该阵列的其它存储器单元中的数据。

Description

带自动决定最优写电流的磁阻随机存取存储器方法和装置

                         技术领域

本发明涉及数据存储和检索器件。具体说，本发明涉及一种磁阻随机存取存储器器件(MRAM)，它可以使用一种阻抗交叉点存储器(RXPtM)单元阵列实现(虽然本发明不限于此)，和涉及自动决定一个(或多个)最优写电流电平的方法和装置，用于在这种阵列的存储器单元内记录二进制数据位。此外，实现本发明的存储器器件也可以是其它非阻抗交叉点MRAM存储器类型，诸如具有串联二极管或晶体管开关元件的MRAM存储器。

在实现本发明的存储器器件的存储器单元中所使用来记录二进制数据位(亦即“1”或“0”)的电流称为“写电流”，本发明提供一种优化这种写电流的方法和装置。此外，本发明涉及这样的方法和装置，其中，存储器单元阵列和写控制器优选均规定在同一芯片上(亦即在同一衬底上)。更具体说，本发明涉及一种决定写电流电平的方法和装置，它不仅相对于要在希望记录二进制数据位的所选择的存储器单元中的写数据优化，而且相对于维护在可被写有其它数据的其它非选择的存储器单元中的数据完整性，这些其它数据甚至在非选择的存储器单元暴露在写电流的磁效应下时也不会受到危害。

                         背景技术

磁阻随机存取存储器(“MRAM”)是一种非易失存储器，其正被考虑用于长期的数据存储。一种典型的MRAM器件包括一个存储器单元阵列。在MRAM的一个实施例中，字线沿存储器单元行延伸，位线沿存储器单元列延伸。这样，存储器单元分别位于一个字线和一个位线的交叉点，和每一存储器单元包括两类磁性材料。一类是磁性固定的，另一类是磁性可变化的。一个存储器单元存储一个信息位，作为固定和可变磁性材料的磁化的相对取向。换句话说，在任何给定时间每一存储器单元的磁化假定两个稳定的取向之一。这两个稳定的取向，称为“平行”和“反平行”磁性取向，例如表示逻辑值“0”和“1”。存储器单元的阻抗依赖于它存储“0”或“1”值变化。也就是说，存储器单元的阻抗是一个第一值“R”，如果固定磁材料和变化磁材料的磁化的取向是平行的；如果磁化的取向是反平行的，则存储器单元的阻抗增加到一个第二值R+ΔR。选择的存储器单元的磁化的相对取向(因此该存储器单元的逻辑状态)可以通过检测所选择的存储器单元的阻抗值读取。这样，MRAM存储器器件的这一实施例可以称为阻抗交叉点存储器(RXPtM)单元阵列，这一名字参考下面的事实，即存储器单元的表观阻抗值依赖于它是存储二进制1还是二进制0而变化。

在MRAM器件中执行读和写操作比在常规长期存储器件中例如硬盘驱动器中执行读和写操作显著快。另外，MRAM器件可以比硬盘驱动器和其它这种常规的长期数据存储器件更紧凑和消耗较少的功率。

然而，对MRAM单元写入数据需要写电流加在选择的存储器单元交叉处的字线和位线上。这样，十分清楚，特定的字线和位线之一与其内可能已经存储其它数据的其它非选择的存储器单元交叉。用于实现在选择的存储器单元中写入数据的写电流必须足够高，以便可靠地实现在该选择的存储器单元中的磁场的取向(称为“写电流阈值”)，但是并不高到在任何非选择的存储器单元中实现磁场取向(“称为半选择阈值”)。非选择的存储器单元也称为半选择存储器单元，因为这些存储器单元只暴露在写电流施加的字线和位线之一上，因此只对大约一半的写电流暴露。

另外，似乎是，往MRAM单元中写数据位所需要的写电流依赖于要写的数据位是二进制“1”还是二进制“0”而不同。换句话说，磁材料的可变层中的磁场取向的方向从第一取向变化到第二取向要比从第二取向变化到第一取向更加困难。这一现象对写阈值和半选择阈值有影响，因为优化到可靠地写数据“1”的位线写电流对写数据“0”可能不是最优的。这样，在容易的方向上准备好改变磁场取向的这些存储器单元特别易于损失存储的数据值。

虽然似乎MRAM单元阵列的写电流阈值和半选择阈值在每一阵列的寿命中基本恒定，但是每一特定阵列的电流电平似乎依赖于设计变量、制造变量、几何变量和处理变量的数目。这样，每一特定的MRAM单元阵列都需要决定它自己的写电流和半选择电流。另外，这些电流值可以由于为每一特定的MRAM单元阵列的某些环境因素改变，诸如存储器单元阵列工作温度的改变和/或工作电压的改变。

因此，需要在MRAM单元的阵列(亦即例如在RXPtM器件中)中给存储器单元可靠地写数据，同时可靠地保持在该存储器单元阵列中的其它单元中的数据的完整性。

当前，已经知道使用试验室工作程序校准用于MRAM单元阵列的写电流电源。亦即测试工程师在一段时间内用一个特定的存储器单元阵列工作，以决定适当的写电流电平施加在字和位线上。这一实验室工作程序对于以商业可用的成本系列生产MRAM单元阵列并不适宜或实用。

因此，需要提供一种方法，它可以自动地决定用于MRAM单元阵列的最优写电流电平。

                         发明内容

本发明满足这些需要。根据本发明的一个方面，第一对写电流电源(亦即一个“行”电源和一个“列”电源)为一个特定的MRAM单元阵列校准，这通过连续施加一个增量增加的写电流到该阵列选择的存储器单元上，然后在每一次施加该写电流后测试该写电流的完整性而实现。当未检测到写错误时，则指示达到可靠地写数据到特定存储器单元阵列的电流电平。这样，已经知道在这一阈值电流电平或以上的电流电平将在特定存储器单元阵列上可靠地写数据。

然而，还有这样的问题，即写电流可以多大同时不大于半选择阈值。这样，为决定为特定存储器单元阵列的半选择阈值，使用电源之一只给字或位线之一只施加写电流(亦即半个电流)，这半电流再次增量地增加，并且在每次增量增加该半写电流后对在由字或位线交叉的特定存储器单元中存储的数据测试数据无效性。当半电流电平达到开始出现数据无效性时，指示该半电流电平。优选的写电流电平是为可靠写的电流电平和由半选择电流电平产生数据无效性的电流电平的平均。

另外，为相似MRAM存储器单元的一个阵列决定合适的写电流电平的方法包括使用一个特别的算法为存储器单元的行、当写数字1时为存储器单元的列、当写数字0时为存储器单元的列选择写电流。

从下面详细的说明中，结合所附附图，可以明显看出本发明的其它方面和优点，这些附图以示例方式说明本发明的原理。

                         附图说明

图1是根据本发明的MRAM存储器单元阵列的非常概括的原理说明；

图2a和2b是在一个典型的MRAM存储器单元内的平行和反平行磁化取向的说明；

图3是一个示例MRAM存储器单元阵列和这一阵列的导电迹线的非常示意性的说明，其中，一个选择的存储器单元正被写，其它存储器单元暴露在导电迹线上承载的半选择写电流；

图4对于一个典型的MRAM存储器单元施加的电流对写有效性的示例关系的图形表示；

图5是一个典型的MRAM存储器单元的示例磁滞曲线，并示出改变磁取向的MRAM阻抗(y轴)对施加在MRAM存储器单元的可变层上的磁场的曲线；

图6提供包括存储器单元阵列、写驱动器、读出放大器、地址发生器、一组写寄存器的存储器芯片的示意说明，每一寄存器有一个关联的数字到模拟的转换器、一个控制器，所有的都在单一芯片或衬底上；

图7是一个方法流程图，广义说明写MRAM存储器单元阵列并同时测试适当的写电流电平的方法；以及

图8是由图7的方法应用于一个示例MRAM单元上执行的操作法的图形表示。

                       具体实施方式

本发明在这样的MRAM存储器器件中最优选实现，这种器件包括存储器单元阵列、为在该存储器单元阵列的单元中写数据的电流驱动器、读或读出放大器阵列、地址发生器、为记录为行、列(当写数字1时)、列(当写数字0时)使用的写电流的寄存器阵列，每一寄存器与数字对模拟转换器(DAC)和控制器关联，所有的都在一个单一芯片或衬底上。

也就是说，存储器单元阵列的元件、和其它部件的元件或上面列举的功能元件更优选都在同一芯片上形成。然而，本发明不限于此，为实现本发明方法所需要的部件和电路元件可以位于多于一个芯片上，或例如作为电路板上的分立电路元件。

现在参考图1，图1示意性说明包括存储器单元14的阵列12的MRAM器件10。在本公开中看到的MRAM器件的实施例可以称为阻抗交叉点存储器(RXPtM)器件，但是可以清楚理解，本发明不限于MRAM器件的这一或任何特定单一形式的实现。也就是说，本发明可以在具有串联二极管和晶体管开关元件的MRAM存储器中实现。返回考虑图1，可以看到，存储器单元14优选排列成行和列以形成阵列12，行在x方向延伸，而列在y方向上延伸。图1中只表示出较少数目的存储器单元12，以便简化本发明的说明。在实际中，可以使用任何数目的存储器单元阵列。

作为字线16的单个导电迹线在阵列10的存储器单元的一侧的平面内的x方向延伸。作为位线18的另外的单个导电迹线在存储器单元阵列10的单元的相对一侧的平面内的y方向延伸。也就是说，为阵列10的每一行一般有一个字线16，为阵列10的每一列有一个位线18。每一存储器单元14位于相应字线16和位线18的交叉点(亦即例如图1的平面视图)，因此有名字“阻抗交叉点存储器”单元阵列，或RXPtM。

存储器单元14不限定于任何特定类型的器件。例如，可以制造存储器单元14以使用自旋相关隧道(“SDT”)结器件。这一类型连接器件也称为磁隧道结(MTJ)存储器器件。亦即，在结处的交叉导电迹线16和18之间的每一存储器单元14的阻值依赖于存储在该特定单元中的数据位的值(亦即1或0)。

另外考虑图1，RXPtM单元阵列10还包括一个行解码电路20。在读操作期间，行解码电路20可以施加恒定电源电压Vs或地电位到选择的字线16。恒定电源电压Vs可以由外部电路提供。

RXPtM单元阵列10另外包括一个读电路22，用于在读操作期间读出选择的存储器单元14的阻抗，和一个写电路(这里通常用数字24参考)，用于在写操作期间定向选择的存储器单元14的磁化。下面特别解释写电路24，以便简化图1的解释。

读电路22包括多个控制电路26和读出放大器28。多重位线18连接到每一控制电路26上。每个控制电路26包括一组开关，它们在读操作期间连接每一位线18到操作电位的源(Vo)或读出放大器28。读出放大器28的一个输出供给数据寄存器30，它再通过一个I/O控制器电路32依次连接到MRAM器件10的输出(由箭头数字34指示)。在数据读和写操作期间，I/O控制器32控制整个MRAM器件10，而输出34可以对彼此是公共的。

现在参考图2a和2b，一个典型的SDT结(MTJ)存储器单元14包括一个“钉扎的”或固定的磁取向的磁层36。磁层36有在该钉扎层36的平面内定向的磁化，并且这一磁化在这一平面内的一个选择的方向内恒定或固定，以致在存在施加具有感兴趣范围内的大小的磁场时不改变取向。该SDT结器件14还包括一个“自由”或可变磁层38，它具有不钉扎的，可选择地改变的磁化取向。亦即，磁层38的磁化方向可以有选择地在位于层38的平面内的两个方向中的任一个上取向。换句话说，层38的磁化取向可以有选择地沿位于自由层38的平面内的一个轴(该“容易的”轴如图2a所示)。如果自由和钉扎层36和38的磁化在同一方向，则称该取向是“平行的”(再一次，如图2a中箭头所示)。如果自由和钉扎层36和38的磁化不基本平行(亦即在基本垂直或相反的方向上)(仍参见图2b)，则称该取向是“反平行的”。自由层38中的磁化可以通过给交叉存储器单元14的字和位线16和18在选择的方向上施加写电流而有选择地定向。

自由和钉扎层34和36用绝缘隧道阻挡层40分开。绝缘隧道阻挡层40允许在自由和钉扎层36和38之间发生量子机械隧道效应。这一隧道效应现象是与电子旋转有关的，使SDT节器件14的阻抗是自由和钉扎磁层36和38的磁化相对取向的函数。再一次，SDT结器件14的阻抗将具有第一值R，如果自由和钉扎层36和38的磁化的取向平行的话，如果该磁化取向是反平行的话，则将具有第二值R+ΔR。

参考图3，示出一个选择的存储器单元42正经历在该存储器单元的一个示例6×6阵列上的写操作，请回忆本发明不限制于此。所选择的存储器单元42由行导体#4和由列导体#4交叉，使得当行和列写电流施加到这些导体上(由图3中的字符“I sub-R”和“I sub-C”指示)时，由该电流引起的磁场(以下用符号“H”表示)协同改变单元42的自由层38的磁化的方向。然而，可以看到，沿行导体#4的每一存储器单元，和沿列导体#4的每一存储器单元在写操作期间都暴露在该导体的电流电平(亦即磁场)下。这样，沿导体#4的每一存储器单元(在本例中在每一行和列的方向上)是“半选择的”存储器单元。重要的是，半选择的单元可以将二进制数据位写入它们，并且该写入的数据必须不能由为单元42执行的写操作改变。这样，为单元42的写电流必须对该半选择电流电平有一个界限，该半选择电流电平将改变写入由插入在单元42处的导体交叉的(在平面图中)任何单元的任何数据位。

现在彼此结合参考图4和5，首先考虑图4，可以看到，对于示例存储器单元(亦即例如在图3中指示的存储器单元42)，在施加的磁场和存储器单元的磁化的自由层38的磁取向之间存在有一种可以用图形表示的关系。靠近这一图形表示的轴处，有一个标记有“无改变”的区域，其中由行和列电流(亦即由“I sub-R”和“I sub-C”指示，回忆图3)感生的磁场的矢量和产生的磁场不足以决定自由层38的磁化的方向。在离开这些轴的一定距离有几个区域，其中，施加的磁场足以影响自由层38的磁化的方向。亦即，在“无改变”区域外有这样的区域，在这里，有效的磁场将把二进制数据值“写”入选择的存储器单元中。图4中用4条线44指示在“无改变”区域和写区域之间的边界。从对图4的观察可以看到，对于大于(或小于)半选择阈值的列电流，有效的磁场将(或将不)改变自由磁层的方向，即使不施加行电流。再一次，来自施加的行和列电流的磁场的矢量和的效应相对于从“无改变”区域到“写”区域的过渡由线44表示。应该注意，为简单起见，图4说明在选择的存储器单元中写入“1”和写入“0”之间对称的写关系。于是，边界线44相对于轴对称放置。在物理现实中这种对称性不大可能存在，使得这一图的轴从图4中表示的它们的中心位置偏移。

图5说明为在选择的存储器单元中写入和存储二进制1或二进制0所需要的写电流的关系。观看图5，可以看到，对于所关心的示例存储器单元，对于写二进制1和对写二进制0的磁场水平(再次用字符“H”表示)是不同的。在图5中可以看到，当存储器单元处在由点46’表示的状态(在该存储器单元中写和存储二进制1)或状态50’(在该存储器单元中写和存储二进制0)时，当施加一个正磁场时(H+到点46)在该存储器单元中写和存储一个二进制1。另一方面，当一个负磁场时(H-到点50)，则在该存储器单元中写和存储一个二进制0。如图5中所表示的存储器单元的状态点的迹线由沿标记48和52的曲线施加磁场控制，其在H＝0轴指示的存储的存储器状态作为二进制1(点46’)或二进制0(点50’)。图5表示为该存储器单元的磁滞回线。另外，图5中的磁滞回线是一个非对称磁滞回线(亦即曲线48和52的距离离开y轴不一样)。可以看到，本发明可以适应MRAM存储器单元中的这种非对称性。这种非对称条件在物理现实的情况中是最一般的。也就是说，在MRAM存储器单元的这一方面的对称性是不常见的，而本发明可以适应MRAM存储器单元的这种非对称性。

现在转向图6，示意表示出为实现本发明的存储器器件54的示例结构。存储器器件54优选在单一衬底(亦即芯片)56上形成，虽然本发明不限于此。考虑这一存储器器件54的结构，可以看到，在衬底56上形成MRAM存储器单元(这些单元在图6中未个别示出)的阵列58。虽然阵列58可以包括几个单元(亦即像阵列12和在图3中看见的示例阵列)，但是这不是优选的情况。阵列58优选包括多个单个的存储器单元。也就是说，阵列58可以包括数以亿计的或更多的单个的MRAM存储器单元。与存储器单元的阵列58相关的是写驱动器60，它产生为在阵列58的选择的存储器单元中写入数据二进制位的选择的电流电平。写驱动器60提供用于写操作的可变电流电平，依赖于该特定阵列58的写需要。也就是说，为在一个特定阵列的存储器单元中最好且最可靠地写入数据位所需要的写电流电平可以随设计和几何变量、随处理变量、随电压电平变化而改变，而随阵列58的工作温度的改变的程度较小。此外，用于阵列58的写电流电平和半选择电流电平可以依赖于在该阵列寿命期间固定的因素改变，并且在为阵列58的这一寿命期间可变的因素改变到较小的程度。

相应地，与写驱动器60和与MRAM单元阵列58相关的是读/写/BIST(亦即在内装自测试)设施62。设施62包括读出放大器，用于通过包括对阵列58的一个(或多个)选择的存储器单元上执行的多个写操作和多个读操作的迭代处理决定，在特定时间正被使用的有效写电流对在阵列58中可靠地写入二进制数据位是有效的，并且不太高以致超过半选择电流电平。

地址解码器64给选择的交叉阵列58的导电迹线16、18(回忆图1和3)提供写电流和读电压的路由选择。通过这一手段，为校准写操作访问阵列58中一个选择的存储器单元。可以看到，访问阵列58中选择的存储器单元以便由迭代处理决定在优势条件下用于该特定阵列58的合适的写电流电平。

进一步考虑图6，可以看到，器件54包括一个控制器66，它管理和控制该器件的所有功能，并用作该器件的I/O(输入/输出)端口。可以看到，控制器66包括前面参考的写电路24，还包括一个组合设置控制器和一组临时寄存器(两者都总体用图6中的箭头号码68参考)。用于设置的控制器66(亦即组合68)的功能包括与三个寄存器70、72、和74的通信，所述寄存器的每一个都与相应的一个数字对模拟的转换器(DAC)76、78、和80关联，并且每一个分别输出用字符“VWRROW”(电压写行)、“VWRCOLP”(电压写列正)、和“VWRCOLM”(电压写列负(亦即“0”))指示的写电流电平。DAC 76-80的每一个都能提供最大需要的写电流电平，寄存器70-74每一个存储写电流的数字值作为对DAC的输入数据。重要的是，虽然现在说明的实施例表示出为每一指示的值只有一个单一的寄存器和DAC，然而，本发明的范围允许使用多组这种寄存器和DAC(下面还要进一步提到)，以便在设置这一器件期间进行器件54的“多平面”操作，或进行特殊的写操作。重要的是，设置控制器和寄存器包括一个状态机，用于实现一组算法(下面会进一步解释)和在器件54的建立期间用于存储算法与阵列58相互作用的中间结果和测试结果。另外，设置控制器和临时寄存器68可以用于通过DAC 76-80给阵列58的选择的存储器单元提供写电流，这在下面进一步解释。

已经考虑了存储器器件54的结构，现在可以把注意力放到在初始设置器件54期间实现的操作和算法上。重要的是，这一初始设置可以在每次加电器件54时(亦即每次打开该器件时)发生，或者该初始设置可以是“只发生一次”的事件，即在启动器件54时的第一次实现，和实现为把数据位写入阵列58的校准值，该值申请器件54的使用寿命。如前所述，影响用于器件54所需要的写电流电平的设计、几何、制造和处理变量在其寿命期间恒定。相应地，用于该器件的一个可变的操作法在其第一次加电时仅建立一次。然而，在其它因素中，工作电压变化和温度变化，可以影响用于在阵列58的MRAM存储器单元最希望的写电流电平。这样，作为另外可选择的方案，器件54可以为最佳写电流校准，它既可用于第一次加电时也可用于当它的运行条件的改变指示希望重新校准时。另一种可选择的方案是，使用用于写入阵列54的最后的有效校准值组启动器件54，并允许该器件使用这些值运行，直到算法的运行指示需要新的校准。

现在考虑图7，提出一个广义的算法的样本。如前面已经指出，这一样本算法基于该器件初始加电时执行的写电流校准判定，虽然本发明不限于此。如图7所示，在这一过程中的第一步骤(步骤#1)是给器件54加电。接着，(图7，步骤#2)校准读/写/BIST设施，使得该设施的读部分可以可靠和正确地从阵列54的存储器单元读数据值。器件54的设施62的读(亦即读出)放大器的这一校准以便正确地读阵列58的选择的存储器单元的阻抗值以决定它们存储的是二进制0还是二进制1在现有技术技能之内，因此这里不再详述。

接着，(图7，步骤#3)初始化设置控制器和临时寄存器68。设置控制器的状态机将为存储器单元选择地址，执行开关阈值和半选择阈值测试，在组合68的临时寄存器中存储中间和最后结果，然后把这些值存储在寄存器70-74中以便使用(或用于器件54的使用寿命或直到该器件再次加电)。

执行开关阈值和半选择阈值测试的步骤包括迭代处理中的几个子步骤。首先，可以选择或指定一个写电流比(N)(图7，步骤#4)。例如，可以选择写电流比“N”等于或大于“1”。这意味着VWRCOLM和VWRCOLP(亦即为写“1”和为写“0”的写电流)相等。另外，VWRROW等于N乘以VWRCOLP。这些开始值依赖于要写数据“1”还是数据“0”而会改变，这在下面进一步说明。

使用这些起始值，执行开关阈值测试序列“STTSeq”(迭代)。STTSeq使写驱动器60的写电流电源连续从一个低值(亦即在图4中的“无改变”区域内)向一个较高的值(亦即线44外面的一个写电流，肯定在图4的“写1”和“写0”区域内)步进。现在考虑图8，在一个特别的迭代中，可以看到写电流的初始低值(在本例中前三级)全部都落在“无改变”区域内。在写电流电平的每一次步进增加时，对阵列58的选择的存储器单元执行多个写操作，使用读/写/BIST设施62的刚刚校准的读出放大器测试结果。通过考虑图4可以理解，在低写电流电平，写操作将失败，写入单元的校准数据在测试时都无效。这样，重复增加写电流电平，和重复测试。如图8所示，在某一写电流电平下，随着这一写电流以一次迭代的步进方式逐渐增加，将达到图4中“不写”和“写”区域之间的定界(亦即在图8的迭代#4)。在这一写电流电平，阵列58的一些存储器单元将记录校准测试数据，而其它单元不记录。这是在“不写”结果和“写”结果之间的过渡电流电平。这一过渡在图7的方法流程图中作为步骤#6指示。在器件54的操作期间要使用的写电流电平必须高于这一第一过渡写电流电平。

接着，如图8所示，在“写”区域(亦即在图4的线44之外)内以步进方式进一步增加写电流电平，使得在图8中的测试迭代5、6等都产生校准测试数据，其将被正确地写入阵列54的选择的单元或从其读出。但是，如图8的曲线所示，如果写电流电平连续增加到一个足够高的电平，则半选择的单元将具有感生的数据错误。这一效应可在图8的测试#8看到。在高于由该图的测试#8指示的一个写电流电平时，一些半选择的存储器单元具有数据损失或错误。再一次，这是一个过渡区域，参见图7的步骤#7。这样，当从图8的“写数据”到“半选择”区域的阈值交叉时，将检测到测试校准数据错误，因为在半选择的单元中有不希望的数据改变。用于半选择数据错误的测试可以以多种不同的方式进行。一种方法包括在选择的存储器单元中写校准数据，然后把这些同样的存储器单元暴露在迭代过程的特定电平的半选择电流下，并为数据损失或改变测试这些单元。另一种方法包括在先前将校准数据写入其它处在半选择的存储器位置的存储器单元后在选择的存储器单元中写入校准数据。也就是说，选择选择的存储器单元的地址，使得为这一校准迭代过程选择的某些单元相对于其它选择的存储器单元在半选择的位置。在半选择位置处的单元将校准测试数据写入它们，然后状态机在其它选择的存储器单元中写入校准测试数据。通过读先前写入和然后半选择的单元的连续组，并比较写入的校准数据和读出的数据以检测半选择错误，将检测到从“写数据”区域到“半选择”(亦即错误感应)区域的过渡。

也就是说，只要有效的写电流在图8的“写数据”区域内，而不在“半选择错误”区域内，则从半选择的单元内读出的数据将有效。但是，迭代过程包括将校准数据写入这些半选择的存储器单元，以期望检测在这些单元的数据中的错误，这将进一步解释。接着，读该半选择的存储器单元(亦即使用设施62)，并把这一读结果与写的校准测试数据比较，以确定写电流电平是否已经超过在图8中测试#8看到的电平，和已经进入该半选择错误区域。

通过这一迭代过程，记录在或指示从“不写”区域到“写”区域的改变(图8的测试#4)的写电流电平，接着，还记录在或指示从“写”区域改变到“半选择”区域(图8的测试#8)的写电流电平。最优选，为该阵列以后使用的写电流基于这些值，或是用于测试#4和测试#8的值的中间值，最为优选是为图8的测试#4和测试#8的电流电平的平均值。也就是说，图8中的测试#6的电流电平恰巧落在测试#4和测试#8的平均值，于是，这是要为阵列54使用的优选的写电流电平。应该理解，在渐进迭代测试过程期间平均值可以不落在先前为写电流电平使用的值处。然而，从在“不写”和“写数据”之间的过渡，和从在“写数据”和“半选择错误”之间的过渡决定的平均写电流是优选的。这一迭代可以为每一“写1”和“写0”操作执行，其由图8的“增量”步骤建议。也就是说，VWRCOLP和VWRCOLM(和VWRROW)的增量可以如上面解释的那样在不同的迭代中单独执行，使得容纳为特定阵列所需要的写电流中的不对称性(回忆上面图4和图5的说明)，和为在阵列中选择的存储器单元中写二进制1和二进制0决定优化的写电流。

现在进一步注意，在阵列54的许多选择的存储器单元进行的这一迭代过程的写和随后的读操作的每一个自身实际是作为一个子迭代过程执行的。也就是说，优选这一迭代写和读过程可以使用写第一值和读该值，写补充的值和读该值，和然后再次写该第一值和读该值的一个过程。这一迭代称为三次写、三次读过程。可以使用任何数目的读/写/证实操作方法来确认写入选择的存储器单元的和随后从其读出的数据被成功执行。然而，在图4和8的“不写”区域中的每次迭代后，和在“数据写”区域中的每次迭代后，写电流电平增量。结果，确定开关阈值电流电平(图7，步骤#6)和半选择阈值(图7，步骤#7)。可以为每个写二进制1和为写二进制0进行这一确定，以便决定和容纳在所需要的电流电平中的不对称性。通过开关阈值电流电平和半选择阈值电流电平的平均值决定优选的写电流电平。在迭代过程期间，这些值临时存储在组合68的寄存器中。

重要的是，如在考虑图5时指出的，以及上面提到的，对于这一校准过程的另外可选择的方案包括容纳可能的情况，其中，写二进制“1”所需要的写电流可能(和将可能)与写二进制“0”所需要的电流电平不同。这样，为了为在存储器阵列58的单元中写二进制“1”和二进制“0”决定最优写电流电平，可以为“1”和“0”的数据级执行上面列出的迭代过程。还有，在该迭代过程期间，在每一步增加写电流电平，所选择的VWRROW、VWRCOLP和/或VWRCOLM中的值按照需要增量，以便提供可靠的写操作，和保护写入半选择的存储器单元中的数据。此外，根据本发明，VWRCOLP和VWRCOLM不必相同，和不大可能相同(回忆图5)，并且依赖于写二进制“1”或二进制“0”执行单独的迭代回路。根据这一备选方案，为在阵列54的单元中写二进制“1”和写二进制“0”决定写电流电平的不同值。

此外，在完成这一迭代过程时，决定为写二进制“1”和二进制“0”使用的写电流，并把这些值(不管鉴于非对称性相同还是不同，如上所述)以及为VWRROW的值从组合68的临时寄存器传输到器件54的各寄存器70-74。之后，当数据要写入阵列58的单元中时，使用存储在寄存器70-74中的值来决定用于这些写操作的电流电平。

本发明的另一个可选择的方案包括使用上述过程的多通道(或多迭代)，每一迭代产生与特定MRAM阵列58相关的结果。使用阵列58的存储器单元的不同组合执行迭代。使用许多这种迭代，组合其结果，并提供“多个平均值的平均值”类型的解，其可能更好地表示在一个具有大量这种存储器单元的大的阵列范围上的存储器单元之中的变化。

为本发明的再一个可选择的方案包括使用对一个大的(或多层的)存储器单元阵列的不同部分的多个同时执行的迭代。几个校准迭代的同时操作允许为一个大存储器单元阵列的一个(多个)迭代在较短的时间内执行，和可以产生更具代表性的变化的结果，这些变化可能在这种存储器单元的多存储器单元(或多层或平面)的大的阵列中出现。

因此，鉴于上述，本领域的普通技术人员理解，本发明可以按照上面的说明和公开的精神和范围修改和改变。虽然参考的是本发明的一个特定的优选实施例，但是这种参考不意味限制在该发明上，也不推断这种限制。另外，本发明不限于上面说明和图示的具体实施例。相反，本发明根据下面的权利要求解释，这些权利要求提供本发明的定义。

Claims (18)

1.一种操作磁阻随机存取存储器(MRAM)单元阵列器件(10)的方法；所述MRAM器件(10)包括：

多个存储器单元(14)，每一个由一对导电迹线(16，18)交叉；

一个变量校准写电流电路(24)，和一个变量校准读出放大器(28)，每一个能够通过上述导电迹线对(16，18)被连接到所述多个存储器单元(14)中的选择的一个，所述导电迹线对(16，18)在选择的存储器单元处交叉，以便分别在所述选择的存储器单元中写和存储二进制数据值，和检测选择的存储器单元的可变阻值，该可变阻值指示根据选择的存储器单元的自由磁层38的磁化方向写入和存储在选择的存储器单元中的二进制数据；所述方法由下面的步骤表征：

校准读出放大器(28)；

校准写电流电路(24)，通过在每一迭代回路中使用渐进和增量增加的写电流重复写校准数据值到一个选择的存储器单元；

在每一迭代回路中检测存储在选择的存储器单元中的数据值；以便在第一迭代过程中决定一个过渡写电流，在该过渡写电流下从“不改变磁方向”的响应改变到写事件，和响应一个写事件发生“由磁方向改变进行写的数据”的响应；

在一个第二迭代中继续增量增加写电流，直到在从“由磁方向改变进行写的数据”的响应和到出现“半选择错误”之间达到一个第二过渡写电流，所述半选择错误通过先前写入那些存储器单元中的校准数据的不希望的改变决定，这些存储器单元是非所述选择的单元，并且选择的存储器单元的导电迹线对之一横跨它们交叉；

根据所述第一决定的和所述第二决定的过渡写电流决定一个优化的写电流。

2.权利要求1的方法，另外包括通过平均所述第一决定的写电流和所述第二决定的写电流决定所述优化的写电流的步骤。

3.权利要求1的方法，另外包括下述步骤：在所述写电流电路(24)中包括至少一对寄存器(70-74)，和使用所述至少一对寄存器(70-74)临时存储写电流值，所述写电流要分别施加到：所述导电迹线对(16，18)的第一导电迹线，该第一迹线在所述第一和第二方向的一个第一选择的方向上延伸，和所述导电迹线对的第二导电迹线，该第二迹线在所述第一和第二方向的一个第二选择的方向上延伸，所述第一和第二导电迹线在一个选择的存储器单元上交叉。

4.权利要求3的方法，另外包括下述步骤：为提供所述写电流电路(24)另外包括另一个寄存器(70-74)，分别用于临时存储一个写电流值，该电流值施加在所述导电迹线之一上，所述导电迹线在所述第一和第二方向之一上延伸，和使用在所述寄存器(70-74)之一中存储的值用于在选择的存储器单元中写二进制“1”值，而使用存储在所述寄存器的另一个中的值用于在选择的存储器单元中写二进制“0”值。

5.一种设置一个写电流的方法，所述写电流要应用到一个磁阻随机存取存储器(MRAM)单元阵列器件(10)中；所述MRAM器件(10)包括一个由多个存储器单元(14)组成的阵列，和一个由多个导电迹线(16，18)组成的格子，它包括在第一方向上横跨多个存储器单元(14)的阵列延伸的平行导电迹线(16)的第一阵列，和在基本垂直于所述第一方向的第二方向上横跨多个存储器单元(14)的阵列延伸的导电迹线(18)的第二阵列，使得所述第一阵列和所述第二阵列迹线的导电迹线在所述存储器单元阵列的特定存储器单元上相交，所述器件包括一个变量校准写电流电路(24)，它能够由特定导电迹线被有选择地连接到所述多个存储器单元(14)中选择的一个上，所述特定导电迹线在选择的存储器单元上交叉，以便分别在所述选择的存储器单元中根据选择的存储器单元的一个自由磁层(38)的磁化方向写入和存储二进制数据值；所述方法由下述步骤表征：

在一个第一迭代中通过下面的步骤校准写电流电路(24)；

a)使用一个初始写电流给一个选择的存储器单元尝试写一个校准数据值；

b)检测该校准数据值是否成功写入选择的存储器单元；

c)增量写电流；以及

d)重复步骤(a)到(c)，直到校准数据成功地写入选择的存储器单元，并记下该第一写电流；以及

在一个第二迭代中：

e)进一步增量写电流；

f)向一个选择的存储器单元写一个校准数据值；

g)给一个选择的导电迹线施加该写电流；

h)检测写入一个选择的存储器单元中的校准数据值，步骤(g)的选择的导电迹线横跨所述选择的存储器单元延伸；

i)重复步骤(e)到(h)，直到在步骤(h)指出校准数据的一个错误，并记下该第二写电流；

根据第一和第二写电流决定一个优化的写电流。

6.权利要求5的方法，另外包括使用第一和第二写电流的平均值用于优化的写电流的步骤。

7.权利要求5的方法，另外包括步骤：细分所述存储器单元(14)的阵列为子阵列，对存储器单元的每一子阵列执行第一和第二迭代过程，以便决定多个优化的写电流，每一个存储器单元子阵列有一个优化的写电流。

8.权利要求7的方法，另外包括步骤：决定所述多个优化的写电流的平均值，和使用优化的写电流的这一平均值写数据到所述存储器单元阵列。

9.权利要求7的方法，包括对所述细分的存储器阵列同时执行所述迭代过程以便决定所述多个优化的写电流的步骤。

10.一个磁阻随机存取存储器(MRAM)器件(10)，它需要决定在该器件操作期间在给该器件(10)的磁存储器单元(14)写二进制数据值时使用的写电流，所述器件(10)的特征为：

多个MRAM单元(14)，每一所述MRAM单元(14)包括一对磁层(36，38)，其中一层(36)磁取向固定，其中另一层(38)磁取向可变；夹在所述一对磁层(36，38)之间的一个电阻层(40)；所述多个MRAM单元(14)的每一个具有特征阻抗，其依赖于所述其它的磁层(38)的相应的磁取向；

一个行导体(18)格子，和另一个列导体(16)格子，所述导体格子在所述多个MRAM单元(14)的所述一对磁层(36，38)的相应磁层处彼此交叉和电连接到其上；

一个变量校准读出放大器(28)，其与所述多个MRAM单元(14)关联，用以检测选择的一个所述单元的阻抗；以及

一个变量校准写电流电路(24)，能够通过连接选择的所述导体(16，18)被有选择地与选择的所述多个MRAM单元(14)关联，所述变量校准写电路(24)包括一个写电流设置状态机(68)，和多个寄存器(70-74)，这些寄存器用于临时存储在一个迭代过程期间使用的写电流值，所述迭代过程包括：

首先决定写电流的一个“写”阈值，所述“写”电流阈值通过增量地增加施加的写电流并在对一个选择的存储器单元成功写入校准数据的时机决定，

随后通过继续渐进增量和迭代增加使用的写电流来决定一个“半选择错误”阈值，所述“半选择错误”阈值通过在一个存储器单元中先前写入的校准数据中感生一个错误决定，所述存储器单元仅由其上供给有写电流的一个导体交叉；以及

根据“写”阈值和“半选择错误”阈值写电流决定一个优化的写电流。

11.权利要求10的磁阻随机存取存储器(MRAM)器件，其中，所述优化的写电流被选择作为“写”阈值和“半选择错误”阈值写电流的平均值。

12.一种磁阻随机存取存储器(MRAM)器件(10)，所述器件(10)的特征为：

多个MRAM单元(14)的一个阵列，每一所述多个MRAM单元包括一对磁层(36，38)，其中一层(36)磁取向固定，其中另一层(38)磁取向可变；夹在所述一对磁层(36，38)之间的一个电阻层(40)；横跨所述阵列延伸的多对导电迹线(16，18)，每一对导电迹线(16，18)包括一个在第一方向上延伸的迹线和在基本垂直于所述第一方向的第二方向上延伸的另一个迹线，在每一MRAM单元处相应对导电迹线的每一迹线与所述一对磁层(36，38)的相应磁层电接触，使得所述多个MRAM单元(14)的每一个具有一个特征阻抗，其依赖于所述另一磁层(38)的相对磁取向变化；

一个可变写电流驱动器(24)，用于通过相应对导电迹线(16，18)给所述多个单元(14)中选择的一个单元提供写电流，以便为所述另一磁层(38)选择一个磁取向的方向；以及

一个写电流设置控制器(68)，用于决定为实现所述另一磁层(38)的一个选择的磁取向方向所必需的写电流。

13.权利要求12的MRAM单元阵列，另外包括一个变量校准读出放大器(28)，它能够通过所述导电迹线(16，18)与所述多个MRAM单元(14)中选择的一个单元关联，以检测所述单元的所述选择的一个的阻抗。

14.权利要求12的MRAM单元阵列，其中，所述写电流设置控制器(68)另外包括至少一对寄存器(70-74)，分别用于临时存储施加到下面每一个的写电流值：在所述第一和第二方向的一个第一选择的方向上延伸的导电迹线，和在所述第一和第二方向的一个第二选择的方向上延伸的导电迹线。

15.权利要求12的MRAM单元阵列，其中，所述写电流设置控制器(68)另外包括另一个寄存器，分别用于临时存储一个写电流值，该写电流值用于施加到在所述第一和第二方向之一上延伸的所述导电迹线之一上。

16.权利要求15的MRAM单元阵列，另外包括一个单一衬底(56)，所述单一衬底承载下面各项：

多个MRAM单元(14)的所述阵列；

所述可变写电流驱动器(24)；以及

带有所述寄存器(70-74)的所述写电流设置控制器(68)。

17.一种自校准磁阻随机存取存储器(MRAM)单元阵列芯片(54)，所述MRAM单元阵列芯片(54)的特征是具有一个单一衬底，其定义：

多个MRAM单元(14)的一个阵列，每一所述多个MRAM单元(14)包括一对磁层(36，38)，其中一层(36)磁取向固定，其中另一层(38)磁取向可变；夹在所述一对磁层(36，38)之间的一个电阻层(40)；横跨所述阵列延伸的多对导电迹线(16，18)，每一对导电迹线(16，18)包括一个在第一方向上延伸的迹线和另一个在基本垂直于所述第一方向的第二方向上延伸的迹线，在每一MRAM单元处相应对导电迹线的每一迹线与所述一对磁层(36，38)的相应磁层电接触，使得所述多个MRAM单元的每一个具有一个特征阻抗，其依赖于所述另一磁层(38)的相对磁取向变化；

一个读出放大器(28)，它能够通过所述导电迹线与所述多个MRAM单元中选择的一个关联，以检测所述选择的一个所述单元的阻抗；

一个可变写电流驱动器(24)，用于通过相应对导电迹线(16，18)给所述多个单元中选择的一个提供写电流，以便为所述另一磁层(38)选择一个磁取向的方向；

一个写电流设置控制器(68)，用于决定为实现所述另一磁层(38)的一个选择的磁取向方向所必需的写电流，所述写电流设置控制器(68)另外包括多个寄存器(70-74)，每一寄存器分别用于临时存储为施加到下面每一个的写电流值：在所述第一和第二方向的一个第一选择的方向上延伸的所述导电迹线中的选择的一个迹线，和两个不同的写电流，用于有选择的施加到在所述第一和第二方向的一个第二选择的方向上延伸的所述导电迹线的另一个迹线上。

18.权利要求17的芯片，其中，所述读出放大器(28)有一个可变校准，且能够通过所述导电迹线(16，18)与所述多个MRAM单元(14)中选择的一个单元关联，以检测所述选择的一个所述单元的阻抗。

Images