CN106575520B - 磁阻存储器中的冗余磁性隧道结 - Google Patents
磁阻存储器中的冗余磁性隧道结 Download PDFInfo
- Publication number
- CN106575520B CN106575520B CN201580044096.4A CN201580044096A CN106575520B CN 106575520 B CN106575520 B CN 106575520B CN 201580044096 A CN201580044096 A CN 201580044096A CN 106575520 B CN106575520 B CN 106575520B
- Authority
- CN
- China
- Prior art keywords
- magnetic tunnel
- memory cell
- state
- resistance
- tunnel junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 374
- 230000015654 memory Effects 0.000 title claims abstract description 324
- 230000002950 deficient Effects 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 36
- 230000001939 inductive effect Effects 0.000 claims description 21
- 230000007547 defect Effects 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 7
- 230000001419 dependent effect Effects 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 72
- 230000004888 barrier function Effects 0.000 description 22
- 238000012545 processing Methods 0.000 description 20
- 230000008859 change Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000002885 antiferromagnetic material Substances 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1695—Protection circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1697—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
自旋力矩磁性随机存取存储器(MRAM)中的存储器单元在每个存储器单元内包括至少两个磁性隧道结,其中,每个存储器单元只存储信息的单个数据位。即使当存储器单元内的磁性隧道结中的一个有缺陷并且不再正常运行时,与存储器单元耦接的存取电路系统也能够对存储器单元进行读取和写入。可以结合多磁性隧道结存储器单元来使用自参考和参考读取。在一些实施例中,对存储器单元的写入迫使所有磁性隧道结成为已知状态,而在其它实施例中,迫使磁性隧道结的子集处于已知状态。
Description
相关申请的交叉引用
本申请要求2015年4月27日提交的美国非临时申请No.14/697,577和2014年8月20日提交的美国临时申请No.62/039,800的优先权,这两个美国申请中的每个的全部内容通过引用并入本文中。
技术领域
本文中的公开总体上涉及自旋力矩磁性存储器装置,并且更具体地涉及在存储单个数据位的存储器单元中包括多个磁性隧道结。
背景技术
电阻型存储器装置通过以下来存储信息:控制各存储器单元两端的电阻,使得通过存储器单元的读取电流将导致具有基于存储在存储器单元中的信息的幅度的电压降。例如,在某些磁性存储器装置中,可以基于存储器单元内的磁阻层的相对磁性状态而变化各存储器单元中的磁性隧道结(MTJ)两端的电压降。在这种存储器装置中,通常有,磁性隧道结的一部分具有固定的磁性状态,而另一部分具有可以相对于固定磁性状态而被控制的自由磁性状态。因为通过存储器单元的电阻基于自由部分的磁性取向而改变,所以可以通过设置自由部分的取向来存储信息。随后,通过感测自由部分的取向来取回该信息。这种磁性存储器装置在本领域中是熟知的。
可以通过发送通过存储器装置的自旋极化写入电流来实现对磁性存储器单元的写入,其中,自旋极化电流所承载的角动量可以改变自由部分的磁性状态。取决于通过存储器单元的电流的方向,所得的自由部分的磁化将相对于固定部分要么处于第一状态要么处于第二状态。在一些自旋力矩装置中,第一状态和第二状态分别对应于与固定部分平行的自由部分和与固定部分反平行的自由部分。如果平行取向代表逻辑“0”,则反平行取向可代表逻辑“1”,或者反之亦然。因此,流过存储器单元的写入电流的方向确定了存储器单元被写成第一状态还是第二状态。这种存储器装置常常被称为自旋力矩转换存储器装置。在这种存储器中,写入电流的幅度通常大于用于感测存储在存储器单元中的信息的读取电流的幅度。
可以通过在存储器单元两端施加电压脉冲来实现引发通过存储器单元的写入电流或“编程电流”。因为单元内的磁性隧道结的结构中的潜在缺陷、高编程电压或其它原因,电压脉冲的重复施加和所得的写入电流会造成存储器单元的磁性隧道结内的隧道势垒的介电击穿。当出现隧道势垒的这种击穿或某种其它失效时,存储器单元不再正常运行,并且不能对其读取或写入。如此,存在对于响应于重复的编程操作而不易受失效影响的稳健的磁阻存储器单元的需求。
附图说明
图1是根据示例性实施例的磁性存储器单元的示意图;
图2是根据示例性实施例的磁性存储器单元的示意图;
图3是根据另一个示例性实施例的磁性存储器单元的示意图;
图4是根据又一个示例性实施例的磁性存储器单元的示意图;
图5是根据示例性实施例的存取存储器单元的方法的流程图;
图6是根据示例性实施例的存取存储器单元的方法的流程图;
图7是根据另一个示例性实施例的读取存储在存储器单元中的单个数据位的方法的流程图;
图8是根据示例性实施例的磁阻存储器的一部分的框图;
图9提供了示出根据示例性实施例的磁性存储器中的存储器单元的读取信号分布的曲线图;以及
图10提供了示出根据示例性实施例的磁性存储器中的存储器单元的读取信号分布的曲线图。
具体实施方式
以下的具体实施方式本质上仅仅是例示性的,不旨在限制主题或申请的实施例以及这类实施例的使用。本文中描述为示例性的任何实现方式都不一定被理解为对于其它实现方式是优选或有利的。
为了例示的简单和清晰起见,附图描绘了各种实施例的总体结构和/或构造方式。可以省略对熟知特征和技术的描述和细节,以避免不必要地混淆其它特征。附图中的元件不一定按比例绘制:某些特征的尺寸可以相对于其它元件被夸大,以提升对示例实施例的理解。
术语“包括”、“包含”、“具有”及其任何变形同义地用于指代非排它性的包括。使用术语“示例性”是取“示例”而非“理想”的含义。在此描述的过程期间,根据例示各种示例性实施例的不同附图,可使用类似的参考标记来识别类似的元件。
为了简明,在本文中可以不描述为本领域的技术人员所知的常规技术、结构和原理,包括例如标准的磁性随机存取存储器(MRAM)处理技术、磁学的基本原理以及存储器装置的基本操作原理。类似地,在本文中可以不详细描述与在存储器单元中读取和写入数据相关的常规技术以及某些系统和子系统(及其单独的操作组件)的其它功能方面。此外,本文中所包含的各种附图中示出的连接线旨在代表各种元件之间的示例性功能关系和/或物理耦接。应该注意的是,可以在主题的实施例中存在许多替代的或额外的功能关系或物理连接。
在各种应用中常常使用非易失性存储器装置来存储数据,该数据在不再施加电力之后仍保持有效。这种非易失性存储器装置的示例包括诸如MRAM的电阻型存储器装置,在MRAM中,流过存储器单元的电流所遭遇的电阻基于存储器单元内磁矢量的取向而变化并且其中使用这种电阻变化来存储数据。如上所述,自旋力矩存储器装置发送通过磁阻堆叠的电流,以将信息存储在存储器单元内的磁性隧道结中。取决于电流的方向,并且假定它具有足够的幅度,将迫使磁性隧道结的自由部分成为表征要存储在单元中的信息的对应磁性状态。
为了增加存储器单元的稳健性,本文中呈现了其中各存储器单元都包括串联耦接的多个磁性隧道结的实施例,其中,信息的单个数据位被存储在存储器单元中。通过在存储器单元内包括不止一个磁性隧道结,在磁性隧道结中的一个因隧道势垒击穿或某种其它原因而有缺陷的情况下,仍然可以从该单元读取以及写入到该单元。这种多MTJ存储器单元还提供额外的益处,诸如单元间较小的电性质变化,因为MTJ中的一个带来的这种电性质的个体偏差可以被存储器单元内的其它MTJ(一个或多个)“抵消”或者一定程度地减小。
以下讨论的实施例中的很多呈现了具有串联耦接的两个磁性隧道结的存储器单元。然而,本公开也考虑了包括多于两个的磁性隧道结的存储器单元,并且应该理解的是,关于双MTJ的存储器单元所呈现的教导也适用于包括三个、四个或更多个磁性隧道结的存储器单元。在本文中描述的多MTJ存储器单元实施例中的一些中,使用自参考读取来确定各存储器单元中所存储的单个数据位。在其它实施例中,采用参考读取,其中,参考读取可以基于对于存储器单元内有多少磁性隧道结仍然是正常运行的或者正在被切换以将二进制状态中的每个都存储在存储器单元内的确定来选择特定基准以与存储器单元进行比较。
在某些情况下,存储器单元内的磁性隧道结被制造成在物理特性和电气特性方面彼此密切匹配。在其它实施例中,可以有意地使单个存储器单元内的磁性隧道结不同。例如,一个磁性隧道结可以具有比其它磁性隧道结高的隧道结电阻(RA)或者可具有包括在磁性隧道结的各种层中的不同的材料。
在一些实施例中,制造包括多个磁性隧道结的存储器单元使用相同的处理步骤以同时形成磁性隧道结中的每个。在其它实施例中,使用单独的一组处理步骤来形成磁性隧道结中的每个。以下,另外详细地呈现了众多组合和变形。
图1是存储器单元100的示意性框图。存储器单元100包括选择晶体管110、第一磁性隧道结120和与第一磁性隧道结120串联耦接的第二磁性隧道结130。选择晶体管110的栅极160用于选择进行读取和写入操作的特定存储器单元100。节点140和150选择性地耦接到存储器装置内的信号线,使得可以致使读取电流和写入电流流过存储器单元100。例如,节点140和150可以选择性地耦接到位线和源线,其中,位线和源线用于在存储器单元100两端施加电压,该电压导致有电流在向上方向或向下方向上流过存储器单元100。可以根据需要,控制流过存储器单元100的电流的幅度和方向或施加在节点140和150两端的电压的幅度和极性,以支持从存储器单元100读取和写入到存储器单元100。应该注意的是,在仍然保持串联电路的同时,可以重新布置选择晶体管110、第一磁性隧道结120和第二磁性隧道结130的相对定位。例如,在一些实施例中,选择晶体管110在第二磁性隧道结130和节点150之间,而在其它实施例中,选择晶体管110在两个磁性隧道结120和130之间。
如上所述,虽然存储器单元100被示出为包括两个磁性隧道结120和130,但其它实施例包括以与图1中示出的方式类似的方式串联耦接的三个或更多个磁性隧道结。因此,使用单个选择晶体管110来控制是否有电流流过串联连接的多个磁性隧道结。使用磁性隧道结120和130二者的状态来确定存储在存储器单元100内的单个数据位。因此,即使在存储器单元100内存在两个磁性隧道结120和130,也只有单个数据位存储在其中。通过使用两个或更多磁性隧道结来存储信息的单个数据位,实现了冗余,并且在磁性隧道结120和130中的一个有缺陷的情况下存储器单元100可以继续运行。有缺陷的磁性隧道结是没有按期望表现的磁性隧道结,使得如果有缺陷的隧道结是存储器单元中唯一的磁性隧道结,则存储器单元将不能够提供读取/写入功能。有缺陷的隧道结的示例包括部分短路的隧道结、其中隧道势垒处于击穿状态的隧道结和其中处理缺陷损害了隧道结电气特性的隧道结。
耦接到存储器单元100的存取电路系统用于从存储器单元100读取数据并且将数据写入到存储器单元100。存取电路系统能够在磁性隧道结120和130中只有一个是正常运行的而另一个被短路或者出于某些其它原因不能够进行切换时,读取存储在存储器单元100内的单个数据位。如以下进一步详细讨论的,可以使用自参考读取技术或者通过与基准进行比较来实现这种读取。图1中未示出的感测放大器和写入驱动器使得读取电流和写入电流能够穿过所选择的存储器单元,以既存储信息又在随后取回该信息。在美国专利8,811,071中讨论了这种感测放大器、写入驱动器和相关电路系统的示例。在包括存储器单元阵列的存储器中,即使当存储器单元中的一些内的磁性隧道结中的一个有缺陷或不运行时,存取电路系统也能够对所有存储器单元进行数据读取和写入。
可以以与用于对只包括单个磁性隧道结的常规自旋力矩MRAM存储器单元编程的方式类似的方式来实现对存储器单元100的写入。当在存储器单元100两端施加编程电压时,所得的电流将流过磁性隧道结120和130二者。假定电流具有足够幅度,则可以使得磁性隧道结120和130中的一者或二者改变状态(即,使其自由层从第一磁性取向状态变成第二磁性取向状态)。当磁性隧道结没有处于隧道势垒受损的缺陷状态时,磁性隧道结120和130中的每个中的自由层的取向确定了通过磁性隧道结的电阻。在所例示的示例中,因为磁性隧道结120和130串联耦接,所以电流将在同一方向上流过磁性隧道结二者,因此为磁性隧道结120和130二者的自由层施加相同的自旋力矩极性。
转到图2,描绘了包括耦接到选择晶体管210的两个磁性隧道结220和230的存储器单元200。磁性隧道结230包括自由部分或自由层232、隧道势垒层234以及固定部分或固定层236。图2中示出的磁性隧道结230被描述为具有自由层232、隧道势垒234和固定层236的简单的磁性隧道结。出于例示性目的,本文中使用这种简单的磁性隧道结。在一些实施例中,结合本文中公开的各种教导来使用更复杂的磁性隧道结。例如,磁性隧道结220和230中的每个的磁阻堆叠中的层可以包括磁性材料、提供一个或多个隧道势垒或扩散势垒的电介质层、提供铁磁或反铁磁耦合的磁性材料的层之间的耦合层、反铁磁材料和目前已知或后续开发的磁阻堆叠中利用的其它层的多个层。例如,固定层236可以包括形成合成反铁磁结构(SAF)的一组层,并且自由层232可以包括与合成铁磁结构(SYF)对应的一组层。尤其是,所示出的包括在磁性隧道结230和220中的层中的每个层都可以是包括多个子层的复合层。其它实施例除了其它层之外还可以包括多个SAF、SYF和隧道势垒,其中材料和结构布置成现在已知或后续开发的各种组合和排列。另外,为了简化本文中公开的概念的呈现,在图2或其它附图中,并没有描绘本领域中熟知的充当磁性隧道结的电极的导电层。
在图2的实施例中,使用单独的一组处理步骤来制造磁性隧道结220和230中的每个。例如,在形成与选择晶体管210对应的电路系统之后,使用第一组处理步骤来构造第一磁性隧道结220。这种处理步骤可以包括构成固定层226、隧道势垒224和自由层222的各种材料层的沉积。然后,使用一个或多个刻蚀步骤对所沉积的材料层进行刻蚀,以形成磁性隧道结220,使得它在水平平面以及垂直平面上都具有所期望的尺寸。在一个示例实施例中,在形成磁性隧道结220之后,形成覆盖在磁性隧道结220上的层间电介质。在层间电介质内形成通孔,由此允许磁性隧道结220和随后用第二组处理步骤形成的上覆的第二磁性隧道结230之间电接触。
因为使用单独的处理步骤来形成包括在存储器单元200中的磁性隧道结220和230,所以形成那些磁性隧道结使得它们在电气特性方面大致匹配会更具挑战性。然而,具有用来形成磁性隧道结220和230中的每个的单独的处理步骤使得那些磁性隧道结能够容易地被制成具有不同的电气特性,在一些实施例中,这是所期望的。例如,在一个实施例中,磁性隧道结220的隧道势垒224比磁性隧道结230的隧道势垒234薄。在此实施例中,第二磁性隧道结230因较厚的隧道势垒234而具有比第一磁性隧道结220大的隧道结电阻。如此,相比于第一磁性隧道结220,第二磁性隧道结230更稳健并且更少可能击穿,但是需要用更高的编程电压来使得磁性隧道结230改变状态。在其它示例实施例中,自由层232和222形成为具有不同的材料或不同的尺寸,由此导致两个磁性隧道结具有不同的电气特性。应该理解的是,一些实施例得益于具有有着相似电气特性的磁性隧道结,而其它实施例得益于具有不同特性的磁性隧道结。
图3例示其中多个磁性隧道结320和330被包括在一个磁阻堆叠结构中的存储器单元300的另一个实施例。如图3中所示,使用选择晶体管310来选择存储器单元300,存储器单元300还包括通过层370与第二磁性隧道结330分开的第一磁性隧道结320。层370可以是将磁性隧道结320与磁性隧道结330串联耦接的导电层。在其它实施例中,层370是复合材料或者包括多个子层。如所示出的,磁性隧道结320包括自由层322、隧道势垒324和固定层326。类似地,磁性隧道结330包括自由层332、隧道势垒334和固定层336。
可以使用单个的一组处理步骤来形成存储器单元300的多个磁性隧道结320和330,这些处理步骤可以包括多个沉积步骤、多个刻蚀步骤和可能地在磁性隧道结320和330的多步刻蚀期间对某些层的包封。在一个示例中,沉积覆盖在通孔上的与存储器单元300的磁阻堆叠对应的层中的每个,其中通孔提供与选择晶体管310的电连接。在沉积之后,用对所沉积的层进行掩蔽和刻蚀来形成两个磁性隧道结320和330。如同以上图2的情况,为了简化对实施例的描绘,没有示出与堆叠的顶部电极和底部电极对应的导电层。
虽然图3示出与通过层370分开的磁性隧道结320和330中的每个对应的层,但在其它实施例中,可以在磁性隧道结320和330之间有在两个磁性隧道结之间共享的中间层,就这种意义而言,这样的层在功能上与磁性隧道结二者都相关。例如,可以在磁性隧道结320和330之间放置一个或多个磁性层,其中这种磁性层的作用同时或在不同时间点影响磁性隧道结320和330二者。这种层可以提供有益于装置操作的额外的自旋极化或磁场。
图4示出包括与磁性隧道结420和磁性隧道结430串联耦接的选择晶体管410的存储器单元400。在存储器单元400中,可以使用相同的处理步骤来同时形成磁性隧道结420和430,使得构成磁性隧道结420和430的各种层在厚度和所得的电气特性方面非常相似。例如,可以通过以下步骤来形成磁性隧道结420和430:首先,沉积与固定层426和436对应的材料层(一个或多个),然后沉积与隧道势垒424和434对应的材料层(一个或多个),随后沉积与自由层422和432对应的层(一个或多个)。因此,用于磁性隧道结420和430的固定层426和436初始地是材料的单个的统一层或一组层,其中,随后对该层进行刻蚀,以形成分别与磁性隧道结420和430对应的单独的固定层426和436。
尤其是,相比于图2和图3中例示的实施例,图4中示出的实施例需要更少的处理步骤来形成存储器单元400的多个磁性隧道结。另一个不同之处是,图2和图3中的多个磁性隧道结彼此垂直偏移,由此限制了支持多个磁性隧道结所需的管芯面积。与之相反,图4的实施例包括彼此水平偏移的多个磁性隧道结,其需要更多的管芯面积。除了用于磁性隧道结的额外管芯面积之外,支持磁性隧道结420和430的串联连接所需的电互连件会消耗额外的芯片面积并且需要额外的处理步骤。
图4中例示的实施例允许一起形成并且使用具有大体相似的电气特性的多个磁性隧道结。因为磁性隧道结中所包括的每个层都与其它隧道结中的对应层同时形成,所以该层的厚度及其特性将大体相似。如此,如果两个磁性隧道结的磁阻堆叠或堆叠内的层的物理尺寸相同,则可以形成大体相似的磁性隧道结。另外,因为相比于图2至图3中例示的实施例所需的处理步骤,制作图4中的隧道结所需的处理步骤更少,所以存储器单元内的各种层更少可能遭受由后续处理步骤导致的不期望的劣化。例如,一些处理步骤可能依赖于高温,而高温会使存储器单元已经形成的部分劣化,并且减少这种步骤的数量可以有助于符合为存储器单元所创建的热预算。
在期望具有串联耦接的两个不同的磁性隧道结的其它实施例中,图4的实施例可以对两个磁性隧道结420和430利用不同的大小,以实现所期望的两个磁性隧道结之间的特性变化。例如,在一个示例中,第一磁性隧道结420具有某个水平尺寸,而第二磁性隧道结430的水平尺寸是第一磁性隧道结420的水平尺寸的2倍。另外,可以使用单独的沉积和掩蔽步骤来创建图4中例示的实施例内的不同的磁性隧道结结构。例如,可以使用第一组处理步骤来形成磁性隧道结420中的全部或部分,然后可以使用第二组处理步骤来形成磁性隧道结430中的一些或全部。在又一些其它实施例中,一些处理步骤可以用于形成磁性隧道结二者的部分,而其它步骤并非如此。例如,在尺寸或组分方面不同的隧道势垒424和434可以被创建为磁性隧道结420和磁性隧道结430的构造的部分以提供区别,其中,这两个隧道结中的其它层保持基本上相同。
在包括多于两个磁性隧道结的又一些其它实施例中,可以使用图2至图4中例示的实施例的组合来实现多个磁性隧道结存储器单元所期望的特性。例如,如图3中一样被形成为单个磁阻堆叠的两对磁性隧道结可以按图4例示的方式串联耦接,以实现4-MTJ存储器单元。应该理解的是,其中使用多个磁性隧道结来存储信息的单个数据位的许多不同组合是可能的。
虽然在本领域中存在带具有两个隧道结的磁阻堆叠的存储器单元,但如果任一个隧道结失效,则这种多隧道结存储器单元失效。换句话讲,如果对这种现有技术的存储器单元的反复的读取与写入导致隧道势垒中的一个失效,则致使存储器单元不能操作。在图2至图4中例示的实施例中,在隧道势垒中的任一个失效的情况下,整体存储器单元的操作并未受损,因为其它仍然运行的磁性隧道结提供了允许持续的读取/写入能力所需的冗余。
图5至图7是例示存取磁性存储器中的存储器单元的方法的示例性实施例的流程图,其中,存储器单元使用串联耦接的多个磁性隧道结来存储单个数据位。流程图中包括的操作可以只表现用于操作存储器的整体处理的一部分。出于例示目的,以下对图5至图7中的方法的描述可以涉及以上结合图1至图4以及以下讨论的图8所提到的元件。应该理解的是,这些方法可以包括任何数量的额外的或替代的任务,除非另外指明,否则图5至图7中示出的任务不需要以所例示的次序来执行,并且这些方法可以被并入具有本文中没有详细描述的额外功能的更全面的过程或处理中。此外,只要意图的整体功能保持完好,可以从实施例中省略图5至图7中示出的任务中的一个或多个。
图5例示存取磁性存储器中所选择的存储器单元的方法的流程图,其中,存储器单元使用串联耦接的第一磁性隧道结和第二磁性隧道结来存储单个数据位。第一磁性隧道结和第二磁性隧道结中的每个都具有相应的初始状态,即,第一状态、第二状态和缺陷状态中的一种。例如,在第一状态下,磁性隧道结的自由层具有相对于固定层的第一取向,这导致磁性隧道结两端的第一电阻。在第二状态下,自由层具有相对于固定层的第二取向,这导致磁性隧道结两端的第二电阻。在缺陷状态下,磁性隧道结没有完全正常运行(例如,部分或全部短路),使得如果磁性隧道结是存储器单元内的唯一磁性隧道结,则存储器单元将不会是正常运行的。
在502处,当引发通过存储器单元的电流以使得两个磁性隧道结中的至少一个改变状态时,发生编程或写入。可以通过在存储器单元两端施加电压或者通过使用固定电流源来实现在502处引发电流。在一些实施例中,当磁性隧道结二者都正常运行时,通过迫使第一磁性隧道结和第二磁性隧道结两者都表现出第一状态或第二状态,将第一数据值(例如,“0”)存储在存储器单元中,其中,第二数据值(例如,“1”)对应于第一磁性隧道结和第二磁性隧道结二者都处于相反的第一或第二状态时。在其它实施例中,当磁性隧道结二者都正常运行时,通过只迫使第一磁性隧道结和第二磁性隧道结中的一个表现出第一状态或第二状态,将第一数据值存储在存储器单元中,其中,通过迫使第一磁性隧道结和第二磁性隧道结二者都表现出相反的第一状态或第二状态来存储第二数据值。因此,步骤502处所引发的电流将具有足以致使两个磁性隧道结中的至少一个改变状态的幅度。如果磁性隧道结中的一个处于缺陷状态,则在502处,通过存储器单元的电流足以使得余下的正常运行的磁性隧道结改变状态。
注意,在步骤502处执行的写入假定的是存储器单元还未处于存储所期望的数据值所需的状态。在某些情况下,存储器单元可能已经处于正确状态,如此,虽然可以发送电流通过装置以迫使存储器单元成为该状态,但状态并没有发生实际的改变。
在504处,引发读取电流通过存储器单元,以确定存储器单元的电阻。可以通过在存储器单元两端施加电压来实现在504处引发读取电流,其中,由该电压导致的电流的量提供了关于存储器单元的电阻的表征。在其它实施例中,可以供应通过存储器单元的恒定电流,其中,存储器单元两端的电压降表征通过存储器单元的电阻。因为存储器单元包括第一磁性隧道结和第二磁性隧道结二者,所以通过存储器单元的整体电阻包括通过这些磁性隧道结中的每个的组合电阻。
如以上讨论的,通过磁性隧道结中的每个的电阻基于当施加读取电流时的磁性隧道结的当前状态。例如,第一状态下的磁性隧道结的电阻可以大于第二状态下的电阻。缺陷状态下的磁性隧道结的电阻小于第一状态或第二状态中任一状态下的电阻,或者它可以介于相应的这些电阻之间。通过使用通过存储器单元的整体电阻,在确定存储在存储器单元内的数据位时考虑了第一磁性隧道结和第二磁性隧道结二者的电阻。如此,提供了冗余,因为如果磁性隧道结中的任一个处于缺陷状态,则另一个磁性隧道结仍然可以提供读取/写入能力。
在506处,基于在504处检测到的电阻来确定存储在存储器单元内的单个数据位。506处的确定可以基于与504处所确定的电阻进行比较的基准电阻。在一个实施例中,将与在504处施加的恒定电流对应的存储器单元两端的电压降与阈值读取电压进行比较,其中,阈值读取电压在其中存储“0”的存储器单元和其中存储“1”的存储器单元之间界定。例如,如果第一磁性隧道结和第二磁性隧道结二者都处于第一状态并且具有相对低的电阻,则由所施加的恒定电流而来的所得电压降会小于基准电压,由此指示存储了“0”。如果第一磁性隧道结和第二磁性隧道结中的一者或二者都处于第二状态并且具有较高电阻,则响应于相同的恒定电流,在存储器单元两端将出现额外的电压,由此使得能够确定存储了“1”。
当在506处执行确定步骤时,确定磁性隧道结中的一个是否处于缺陷状态也可以是必须的,使得应使用不同的基准来确定余下的正常运行的磁性隧道结是处于第一状态还是第二状态。以下,参照图7额外详细地讨论这种实施例。
在其它实施例中,506处的确定可以利用自参考读取,在自参考读取中,存储器单元被写成已知状态并且已知状态下的电阻被检测并与504处检测到的电阻进行比较。可以使用已知状态下的电阻和所检测到的电阻之间的差异来确定存储在存储器单元中的数据位。以下,参照图6额外详细地讨论这种自参考读取操作。
图6例示了读取存储在存储器单元中的数据位的方法的流程图,该存储器单元包括第一磁性隧道结和第二磁性隧道结,其中只存储了单个数据位。对应于图6的方法利用自参考读取技术来确认存储在存储器单元内的数据位。在602处,检测存储器单元两端的第一电阻值。第一电阻值取决于第一磁性隧道结和第二磁性隧道结的初始状态,其中,每个磁性隧道结都具有初始状态,其中初始状态为第一状态、第二状态和缺陷状态中的一个。在一些实施例中,第一状态对应于较低的电阻状态而第二状态对应于较高的电阻状态。在其它实施例中,第一状态对应于较高的电阻状态而第二状态对应于较低的电阻状态。
在602处检测存储器单元两端的电阻可以包括施加恒定电流以及确定存储器单元两端的电压降。在其它实施例中,在存储器单元两端创建固定电压,检测流过存储器单元的电流并且使用该电流来确定存储器单元的电阻。
在602处检测第一电阻之后,在604处引发通过存储器单元的电流,其中,当第一磁性隧道结和第二磁性隧道结中的至少一个处于第一状态时,电流具有足以将第一磁性隧道结和第二磁性隧道结中的至少一个从第一状态切换成第二状态的幅度。因此,如果第一存储器单元和第二存储器单元二者都已经处于第二状态,则将不发生改变。然而,如果第一磁性隧道结和第二磁性隧道结中的一者或二者处于第一状态,则磁性隧道结中的一者或二者将从第一状态切换成第二状态。注意,604处引发的电流的幅度足以使得如果两个磁性隧道结中的一个处于第一状态而另一个磁性隧道结处于缺陷状态,则将使得正常运行的磁性隧道结从第一状态切换成第二状态。604处所引发的电流可以由电流源来施加或者通过在存储器单元两端施加编程电压来产生。因此,通过在604处引发电流,将存储器单元重置成已知状态,以提供用于与存储器单元的初始状态进行比较的参考。
在604处引发电流之后,在606处检测存储器单元两端的第二电阻。第二电阻取决于在604处引发电流之后所得的第一磁性隧道结和第二磁性隧道结的状态。如果第一磁性隧道结和第二磁性隧道结二者初始都处于第二状态,则606处检测到的第二电阻应该与602处检测到的第一电阻大致相同(即,两者之间的差异相对小)。然而,如果第一磁性隧道结和第二磁性隧道结中的一者或二者初始地处于第一状态并且604处所引发的电流已经使得第一磁性隧道结和第二磁性隧道结中的一个或多个切换成第二状态,则606处检测的电阻应会显著地与602处检测的电阻不同。
在608处,基于第一电阻和第二电阻来确定存储在存储器单元内的单个数据位。例如,如果第一电阻和第二电阻大致相同,则确定磁性隧道结二者初始都处于第二状态,在一些实施例中,第二状态对应于二进制“0”。类似地,如果第一电阻和第二电阻不同,则这指示第一磁性隧道结和/或第二磁性隧道结基于604处所引发的电流从初始的第一状态转变为第二状态。在二者都处于第二状态的磁性隧道结对应于二进制“0”的示例实施例中,初始处于第一状态的磁性隧道结中的一者或二者对应于二进制“1”。因为自参考读取会毁掉存储器内的磁性隧道结的初始状态,所以如果自参考读取导致磁性隧道结中的一者或二者的状态改变,则在610处,存储在存储器单元内的之前的值被写回到存储器单元。尤其是,读取存储在存储器单元中的单个数据位会导致所读取的单个数据位被临时存储在感测放大器中或用户可访问的用于读取和写入的其它短期储存器位置。如果在数据位处于临时储存器中时用户修改了数据位,则是否需要写回操作将基于当完成对其中数据的存取时临时储存器中的数据位。
应该理解的是,即使两个磁性隧道结中的一个处于缺陷状态,图6中例示的自参考读取技术仍然运行。因为处于缺陷状态的磁性隧道结的电阻相对恒定,所以其它在运行的磁性隧道结在第一状态和第二状态之间切换时将仍然展现出电阻改变。如此,额外的磁性隧道结为存储器单元提供冗余,因为只有单个数据位存储在其中。
图9中所提供的曲线图有助于例示与存储器单元内的磁性隧道结的可能状态关联的不同读取信号。在向存储器单元施加恒定读取电压并且测量所得电流的一些实施例中,读取信号被定义为步骤606和602处测得的电流的差异。图9的水平轴对应于存储器单元两端的读取信号。曲线950代表存储器装置中的存储器单元的读取信号的分布,在该存储器单元中,在步骤604处施加了重置电流之后,没有磁性隧道结切换。曲线960代表存储器单元的读取信号的分布,在该存储器单元中,在步骤604处施加了重置电流之后,磁性隧道结二者都切换。曲线970代表存储器单元的读取信号的分布,在该存储器单元中,在步骤604处施加了重置电流之后,一个磁性隧道结切换,而另一个磁性隧道结没有切换,因为它有缺陷或出于一些其它原因。如可以从曲线图中看到的,有缺陷的磁性隧道结使存储器单元的整体读取信号减少。然而,通过具有足够余量以及将基准电阻值980布置在曲线950和970之间的位置处,当存在有缺陷的磁性隧道结时,每个存储器单元中所存储的单个数据位的准确确定仍然发生。
在一些实施例中,当磁性隧道结二者都运行时,通过第一磁性隧道结和第二磁性隧道结二者都处于第一状态来代表第一数据值(例如,二进制“0”),并且通过第一磁性隧道结和第二磁性隧道结二者都处于第二状态来代表第二数据值(例如,二进制“1”)。迫使第一磁性隧道结和第二磁性隧道结二者都从第一状态到第二状态所需的编程电压通常不同于迫使第一磁性隧道结和第二磁性隧道结二者都从第二状态到第一状态所需的编程电压。这是因为基于磁性隧道结与选择晶体管的串联连接而存在的分压器。如此,将两个磁性隧道结都从第一状态移动到第二状态可以需要比将两个磁性隧道结都从第二状态移动到第一状态高得多的电压。在使用编程电压代替恒定电流源来改变磁性隧道结的状态的实施例中,可以由第一磁性隧道结和第二磁性隧道结中的仅一个处于第二状态而非使二者都处于第二状态来代表第二数据值。使用其中两个磁性隧道结中只有一个切换的此“半切换”存储器单元来存储第二数据值可以在速度和省电方面具有优势。相比于当磁性隧道结二者都改变状态时所改变的电阻,当只有一个磁性隧道结改变状态时的电阻改变可以减少,但是当存在足够余量时,仍然可以检测到该较低磁阻并且使用该磁阻来存储数据值,如图9中所示。
在图6的实施例的背景内,提供有助于例示本文中公开的概念的一些情境。在一个实施例中,第一磁性隧道结初始处于缺陷状态而第二磁性隧道结初始处于第一状态。在这样的实施例中,604处引发电流包括引发将第二磁性隧道结从第一状态切换成第二状态的第一方向上的电流。因此,虽然第一磁性隧道结有缺陷并且不再正确操作,但图6的方法仍然能够确认第二磁性隧道结的初始状态,并且第二磁性隧道结能够支持不间断的读取和写入操作。
在另一个情境中,第一磁性隧道结和第二磁性隧道结二者在602处都初始地处于第一状态。604处引发电流包括引发将第一磁性隧道结和第二磁性隧道结二者都从第一状态切换成第二状态的第一方向上的电流。在这样的实施例中,用于设置存储器的基准状态的电流依赖于存储器单元内的电阻的最大移动。
在第三示例中,第一磁性隧道结和第二磁性隧道结二者都初始地处于第一状态,但是604处引发的电流只将第一磁性隧道结和第二磁性隧道结中的一个从第一状态切换成第二状态。
尤其是,作为自参考读取操作的部分的迫使存储器单元处于已知状态可以与对存储器单元进行编程或写入不同,这导致存储器单元存储“0”或“1”。例如,第一数据值(例如,“0”)可以对应于第一磁性隧道结和第二磁性隧道结处于第一状态,而第二数据值对应于1)至少一个磁性隧道结处于第二状态或2)磁性隧道结中的二者都处于第二状态。因此,用于将存储器单元编程的电流可以不同于用于迫使存储器单元处于用于自参考读取操作的已知状态的电流。
图7例示了读取存储在包括多个磁性隧道结的存储器单元中的数据位的方法的流程图,其中,使用多个磁性隧道结只存储单个数据位。在702处,引发用于检测存储器单元的电阻的读取电流。存储器单元的电阻包括来自其中所包括的磁性隧道结中的每个的分量。
在704处,确定的是存储器单元是否包括有缺陷的磁性隧道结。在704处的确定之前,可以存储或以其它方式保持在702处所检测的存储器单元的电阻。可以通过首先引发通过存储器单元的写入电流来实现704处的确定,该写入电流被引导为将存储器单元设置成低电阻状态。在写入电流之后,检测存储器单元两端的电阻并且将其与和处于低电阻状态的存储器单元两端的预期电阻对应的基准进行比较。如果该比较指示检测到的电阻在基准的一定范围内(即,它们大体相等),则磁性隧道结二者都是正常运行的。如果该比较指示存储器单元两端检测到的电阻明显小于基准的电阻(即,在当磁性隧道结二者都处于低电阻状态时的通过存储器单元的电阻的预期分布之外),则磁性隧道结中的至少一个有缺陷。
图10中提供的曲线图有助于例示存储器单元内的磁性隧道结的不同可能状态。水平轴对应于存储器单元两端的总读取信号,该读取信号可以对应于存储器单元两端的电阻。曲线1010代表其中磁性隧道结二者都处于低电阻状态的存储器装置中的存储器单元的电阻分布。曲线1020代表其中磁性隧道结二者都处于较高电阻状态的存储器单元的分布。曲线1030代表其中一个磁性隧道结处于较低电阻状态而另一个有缺陷的存储器单元的分布。曲线1040代表其中一个磁性隧道结处于较高电阻状态而另一个有缺陷的存储器单元的分布。一旦已经确定了在存储器单元中是否包括任何有缺陷的磁性隧道结,就可以在图7中的706处选择用于检测存储器单元的当前状态的基准。如果没有检测到有缺陷的磁性隧道结,则基准水平1050被选择为在1010和1020之间。如果检测到有缺陷的磁性隧道结,则基准水平1060被选择为在1030和1040之间。与在存储器单元中的所有磁性隧道结都完全正常运行的情况下将会使用的基准相比,可以使用不同的基准来确定两个数据值中的哪个被存储在具有有缺陷的磁性隧道结的存储器单元中。
在708处,基于所选择的基准和存储器单元的对应参数的测量值之间的比较来确定存储在存储器单元中的单个数据位。例如,如果所选择的基准是电压基准,则可以将针对已知电流的存储器单元两端的电压降与所选择的电压基准进行比较。如果所选择的基准是电阻值,则可以将存储器单元的电阻与所选择的电阻基准进行比较。在又一些其它实施例中,可以采用电流基准,其中,将针对存储器单元两端所施加的已知电压的通过存储器单元的所得电流与所选择的电流基准进行比较。在各情况下,比较结果确定了存储在存储器单元内的单个数据位,其考虑存储器单元内的磁性隧道结中的每个的目前状态。
图8例示磁阻存储器的一部分的示意性框图。存储器单元810包括第一磁性隧道结812、第二磁性隧道结814和选择晶体管816。如以上讨论的,第一磁性隧道结812的电阻基于第一磁性隧道结812内的自由层的状态。类似地,第二磁性隧道结814的电阻基于第二磁性隧道结814内的自由层的状态。如所示出的,第一磁性隧道结812和第二磁性隧道结814串联耦接。单个数据位被存储在存储器单元810内,其中,使用第一磁性隧道结812和第二磁性隧道结814来存储数据位。
在一些实施例中,第一磁性隧道结812和第二磁性隧道结814的结构大体上相同,使得它们具有相似的电气特性。在其它实施例中,第一磁性隧道结812和第二磁性隧道结814具有不同的物理尺寸。例如,第一磁性隧道结812的隧道势垒可以比第二磁性隧道结814的隧道势垒厚。作为另一个示例,第一磁性隧道结812可以具有与第二磁性隧道结814的水平尺寸不同的水平尺寸(例如,它的宽度为两倍)。在其它实施例中,可以在相应的磁性隧道结的不同层内使用不同的材料,使得它们的电气特性以该方式来区分。
如在以上的图2和图3中例示的和参照图2和图3讨论的,在存储器内,第一磁性隧道结812可以垂直地偏离第二磁性隧道结814。在这样的实施例中,可以使用存储器内的层间电介质内的导体将第一磁性隧道结812耦接到第二磁性隧道结814。在与图3一致的实施例中,两个磁性隧道结812和814被包括在单个磁阻堆叠中。在与图4一致的其它实施例中,在存储器内,第一磁性隧道结812可以水平地偏离第二磁性隧道结814。
与存储器单元耦接的存取电路系统830被配置成基于第一磁性隧道结812的第一电阻和第二磁性隧道结814的第二电阻之和来确定存储在存储器单元中的单个数据位。存取电路系统内的字线驱动器832用于基于将选择晶体管816的栅极822驱动成使得有电流能够穿过存储器单元810的电压来选择用于存取的存储器单元810。
存取电路系统830包括信号线,信号线可以与存储器单元810的节点818和820选择性地耦接,以选择性地施加存储器单元810两端的电压和/或通过存储器单元810的电流。在一些实施例中,信号线对应于存储器内的源线和位线。感测放大器和写入驱动器使得读取电流和写入电流能够被传递通过所选择的存储器单元,以既存储信息又随后取回该信息。另外如上所述的是,在美国专利8,811,071中讨论了这种感测放大器、写入驱动器和相关电路系统的示例。
在图8中示出的实施例中,存取电路系统830被示出为包括引发通过存储器单元810的电流的电流/电压源834。为了引发通过存储器单元810的电流,电流/电压源834或者充当电流源或者选择性在存储器单元810两端施加电压。因此,一些实施例可以依赖于通过存储器单元的用于读取和写入的恒定或可控的电流水平,而其它实施例可以依赖于在存储器单元810两端施加受控量的电压的电压源。
基于由电流/电压源834所引发的电流,使用电阻测量电路来检测存储器单元810整体的两端的电阻,包括通过磁性隧道结812和814中的每个的电阻。可以是感测放大器的部分的电阻测量电路基于例如当施加已知电流时存储器单元810两端的电压降来确定通过存储器单元的电阻。在其它实施例中,基于响应于存储器单元810两端所施加的电压而流过存储器单元810的电流的量来测量电阻。
也可以是感测放大器的部分的比较器838与电阻测量电路836耦接。比较器被配置成基于第一磁性隧道结812的第一电阻和第二磁性隧道结814的第二电阻来确定存储在存储器中的单个数据位。在一些实施例中,比较器838将所测得的存储器单元810的电阻值与所选择的基准进行比较,其中,所选择的基准可以部分基于第一磁性隧道结812或第二磁性隧道结814中的任一个是否处于缺陷状态。
在其它实施例中,存取电路系统830使用自参考读取来确定存储在存储器单元810中的数据位。在这样的自参考读取中,电阻测量电路830被配置成在电流/电压源834引发通过存储器单元的第一电流以创建存储器单元中的第一状态之前,检测存储器单元810两端的第一电阻。电阻测量电路830还被配置成在引发第一电流之后检测存储器单元两端的第二存储器单元电阻,使得处于已知状态的存储器单元的电阻可以用于确定存储器单元的初始状态和存储在存储器单元中的数据位作为结果。
如以上讨论的,即使当第一磁性隧道结812和第二磁性隧道结814中的一个处于缺陷状态时,存取电路系统830也能够确定存储在存储器单元810内的数据位。因此,在包括多磁性隧道结存储器单元阵列的存储器中,即使存储器单元中的一些包括处于缺陷状态的磁性隧道结,存取电路系统也将能够对阵列中的每个存储器单元进行读取和写入。存取电路系统830可以包括用于检测何时磁性隧道结812和814中的一个处于缺陷状态的额外的电路系统,其中,此确定可用来调节用于确定存储在存储器单元810内的数据位的基准。
当存取电路系统830对存储器单元810进行编程或写入时,存取电路系统在第一方向上引发通过存储器单元的第一写入电流,以存储第一数据值(例如,“0”)。为了存储第二数据值(例如,“1”),电路系统在与第一方向相反的第二方向上引发通过存储器单元的第二写入电流。在一些实施例中,第一写入电流和第二写入电流中的每个的幅度足以迫使磁性隧道结812和814二者都处于第一或第二状态,而在其它实施例中,第一写入电流的幅度可以只迫使磁性隧道结812和814中的一个处于第一状态,而第二写入电流迫使磁性隧道结812和814二者都处于第二状态。
通过将单个位存储在包括多个磁性隧道结的存储器单元中,提供一些冗余,使得单个磁性隧道结的失效不会导致整体存储器单元失效。此冗余提供了改善的误比特率。在各存储器单元中具有串联耦接的至少两个磁性隧道结还有助于改善跨存储器装置的电分布,因为一个磁性隧道结中的偏差被同一存储器单元中的其它磁性隧道结(一个或多个)削弱了。在一些实施例中,磁阻存储器内的存储器单元的阵列可以包括单磁性隧道结存储器单元和多磁性隧道结存储器单元(诸如,在图1至图4中所描绘的那些)二者,其中,多磁性隧道结存储器单元在操作方面提供了额外的稳健性。
虽然以上已经呈现了示例性实施例,但应该理解的是,存在许多变形。此外,虽然本说明书使用包括了处于特定示例布置的存储器单元的自旋力矩MRAM装置,但教导可以应用于具有其中可应用相同概念的不同构造的其它装置。例如,可以使用除了自旋力矩外的技术来切换或辅助切换存储器单元内的磁性隧道结的状态。这样的技术的示例包括自旋轨道力矩切换、自旋霍尔效应和电压控制的磁各向异性。因此,以上公开的特定实施例只是例示性的,不应该被当作限制,因为可以以对得益于本文中的教导的本领域的技术人员来说明显的不同但等同的方式来修改和实践实施例。因此,以上描述不旨在将本公开限制于所阐述的特定形式,而相反地,旨在涵盖可以被包括在由所附权利要求所限定的本发明的精神和范围内的这类替代、变型和等同物,以便本领域的技术人员将会理解,他们可以以其最宽泛的形式在不脱离本发明的精神和范围的情况下进行各种改变、替代和变化。
Claims (22)
1.一种存取磁阻存储器单元的方法,其中所述磁阻存储器单元使用串联耦接的第一磁性隧道结和第二磁性隧道结来存储单个数据位,其中,所述第一磁性隧道结和所述第二磁性隧道结中的每个都具有相应的初始状态,所述初始状态为第一状态、第二状态和缺陷状态中的一个,所述方法包括:
检测所述存储器单元两端的第一电阻,其中,所述第一电阻取决于所述第一磁性隧道结和所述第二磁性隧道结的初始状态;
在检测所述第一电阻之后,引发通过所述存储器单元的电流,其中,当所述第一磁性隧道结和所述第二磁性隧道结中的至少一个处于所述第一状态时,所述电流具有足以将所述第一磁性隧道结和所述第二磁性隧道结中的至少一个从所述第一状态切换成所述第二状态的幅度;
在引发所述电流之后,检测所述存储器单元两端的第二电阻,其中,所述第二电阻取决于在引发所述电流之后所得的所述第一磁性隧道结和所述第二磁性隧道结的状态;以及
基于所述第一电阻和所述第二电阻之间的差异来确定存储在所述存储器单元中的所述单个数据位。
2.根据权利要求1所述的方法,其中,所述第一磁性隧道结初始地处于所述缺陷状态并且所述第二磁性隧道结初始地处于所述第一状态,并且其中,引发所述电流进一步包括引发将所述第二磁性隧道结从所述第一状态切换成所述第二状态的第一方向上的电流。
3.根据权利要求1所述的方法,其中,所述第一磁性隧道结初始地处于所述第一状态并且所述第二磁性隧道结初始地处于所述第一状态,并且其中,引发所述电流进一步包括引发将所述第一磁性隧道结和所述第二磁性隧道结二者都从所述第一状态切换成所述第二状态的第一方向上的电流。
4.根据权利要求1所述的方法,其中,所述第一磁性隧道结初始地处于所述第一状态并且所述第二磁性隧道结初始地处于所述第一状态,并且其中,引发所述电流进一步包括引发只将所述第一磁性隧道结和所述第二磁性隧道结中的一个从所述第一状态切换成所述第二状态的第一方向上的电流。
5.根据权利要求1所述的方法,其中,所述第一磁性隧道结初始地处于所述第一状态并且所述第二磁性隧道结初始地处于所述第二状态,并且其中,引发所述电流进一步包括引发将所述第一磁性隧道结从所述第一状态切换成所述第二状态的第一方向上的电流。
6.根据权利要求1所述的方法,进一步包括将所述单个数据位写入所述存储器单元中,其中,写入所述单个数据位包括引发在所选择的方向上的通过所述存储器单元的写入电流,其中,所述写入电流使得所述第一磁性隧道结和所述第二磁性隧道结二者都切换状态。
7.根据权利要求1所述的方法,进一步包括将第一数据值写入到所述存储器单元,其中,写入所述第一数据值包括引发在所选择的方向上的通过所述存储器单元的写入电流,其中,所述写入电流只使得所述第一磁性隧道结和所述第二磁性隧道结中的一个切换状态。
8.根据权利要求7所述的方法,进一步包括将第二数据值写入到所述存储器单元,其中,写入所述第二数据值包括引发在相反方向上的通过所述存储器单元的相反写入电流,其中,所述相反写入电流使得所述第一磁性隧道结和所述第二磁性隧道结二者都切换状态。
9.根据权利要求1所述的方法,其中,引发所述电流包括在所述存储器单元两端施加电压。
10.一种磁阻存储器,包括:
存储器单元,所述存储器单元存储单个数据位,所述存储器单元包括:
第一磁性隧道结,所述第一磁性隧道结具有第一电阻;和
第二磁性隧道结,所述第二磁性隧道结具有第二电阻,其中,所述第一磁性隧道结和所述第二磁性隧道结串联耦接;以及
存取电路系统,所述存取电路系统耦接到所述存储器单元,其中,所述存取电路系统被配置为基于所述第一电阻和所述第二电阻之和来确定存储在所述存储器单元中的所述单个数据位。
11.根据权利要求10所述的存储器,其中,所述第一电阻和所述第二电阻中的一个对应于处于缺陷状态的磁性隧道结的电阻。
12.根据权利要求10所述的存储器,其中,所述存取电路系统包括:
电流源,所述电流源配置为引发通过所述存储器单元的电流;
电阻测量电路,所述电阻测量电路配置为:
在所述电流源引发通过所述存储器单元的第一电流以创建所述存储器单元中的第一状态之前,检测所述存储器单元两端的第一存储器单元电阻;并且
在引发所述第一电流之后,检测所述存储器单元两端的第二存储器单元电阻;以及
比较器,所述比较器与所述电阻测量电路耦接,所述比较器配置为基于所述第一存储器单元电阻和所述第二存储器单元电阻之间的差异来确定存储在所述存储器单元中的所述单个数据位。
13.根据权利要求12所述的存储器,其中,所述存取电路系统的所述电流源进一步配置为引发在第一方向上通过所述存储器单元的第一写入电流和在第二方向上通过所述存储器单元的第二写入电流,其中,所述第一写入电流存储第一数据值并且所述第二写入电流存储第二数据值。
14.根据权利要求13所述的存储器,其中,所述第一写入电流通过只改变所述第一磁性隧道结和所述第二磁性隧道结中的一个的状态来存储所述第一数据值。
15.根据权利要求10所述的存储器,其中,所述存储器单元被包括在所述磁阻存储器中的存储器单元的阵列中,所述存储器单元的阵列中的每个存储器单元都存储对应的单个数据位,其中,所述存储器单元的阵列中的至少一个存储器单元包括有缺陷的磁性隧道结,并且其中所述存取电路系统被配置为确定存储在所述存储器单元的阵列中的每个存储器单元中的对应的单个数据位,包括存储在包括有缺陷的磁性隧道结的所述至少一个存储器单元中的对应的单个数据位。
16.根据权利要求10所述的存储器,其中,所述第一磁性隧道结和所述第二磁性隧道结的结构相似。
17.根据权利要求10所述的存储器,其中,所述第一磁性隧道结和所述第二磁性隧道结具有不同的物理尺寸。
18.根据权利要求10所述的存储器,其中,在所述存储器内,所述第一磁性隧道结垂直地偏离所述第二磁性隧道结。
19.根据权利要求10所述的存储器,其中,在所述存储器内,所述第一磁性隧道结水平地偏离所述第二磁性隧道结。
20.根据权利要求10所述的存储器,其中,使用所述存储器内的层间电介质内的导体,将所述第一磁性隧道结和所述第二磁性隧道结串联耦接。
21.一种存取磁阻存储器单元的方法,所述磁阻存储器单元使用串联耦接的第一磁性隧道结和第二磁性隧道结来存储单个数据位,所述方法包括:
检测所述存储器单元两端的电阻,其中,所述电阻取决于所述第一磁性隧道结和所述第二磁性隧道结的状态;
在检测所述电阻之后,确定所述第一磁性隧道结和所述第二磁性隧道结中的一个是否处于缺陷状态;
基于所述第一磁性隧道结和所述第二磁性隧道结中的一个是否处于所述缺陷状态来选择用于比较的基准;以及
基于所述基准与所述存储器单元的对应参数的比较来确定存储在所述存储器单元中的所述单个数据位。
22.根据权利要求21所述的方法,其中,所述基准是基准电阻,并且其中,确定所述单个数据位包括将所述存储器单元两端的电阻与所述基准电阻进行比较。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911351407.8A CN110827879B (zh) | 2014-08-20 | 2015-08-13 | 磁阻存储器中的冗余磁性隧道结 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462039800P | 2014-08-20 | 2014-08-20 | |
US62/039,800 | 2014-08-20 | ||
US14/697,577 | 2015-04-27 | ||
US14/697,577 US9548095B2 (en) | 2014-08-20 | 2015-04-27 | Redundant magnetic tunnel junctions in magnetoresistive memory |
PCT/US2015/045001 WO2016028590A1 (en) | 2014-08-20 | 2015-08-13 | Redundant magnetic tunnel junctions in magnetoresistive memory |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911351407.8A Division CN110827879B (zh) | 2014-08-20 | 2015-08-13 | 磁阻存储器中的冗余磁性隧道结 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106575520A CN106575520A (zh) | 2017-04-19 |
CN106575520B true CN106575520B (zh) | 2020-01-17 |
Family
ID=55348826
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580044096.4A Active CN106575520B (zh) | 2014-08-20 | 2015-08-13 | 磁阻存储器中的冗余磁性隧道结 |
CN201911351407.8A Active CN110827879B (zh) | 2014-08-20 | 2015-08-13 | 磁阻存储器中的冗余磁性隧道结 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911351407.8A Active CN110827879B (zh) | 2014-08-20 | 2015-08-13 | 磁阻存储器中的冗余磁性隧道结 |
Country Status (4)
Country | Link |
---|---|
US (2) | US9548095B2 (zh) |
EP (2) | EP3183731B1 (zh) |
CN (2) | CN106575520B (zh) |
WO (1) | WO2016028590A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110827879A (zh) * | 2014-08-20 | 2020-02-21 | 艾沃思宾技术公司 | 磁阻存储器中的冗余磁性隧道结 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9640756B2 (en) * | 2015-03-11 | 2017-05-02 | Kabushiki Kaisha Toshiba | Method for manufacturing magnetic memory |
CN107481749A (zh) * | 2016-06-13 | 2017-12-15 | 中电海康集团有限公司 | 一种自旋霍尔效应辅助写入的多态磁性随机存取存储器位元及自旋霍尔效应辅助写入方法 |
US10585630B2 (en) * | 2017-09-11 | 2020-03-10 | Samsung Electronics Co., Ltd. | Selectorless 3D stackable memory |
CN109584922B (zh) * | 2017-09-28 | 2021-05-11 | 上海磁宇信息科技有限公司 | 一种用于磁性随机存储器中参照磁性隧道结单元筛选方法 |
WO2019135743A1 (en) * | 2018-01-03 | 2019-07-11 | Intel Corporation | Filter layer for an in-plane top synthetic antiferromagnet (saf) stack for a spin orbit torque (sot) memory |
US10374154B1 (en) | 2018-01-18 | 2019-08-06 | Globalfoundries Inc. | Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors |
US10439129B2 (en) | 2018-01-18 | 2019-10-08 | Globalfoundries Inc. | Shielded MRAM cell |
JP7279012B2 (ja) * | 2018-02-26 | 2023-05-22 | ソニーセミコンダクタソリューションズ株式会社 | 半導体記憶装置及び電子機器 |
CN110660428A (zh) * | 2018-06-29 | 2020-01-07 | 中电海康集团有限公司 | 存储器、其写入方法与读取方法 |
US10559338B2 (en) * | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
KR102698782B1 (ko) * | 2018-11-09 | 2024-08-27 | 삼성전자주식회사 | 자기 기억 소자 |
EP3664094B1 (en) * | 2018-12-06 | 2022-08-24 | IMEC vzw | A magnetic tunnel junction unit and a memory device |
CN110277490B (zh) * | 2019-06-24 | 2023-06-09 | 中国科学院微电子研究所 | Stt-mram参考单元及其制备方法及包含该参考单元的芯片 |
CN111508549B (zh) * | 2020-04-21 | 2022-06-24 | 浙江驰拓科技有限公司 | 一种sot-mram的测试结构及其测试方法 |
US11552243B2 (en) | 2020-04-24 | 2023-01-10 | International Business Machines Corporation | MRAM structure with ternary weight storage |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0936622B1 (en) * | 1998-02-10 | 2002-10-02 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
CN1433024A (zh) * | 2002-01-10 | 2003-07-30 | 惠普公司 | 带自动决定最优写电流的磁阻随机存取存储器方法和装置 |
CN1571140A (zh) * | 2003-03-17 | 2005-01-26 | 夏普株式会社 | 制造纳米级阻抗交叉点型存储器阵列和器件的方法 |
CN102812553A (zh) * | 2010-03-26 | 2012-12-05 | 高通股份有限公司 | 包含水平及垂直部分的镶嵌型磁性隧道结结构及其形成方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6911710B2 (en) * | 2000-03-09 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Multi-bit magnetic memory cells |
US20050167657A1 (en) * | 2000-03-09 | 2005-08-04 | Nickel Janice H. | Multi-bit magnetic memory cells |
US6563743B2 (en) * | 2000-11-27 | 2003-05-13 | Hitachi, Ltd. | Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy |
US6473337B1 (en) | 2001-10-24 | 2002-10-29 | Hewlett-Packard Company | Memory device having memory cells with magnetic tunnel junction and tunnel junction in series |
JP2003229543A (ja) * | 2002-02-04 | 2003-08-15 | Mitsubishi Electric Corp | 磁気記憶装置 |
US6593608B1 (en) * | 2002-03-15 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Magneto resistive storage device having double tunnel junction |
US6909631B2 (en) * | 2003-10-02 | 2005-06-21 | Freescale Semiconductor, Inc. | MRAM and methods for reading the MRAM |
US6667901B1 (en) * | 2003-04-29 | 2003-12-23 | Hewlett-Packard Development Company, L.P. | Dual-junction magnetic memory device and read method |
US7061789B2 (en) * | 2003-07-02 | 2006-06-13 | Micron Technology, Inc. | Sensing scheme for programmable resistance memory using voltage coefficient characteristics |
US7289356B2 (en) * | 2005-06-08 | 2007-10-30 | Grandis, Inc. | Fast magnetic memory devices utilizing spin transfer and magnetic elements used therein |
TWI449040B (zh) * | 2006-10-06 | 2014-08-11 | Crocus Technology Sa | 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 |
US20090218645A1 (en) * | 2007-02-12 | 2009-09-03 | Yadav Technology Inc. | multi-state spin-torque transfer magnetic random access memory |
JP2009259316A (ja) * | 2008-04-14 | 2009-11-05 | Toshiba Corp | 半導体記憶装置 |
JP5100514B2 (ja) * | 2008-06-02 | 2012-12-19 | 株式会社東芝 | 半導体メモリ |
US7835173B2 (en) * | 2008-10-31 | 2010-11-16 | Micron Technology, Inc. | Resistive memory |
US7800941B2 (en) * | 2008-11-18 | 2010-09-21 | Seagate Technology Llc | Magnetic memory with magnetic tunnel junction cell sets |
US8363460B2 (en) * | 2010-04-07 | 2013-01-29 | Avalanche Technology, Inc. | Method and apparatus for programming a magnetic tunnel junction (MTJ) |
WO2010137125A1 (ja) * | 2009-05-27 | 2010-12-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP2671229B1 (en) | 2011-01-31 | 2019-10-09 | Everspin Technologies, Inc. | Method of writing to a spin torque magnetic random access memory |
US9042152B2 (en) * | 2011-08-25 | 2015-05-26 | Samsung Electronics Co., Ltd. | Data read circuit, a non-volatile memory device having the same, and a method of reading data from the non-volatile memory device |
JP2013149309A (ja) * | 2012-01-18 | 2013-08-01 | Fujitsu Ltd | 磁気メモリ装置、および、磁気メモリ装置のデータ書き込み方法 |
US8493776B1 (en) * | 2012-02-02 | 2013-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM with current-based self-referenced read operations |
US8964458B2 (en) | 2012-04-13 | 2015-02-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Differential MRAM structure with relatively reversed magnetic tunnel junction elements enabling writing using same polarity current |
US9548095B2 (en) | 2014-08-20 | 2017-01-17 | Everspin Technologies, Inc. | Redundant magnetic tunnel junctions in magnetoresistive memory |
-
2015
- 2015-04-27 US US14/697,577 patent/US9548095B2/en active Active
- 2015-08-13 CN CN201580044096.4A patent/CN106575520B/zh active Active
- 2015-08-13 WO PCT/US2015/045001 patent/WO2016028590A1/en active Application Filing
- 2015-08-13 EP EP15834177.6A patent/EP3183731B1/en active Active
- 2015-08-13 EP EP19199628.9A patent/EP3621077A1/en not_active Withdrawn
- 2015-08-13 CN CN201911351407.8A patent/CN110827879B/zh active Active
-
2017
- 2017-01-14 US US15/406,684 patent/US9721632B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0936622B1 (en) * | 1998-02-10 | 2002-10-02 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
CN1433024A (zh) * | 2002-01-10 | 2003-07-30 | 惠普公司 | 带自动决定最优写电流的磁阻随机存取存储器方法和装置 |
CN1571140A (zh) * | 2003-03-17 | 2005-01-26 | 夏普株式会社 | 制造纳米级阻抗交叉点型存储器阵列和器件的方法 |
CN102812553A (zh) * | 2010-03-26 | 2012-12-05 | 高通股份有限公司 | 包含水平及垂直部分的镶嵌型磁性隧道结结构及其形成方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110827879A (zh) * | 2014-08-20 | 2020-02-21 | 艾沃思宾技术公司 | 磁阻存储器中的冗余磁性隧道结 |
CN110827879B (zh) * | 2014-08-20 | 2024-02-06 | 艾沃思宾技术公司 | 磁阻存储器中的冗余磁性隧道结 |
Also Published As
Publication number | Publication date |
---|---|
US20170133073A1 (en) | 2017-05-11 |
US20160055894A1 (en) | 2016-02-25 |
WO2016028590A1 (en) | 2016-02-25 |
CN110827879B (zh) | 2024-02-06 |
US9548095B2 (en) | 2017-01-17 |
CN110827879A (zh) | 2020-02-21 |
EP3621077A1 (en) | 2020-03-11 |
US9721632B2 (en) | 2017-08-01 |
CN106575520A (zh) | 2017-04-19 |
EP3183731A1 (en) | 2017-06-28 |
EP3183731A4 (en) | 2018-04-18 |
EP3183731B1 (en) | 2019-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106575520B (zh) | 磁阻存储器中的冗余磁性隧道结 | |
US9847116B2 (en) | Circuit and method for controlling MRAM cell bias voltages | |
US9721637B2 (en) | Method of writing to a spin torque magnetic random access memory | |
CN108091358B (zh) | 磁存储器和存储器系统 | |
KR102066836B1 (ko) | 스핀-토크 mram에 기록하는 기록 구동기 회로 및 방법 | |
US20100067293A1 (en) | Programmable and Redundant Circuitry Based On Magnetic Tunnel Junction (MTJ) | |
JP2005116162A (ja) | 直列に接続されたメモリ素子のグループを含む磁気メモリデバイス | |
US10593375B2 (en) | Semiconductor memory device with correcting resistances in series with memory array signal lines | |
WO2011150170A2 (en) | Structures and methods for a field-reset spin-torque mram | |
US8355272B2 (en) | Memory array having local source lines | |
US9576636B1 (en) | Magnetic memory having ROM-like storage and method therefore | |
US10825500B2 (en) | Data storage in synthetic antiferromagnets included in magnetic tunnel junctions | |
KR102455151B1 (ko) | 자기 저항 랜덤 액세스 메모리 내에서 자기-참조 읽기를 수행하는 방법 및 장치 | |
EP1195680B1 (en) | Method of repairing defective tunnel junctions | |
EP1473735A1 (en) | Dual-junction magnetic memory device and read method | |
KR100802056B1 (ko) | 터널 접합 복원 방법 | |
US7796421B2 (en) | Programmable magnetic read only memory (MROM) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |