CN110660428A - 存储器、其写入方法与读取方法 - Google Patents

Abstract

本申请提供了一种存储器、其写入方法与读取方法。该存储器包括多个存储单元，各存储单元包括一个MOS管、N个串联的MTJ、位线、字线和源线，N个MTJ设置在MOS管的表面上且沿远离MOS管方向上依次叠置设置，N个MTJ中，与MOS管距离最小的MTJ为底端MTJ，与MOS管距离最大的MTJ为顶端MTJ，底端MTJ的一端与MOS管的源极和漏极中的一个电连接，源线与源极和漏极中的另一个电连接，顶端MTJ的一端与位线电连接，MOS管的栅极和字线电连接，N≥2，且N为整数。该存储器的存储单元在同样的面积下，可以存储更多的信息，可以实现高密度存储。

Description

存储器、其写入方法与读取方法

技术领域

本申请涉及存储领域，具体而言，涉及一种存储器、其写入方法与读取方法。

背景技术

MTJ(磁性隧道结)：基于磁性隧道磁阻(TMR)效应，由两个磁性层和介于两个磁性层中间的介质层组成，两个磁性层分别为第一磁性层和第二磁性层，其中，第一磁性层的磁化取向固定，称为固定层；第二磁性层的磁化取向可通过磁场或电流改变，称为自由层，通过调整自由层的磁化取向，使得两个磁性层处于平行态或反平行态，对应高电阻态(对应电阻R_ap，逻辑状态为0)和低电阻态(对应电阻R_p，逻辑状态为1)，可以用来存储信息。

自旋转移力矩磁性随机存储器(Spin Transfer Torque Magnetic RandomAccess Memory，简称STT-MRAM)利用电流改变MTJ状态，这是一种极具潜力的新型存储器。该存储器除了具有电路设计简单，读写速度快，无限次擦写等优点外，相对于传统存储器如DRAM的最大优势为非易失性(断电数据不丢失)。

图1为目前应用较广泛的STT-MRAM的存储单元的结构示意图，如图1所示，每个存储单元包括1个MTJ2、1个MOS管(1如NMOS)、连接电极以及连接线等。MTJ的靠近底电极的一端和MOS管的漏极300连接，MTJ的靠近顶电极的一端和位线3连接，MOS管的栅极200和字线4电连接，源线5与源极100的电连接。

现有技术中尽管可以使用多种方法来降低MTJ的写电流，但理论上写电流正比于存储器的数据保存时间，一定的数据保存时间和磁性材料的阻尼系数限制了写电流的进一步降低，因此，写电流还是比较大，写电流与MOS管的面积成正比，这就导致MOS管的面积较大。当前工艺节点下(以40纳米工艺，MTJ的直径60纳米为例)，MTJ的写电流为100微安左右，为保证MOS管能够提供相应的写电流，对应MOS管的面积超过MTJ的面积10倍。

因此，在1个MOS选择管对应1个MTJ的存储单元中，存储单元的面积主要由MOS管的面积决定，这对高密度的存储器非常不利。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种存储器、其写入方法与读取方法，以解决现有技术中的存储器难以实现高密度的存储单元的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种存储器，该存储器包括多个存储单元，各上述存储单元包括一个MOS管、N个串联的MTJ、位线、字线和源线，N个上述MTJ设置在上述MOS管的表面上且沿远离上述MOS管方向上依次叠置设置，N个上述MTJ中，与上述MOS管距离最小的上述MTJ为底端MTJ，与上述MOS管距离最大的上述MTJ为顶端MTJ，上述底端MTJ的一端与上述MOS管的源极和漏极中的一个电连接，上述源线与上述源极和上述漏极中的另一个电连接，上述顶端MTJ的一端与上述位线电连接，上述MOS管的栅极和上述字线电连接，N≥2，且N为整数。

进一步地，N个上述MTJ中至少有两个上述MTJ的写入电流不同，优选N个上述MTJ的写入电流都不同。

进一步地，上述存储器还包括：至少一个保护器，一个上述保护器与一个上述MTJ并联，与上述保护器并联的上述MTJ的写入电压为V₁，与上述保护器并联的上述MTJ的击穿电压为V₂，上述保护器的导通电压为V₃，V₁<V₃<V₂。

进一步地，上述保护器有N个，且上述保护器与上述MTJ一一对应并联。

进一步地，上述保护器为双向选择器，优选上述双向选择器包括金属氧化物层。

进一步地，上述存储单元的存储状态有2^N-M个，M≥0，且M为整数，优选N≥3，N-M≥2，M≥1。

根据本申请的另一方面，提供了一种任一种上述的存储器的写入方法，上述写入方法包括：在存储器的存储单元的位线和源线之间施加一次或者多次写电流实现对上述存储器的多个存储状态的写入。

进一步地，对上述存储单元的2^N-M个存储状态进行写入，其中，N≥3，N-M≥2，M≥1，且N和M均为整数。

根据本申请的另一方面，提供了一种任一种上述的存储器的读取方法，存储器的存储单元中包括N个MTJ，上述存储器还包括读取电路，上述读取电路包括多个参考电阻，分别是第一位参考电阻、第二位参考电阻、…第X位参考电阻、…第N-M位参考电阻，其中，N≥2，0≤M≤N-1，1≤X≤N-M，且N、X和M均为整数，上述第X位参考电阻的个数为2^(N-X-M)，上述读取方法包括：通过在上述存储单元的位线和源线之间施加读电流，得到读电压，上述读电流小于各上述MTJ的写入电流；通过在多个上述参考电阻两端施加上述读电流，得到多个参考电压，分别是最一位参考电压、第二位参考电压、第三位参考电压、第X位参考电压、…第N-M位参考电压，上述第X位参考电压为上述第X位参考电阻两端的电压；将上述读电压分别与多个上述参考电压比较，获得上述存储单元中存储的N-M位信息。

进一步地，N-M≥2，将上述读电压分别与多个参考电压比较的过程包括：比较上述读电压与第一位参考电压，若上述读电压大于上述第一位参考电压，则上述存储单元的第一位信息为0，反之为1；若上述存储单元的第一位信息为0，则比较上述读电压与上述第二位参考电压，若上述读电压大于第二位参考电压，则上述存储单元的第二位信息为0，反之为1；若上述存储单元的第一位信息为1，则比较上述读电压与上述第三位参考电压，若上述读电压大于上述第三位参考电压，则上述存储单元的第二位信息为0，反之为1；依次类推，经过N-M次比较，得到上述存储单元中存储的N-M位信息，当第X次比较过程得到的第X位信息为0时，在第X+1次比较过程中，将上述读电压与大于上述第X次比较过程中用到的第X位参考电阻的第X+1位参考电阻进行比较，当第X次比较过程得到的第X位信息为1时，在第X+1次比较过程中，将上述读电压与小于上述第X次比较过程中用到的第X位参考电阻的第X+1位参考电阻进行比较。

进一步地，上述第X位参考电阻等于上述存储单元的第一存储状态对应的电阻和第二存储状态对应的电阻的和的一半，其中，上述第一存储状态和上述第二存储状态的至少第X位信息是不同的。

进一步地，上述第一存储状态和上述第二存储状态的第X位信息至最后一位的信息都是不同的，且上述第一存储状态和上述第二存储状态的第一位信息至第X-1位信息都是相同的。

进一步地，N≥3，N-M≥2，M≥1。

应用本申请的技术方案，上述的存储器的存储单元中，一个MOS管对应多个MTJ，在同样的面积下，可以存储更多的信息，可以实现高密度存储，解决了现有技术中一个MOS管对应一个MTJ导致的难以实现高密度存储的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中的一种存储单元的结构示意图；

图2示出了本申请的一种实施例的存储单元的电路结构示意图；

图3示出了本申请的一种实施例的存储单元的电路结构示意图；

图4示出了本申请的实施例1的存储单元的电路结构示意图；

图5示出了图4中的各MTJ的结构示意图；

图6示出了实施例1的存储器的读取过程的流程框图；以及

图7示出了实施例2的读取过程的流程框图。

其中，上述附图包括以下附图标记：

1、MOS管；2、MTJ、3、位线；4、字线；5、源线；100、源极；200、栅极；300、漏极；

10、MOS管；20、MTJ；21、底端MTJ；22、顶端MTJ；30、位线；40、字线；50、源线；60、保护器；201、固定层；202、势垒层；203、自由层。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中的存储器难以实现高密度的存储单元的问题，为了解决如上的技术问题，本申请提出了一种存储器、其写入方法与读取方法。

本申请的一种典型的实施方式中，提供了一种存储器，该存储器包括多个存储单元，如图2所示，各上述存储单元包括一个MOS管10、N个串联的MTJ20、位线30、字线40和源线50，N个上述MTJ设置在上述MOS管的表面上且沿远离上述MOS管方向上依次叠置设置，N个上述MTJ中，与上述MOS管距离最小的上述MTJ为底端MTJ21，与上述MOS管距离最大的上述MTJ为顶端MTJ22，上述底端MTJ的一端与上述MOS管的源极和漏极中的一个电连接，上述源线与上述源极和上述漏极中的另一个电连接，上述顶端MTJ的一端与上述位线电连接，上述MOS管的栅极和上述字线电连接，N≥2，且N为整数。

上述的存储器的存储单元中，一个MOS管对应多个MTJ，在同样的面积下，可以存储更多的信息，可以实现高密度存储，解决了现有技术中一个MOS管对应一个MTJ导致的难以实现高密度存储的问题。

为了进一步增加存储的信息，本申请的一种实施例中，N个上述MTJ中至少有两个上述MTJ的写入电流不同。

本申请的一种具体的实施例中，为了尽可能增加存储的信息，N个上述MTJ的写入电流都不同。

由于不同的MTJ的写电流相差较大，上述连接方式只适用于各MTJ击穿电压远远大于其他MTJ的写电压的情形，对于MTJ击穿电压与其他MTJ的写电压差别不大的情况，在写入一个MTJ时，很有可能使得其他的击穿电压较小的MTJ发生击穿，为了避免这种情况的发生，进一步保证该存储单元可以存储较多的信息，本申请的一种实施例中，如图3所示，上述存储器还包括至少一个保护器60，一个上述保护器60与一个上述MTJ20并联，与上述保护器并联的上述MTJ的写入电压为V₁，与上述保护器并联的上述MTJ的击穿电压为V₂，上述保护器的导通电压为V₃，V₁<V₃<V₂，这样可以进一步提升该存储器的可靠性。

本申请中，并不一定在各MTJ的两端都并联保护器，其可以并联在击穿电压较小的MTJ的两端，对于击穿电压较大的MTJ，其两端可以不并联保护器，本领域技术人员可以根据实际情况在合适的MTJ两端并联保护器。

本申请的一种实施例中，如图3所示，上述保护器60有N个，且上述保护器60与上述MTJ20一一对应并联。这样可以进一步保证各个MTJ都可以正常工作，进一步保证该存储单元具有较高的存储密度。

本申请的保护器可以是现有技术中任意一种保护器，只要其导通电压介于与其并联的MTJ的写入电压与击穿电压之间即可。具体可以是单向选择器，也可以是双向选择器。本领域技术人员可以根据实际情况选择合适的保护器来对MTJ进行保护。

为了从两个方向上保护MTJ，进一步保证MTJ可以正常工作，本申请的一种实施例中，上述保护器为双向选择器。该双向选择器可以是现有技术中任意的双向选择器，例如其可以二极管。

一种具体的实施例中，上述双向选择器包括金属氧化物层，这样的双向选择器的制作温度较低，可以很好地与MTJ的制作过程兼容。

本申请的另一种实施例中，上述存储单元的存储状态有2^N-M个，M≥0，且M为整数，为了实现较高的存储密度，可以设置M＝0。

为了实现较高的存储密度，同时增加写裕量，本申请的一种实施例中，N≥3，N-M≥2，M≥1。

本申请的另一种典型的实施方式中，提供了一种存储器的写入方法，该写入方法包括：在存储器的存储单元的位线和源线之间施加一次或者多次写电流实现对上述存储器的多个存储状态的写入。该写入方法可以简单高效地对该存储器进行写入。

对于有的信息来说，只需要一次写入即可，即施加一次写入电流即可，比如“000”这个信息，只需要施加一个较大的写入电流，使得各个MTJ的存储状态均为“0”即可；再例如“111”这个信息，只需要施加一个较小的写入电流，使得各个MTJ的存储状态均为“1”即可。

对于有的信息来说，需要多次写入才可以，即需要施加多次写入电流即可完成信息的存储，比如“001”、“100”等等。

为了实现较高的存储密度，同时增加读写裕量，本申请的一种实施例中，对上述存储单元的2^N-M个存储状态进行写入，其中，N≥3，N-M≥2，M≥1，且N和M均为整数。

本申请的再一种典型的实施方式中，提供了一种上述存储器的读取方法，存储器的存储单元中包括N个MTJ，上述存储器还包括读取电路，上述读取电路包括多个参考电阻，分别是第一位参考电阻、第二位参考电阻、…第X位参考电阻、…第N-M位参考电阻，其中，N≥2，0≤M≤N-1，1≤X≤N-M，且N、X和M均为整数，上述第X位参考电阻的个数为2^(N-X-M)，该读取方法包括：通过在上述存储单元的位线和源线之间施加读电流，得到读电压，上述读电流小于各上述MTJ的写入电流；通过在多个上述参考电阻两端施加上述读电流，得到多个参考电压，分别是最一位参考电压、第二位参考电压、第三位参考电压、第X位参考电压、…第N-M位参考电压，上述第X位参考电压为上述第X位参考电阻两端的电压；将上述读电压分别与多个上述参考电压比较，获得上述存储单元中存储的N-M位信息。

上述的读取方法中，获取读电压和多个参考电阻两端的参考电压，比较读电压和多个参考电压的大小关系，根据大小关系确定某一位的存储信息，该读取方法能够更加准确地读取该存储器的存储信息。

本申请的一种实施例中，N-M≥2，即上述存储其中存储的信息的个数至少是2²＝4个，将上述读电压分别与多个参考电压比较的过程包括：比较上述读电压与第一位参考电压，若上述读电压大于上述第一位参考电压，则上述存储单元的第一位信息为0，反之为1；若上述存储单元的第一位信息为0，则比较上述读电压与上述第二位参考电压，若上述读电压大于第二位参考电压，则上述存储单元的第二位信息为0，反之为1；若上述存储单元的第一位信息为1，则比较上述读电压与上述第三位参考电压，若上述读电压大于上述第三位参考电压，则上述存储单元的第二位信息为0，反之为1；依次类推，经过N-M次比较，得到上述存储单元中存储的N-M位信息，并且，当第X次比较过程得到的第X位信息为0时，在第X+1次比较过程中，将上述读电压与大于上述第X次比较过程中用到的第X位参考电阻的第X+1位参考电阻进行比较，当第X次比较过程得到的第X位信息为1时，在第X+1次比较过程中，将上述读电压与小于上述第X次比较过程中用到的第X位参考电阻的第X+1位参考电阻进行比较。这样的读取方法能够更加简单高效地读取出存储器中的存储信息。

为了更加准确地读取该存储器中的存储信息，本申请的一种实施例中，上述第X位参考电阻等于上述存储单元的第一存储状态对应的电阻和第二存储状态对应的电阻的和的一半，即二分之一，其中，上述第一存储状态和上述第二存储状态的至少第X位信息是不同的，即第一存储状态的第X位为0，第二存储状态的第X位为1；或者，第一存储状态的第X位为1，第二存储状态的第X位为0。

本申请的又一种实施例中，上述第一存储状态和上述第二存储状态的第X位信息至最后一位的信息都是不同的，且上述第一存储状态和上述第二存储状态的第一位信息至第X-1位信息都是相同的。以三位为例来说明，第一位参考电阻为第一存储状态和第二存储状态对应的电阻的和的一半，第一存储状态的第一位至第三位的信息与第二存储状态的均不同，即第一存储状态的三位信息为000，第二存储状态的三位信息为111；或者，第一存储状态的三位信息为100，第二存储状态的三位信息为011，或者还有其他的第一存储状态和第二存储状态；第二位参考电阻为第一存储状态和第二存储状态对应的电阻的和的一半，例如第一存储状态的三位信息是100，第二存储状态的三位信息为111；或者，第一存储状态的三位信息为001，第二存储状态的三位信息为010，或者还有其他的第一存储状态和第二存储状态。

为了实现较高的存储密度，同时增加读裕量，本申请的一种实施例中，N≥3，N-M≥2，M≥1。

为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。

实施例1

如图4所示，该存储器包括多个存储单元，各上述存储单元包括一个MOS管、3个串联的MTJ、位线、字线、源线和保护器，具体的连接关系见图4所示。其中，各MTJ的结构相同，如图5所示，均包括由下至上依次叠置设置的固定层201、势垒层202和自由层203。

三个MTJ的势垒层的厚度，电阻面积乘积，写电流密度，隧道磁阻率TMR等参数均相等。各MTJ的击穿电压只和势垒层MgO的厚度和质量有关，因此，也大致相等。

由于写电流大小正比于MTJ面积，通过尺寸变化能很好的控制每个MTJ对应的写电流大小。三个MTJ面积分别为1/1000μm²、2/1000μm²和4/1000μm²，控制MgO层的电阻面积值为8ohm·μm²得到一组写电流依次变化的存储单元，选择器的接通电压低于MTJ的击穿电压，大于写入电压，具体为1.2V。

三个MTJ的性能以及结构参数具体见表1所示，从下至上的三个MTJ分别为第一MTJ、第二MTJ和第三MTJ。

表1

需要说明的是，没哟特殊说明的情况下，本申请中的Iap2p表示将自由层与固定层的状态由反平行状态变为平行状态的写入电流，即正写电流。本申请中的Ip2p表示将自由层与固定层的状态由平行状态变为反平行状态的写入电流，即反写电流。

具体地，该存储的写入状态有2³＝8个，具体的写入过程可以见表2。在写入过程中，从第一位到第三位依次进行写入，当然，有的存储状态只需要进行一次写入，例如“000”和“111”这两个存储状态。

表2

写状态	第一位的写入电流	第二位的写入电流	第三位的写入电流
				000	I<sub>AP2P&lt;1&gt;</sub>	—	—
001	I<sub>AP2P&lt;1&gt;</sub>	—	I<sub>P2AP&lt;3&gt;</sub>
				010	I<sub>AP2P&lt;1&gt;</sub>	I<sub>P2AP&lt;2&gt;</sub>	I<sub>AP2P&lt;3&gt;</sub>
011	I<sub>AP2P&lt;1&gt;</sub>	I<sub>P2AP&lt;2&gt;</sub>	—
				100	I<sub>P2AP&lt;1&gt;</sub>	I<sub>AP2P&lt;2&gt;</sub>	—
101	I<sub>P2AP&lt;1&gt;</sub>	I<sub>AP2P&lt;2&gt;</sub>	I<sub>P2AP&lt;3&gt;</sub>
				110	I<sub>P2AP&lt;1&gt;</sub>	—	I<sub>AP2P&lt;3&gt;</sub>
111	I<sub>P2AP&lt;1&gt;</sub>	—	—

表中的“I_P2AP<1>”的下标“<1>”表示存储单元的存储信息的第一位，“<2>”和“<3>”分别表示第二位和第三位。

该存储器的存储单元的各个状态的电阻见表3所示。

表3

该存储器的读取过程见图6所示，具体地，该读取过程包括：

首先，判断读电阻是否大于24.5kOhm，当大于时，则第一位(最高位)为0，当小于时，则第一位为1,；当第一位为0时，比较读电压与一个第二位参考电压，且该第二位参考电压要大于第一位参考电压，即选择30.5kOhm与读电压相比，当读电压大于该第二位参考电压时，则第二位为0；将该读电压与第三位参考电压相比，并且，在四个第三位参考电压中选择一个比在之前步骤中的第二位参考电压还要大的参考电压，即选择33.5kOhm与读电压比较，当读电压大于该第三位参考电压时，第三位为0，即读出000；当小于时，第三位为1，读出001；

当第一位为0时，比较读电压与一个第二位参考电压，且该第二位参考电压要大于第一位参考电压，即选择30.5kOhm与读电压相比，当读电压小于该第二位参考电压时，则第二位为1；将该读电压与第三位参考电压相比，并且，在四个第三位参考电压中选择一个比在之前步骤中的第二位参考电压小的参考电压，即选择27.5kOhm与读电压比较，当读电压大于该第三位参考电压时，第三位为0，即读出010；当小于该第三位参考电压时，第三位为0，读出011；

当第一位为1时，将读电压与比第一位参考电压小的一个第二位参考电压进行比较，即将读电压与18.5kOhm比较，当读电压大于该电压时，则第二位为0；将读电压与第三位参考电压比较，且选择比之前比较的第二位参考电压大的一个第三位参考电压进行比较，即选择比18.5kOhm大的21.5kOhm与读电压进行比较，当大于21.5kOhm时，则第三位为0，读出100；当小于时，第三位为1，读出101；

当第一位为1时，将读电压与比第一位参考电压小的一个第二位参考电压进行比较，即将读电压与18.5kOhm比较，当读电压小于该电压时，则第二位为1；将读电压与第三位参考电压比较，且选择比之前比较的第二位参考电压小的一个第三位参考电压进行比较，即选择比18.5kOhm小的15.5kOhm与读电压进行比较，当大于15.5kOhm时，则第三位为0，读出110；当小于时，第三位为1，读出111。

实施例2

该存储器的结构与实施例1的存储器的结构相同，不同之处为，该存储器的存储状态为4个，对应的各个状态的电阻如表4。

表4

该存储器的读取过程见图7所示，具体地，该读取过程包括：首先，判断读电阻是否大于24.5kOhm，当大于时，则第一位(最高位)为0，当小于时，则第一位为1,；

当第一位为0时，比较读电压与一个第二位参考电压，且该第二位参考电压要大于第一位参考电压，即选择32kOhm与读电压相比，当读电压大于该第二位参考电压时，则第二位为0，读出00，当小于时，读出01；

当第一位为1时，将读电压与比第一位参考电压小的一个第二位参考电压进行比较，即将读电压与17kOhm比较，当读电压大于该电压时，则第二位为0，读出10；当小于时，读出11。

该实施例相对于实施例1来说，具有更大的读裕量和写裕量。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的存储器的存储单元中，一个MOS管对应多个MTJ，在同样的面积下，可以存储更多的信息，可以实现高密度存储，解决了现有技术中一个MOS管对应一个MTJ导致的难以实现高密度存储的问题。

2)、本申请的存储器的写入方法可以简单高效地进行写入。

3)、本申请的存储器的读取方法中，获取读电压和多个参考电阻两端的参考电压，比较读电压和多个参考电压的大小关系，根据大小关系确定某一位的存储信息，该读取方法能够更加准确地读取该存储器的存储信息。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种存储器，其特征在于，所述存储器包括多个存储单元，各所述存储单元包括一个MOS管、N个串联的MTJ、位线、字线和源线，N个所述MTJ设置在所述MOS管的表面上且沿远离所述MOS管方向上依次叠置设置，N个所述MTJ中，与所述MOS管距离最小的所述MTJ为底端MTJ，与所述MOS管距离最大的所述MTJ为顶端MTJ，所述底端MTJ的一端与所述MOS管的源极和漏极中的一个电连接，所述源线与所述源极和所述漏极中的另一个电连接，所述顶端MTJ的一端与所述位线电连接，所述MOS管的栅极和所述字线电连接，N≥2，且N为整数。

2.根据权利要求1所述的存储器，其特征在于，N个所述MTJ中至少有两个所述MTJ的写入电流不同，优选N个所述MTJ的写入电流都不同。

3.根据权利要求1所述的存储器，其特征在于，所述存储器还包括：

至少一个保护器，一个所述保护器与一个所述MTJ并联，与所述保护器并联的所述MTJ的写入电压为V₁，与所述保护器并联的所述MTJ的击穿电压为V₂，所述保护器的导通电压为V₃，V₁<V₃<V₂。

4.根据权利要求3所述的存储器，其特征在于，所述保护器有N个，且所述保护器与所述MTJ一一对应并联。

5.根据权利要求3所述的存储器，其特征在于，所述保护器为双向选择器，优选所述双向选择器包括金属氧化物层。

6.根据权利要求1所述的存储器，其特征在于，所述存储单元的存储状态有2^N-M个，M≥0，且M为整数，优选N≥3，N-M≥2，M≥1。

7.一种权利要求1至6中任一项所述的存储器的写入方法，其特征在于，所述写入方法包括：

在存储器的存储单元的位线和源线之间施加一次或者多次写电流实现对所述存储器的多个存储状态的写入。

8.根据权利要求7所述的存储器，其特征在于，对所述存储单元的2^N-M个存储状态进行写入，其中，N≥3，N-M≥2，M≥1，且N和M均为整数。

9.一种权利要求1至6中任一项所述的存储器的读取方法，其特征在于，存储器的存储单元中包括N个MTJ，所述存储器还包括读取电路，所述读取电路包括多个参考电阻，分别是第一位参考电阻、第二位参考电阻、…第X位参考电阻、…第N-M位参考电阻，其中，N≥2，0≤M≤N-1，1≤X≤N-M，且N、X和M均为整数，所述第X位参考电阻的个数为2^(N-X-M)，所述读取方法包括：

通过在所述存储单元的位线和源线之间施加读电流，得到读电压，所述读电流小于各所述MTJ的写入电流；

通过在多个所述参考电阻两端施加所述读电流，得到多个参考电压，分别是最一位参考电压、第二位参考电压、第三位参考电压、第X位参考电压、…第N-M位参考电压，所述第X位参考电压为所述第X位参考电阻两端的电压；以及

将所述读电压分别与多个所述参考电压比较，获得所述存储单元中存储的N-M位信息。

10.根据权利要求9所述的读取方法，其特征在于，N-M≥2，将所述读电压分别与多个参考电压比较的过程包括：

比较所述读电压与第一位参考电压，若所述读电压大于所述第一位参考电压，则所述存储单元的第一位信息为0，反之为1；

若所述存储单元的第一位信息为0，则比较所述读电压与所述第二位参考电压，若所述读电压大于第二位参考电压，则所述存储单元的第二位信息为0，反之为1；

若所述存储单元的第一位信息为1，则比较所述读电压与所述第三位参考电压，若所述读电压大于所述第三位参考电压，则所述存储单元的第二位信息为0，反之为1；以及

依次类推，经过N-M次比较，得到所述存储单元中存储的N-M位信息，

当第X次比较过程得到的第X位信息为0时，在第X+1次比较过程中，将所述读电压与大于所述第X次比较过程中用到的第X位参考电阻的第X+1位参考电阻进行比较，当第X次比较过程得到的第X位信息为1时，在第X+1次比较过程中，将所述读电压与小于所述第X次比较过程中用到的第X位参考电阻的第X+1位参考电阻进行比较。

11.根据权利要求10所述的读取方法，其特征在于，所述第X位参考电阻等于所述存储单元的第一存储状态对应的电阻和第二存储状态对应的电阻的和的一半，其中，所述第一存储状态和所述第二存储状态的至少第X位信息是不同的。

12.根据权利要求11所述的读取方法，其特征在于，所述第一存储状态和所述第二存储状态的第X位信息至最后一位的信息都是不同的，且所述第一存储状态和所述第二存储状态的第一位信息至第X-1位信息都是相同的。

13.根据权利要求9所述的读取方法，其特征在于，N≥3，N-M≥2，M≥1。

Images