CN1571140A - 制造纳米级阻抗交叉点型存储器阵列和器件的方法 - Google Patents
制造纳米级阻抗交叉点型存储器阵列和器件的方法 Download PDFInfo
- Publication number
- CN1571140A CN1571140A CNA2004100397949A CN200410039794A CN1571140A CN 1571140 A CN1571140 A CN 1571140A CN A2004100397949 A CNA2004100397949 A CN A2004100397949A CN 200410039794 A CN200410039794 A CN 200410039794A CN 1571140 A CN1571140 A CN 1571140A
- Authority
- CN
- China
- Prior art keywords
- layer
- mentioned
- writing
- deposition
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 51
- 239000011248 coating agent Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 21
- 239000007772 electrode material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052741 iridium Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims 4
- 229940090044 injection Drugs 0.000 claims 4
- 238000002347 injection Methods 0.000 claims 4
- 239000007924 injection Substances 0.000 claims 4
- 238000000407 epitaxy Methods 0.000 claims 3
- 238000010438 heat treatment Methods 0.000 claims 2
- 239000002131 composite material Substances 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021521 yttrium barium copper oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- HODFCFXCOMKRCG-UHFFFAOYSA-N bitolterol mesylate Chemical compound CS([O-])(=O)=O.C1=CC(C)=CC=C1C(=O)OC1=CC=C(C(O)C[NH2+]C(C)(C)C)C=C1OC(=O)C1=CC=C(C)C=C1 HODFCFXCOMKRCG-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
制造纳米级阻抗交叉点型存储器阵列的方法包括：准备硅基底；在该基底上沉积氧化硅直到所规定的厚度；在该氧化硅内形成纳米级沟槽；在沟槽内沉积第1连接线；在沟槽内在该第1连接线之上沉积存储器阻抗层；在沟槽内在存储器阻抗层之上沉积第2连接线；然后完成存储器阵列。交叉点型存储器阵列，包括：硅基底；在该硅基底上形成的第1连接线；在该第1连接线上形成的特大磁阻层；在一部分该特大磁阻层上形成的氮化硅层；以及与该氮化硅层相邻而在该特大磁阻层上形成的第2连接线。
Description
相关申请
本申请与2001年8月27日申请的“Nano-Memory Device andMethod of Making the Same”的名称的系列申请第09/940,312号、2001年6月28日申请的“Electrically Programmable Resistance Cross PointMemory”的名称的系列申请第09/894,922号、和2001年6月28日申请的“Low Cross-talk Electrically Programmable Resistance Cross PointMemory”的名称的系列申请第09/893,830号相关。
技术领域
本发明涉及高密度非易失性存储器，具体地说，涉及组入铁电性特大磁阻基的阻抗、和其中有p/n结的铁电性特大磁阻基的阻抗的交叉点型存储器阵列。
背景技术
IC设计现在的目标是提供极小型、有低功率和低电流程控要件以及长的电荷保持时间的存储单元。许多IC存储装置是公知的。对于闪存，每1个存储单元就需要1个晶体管，另外，还需要高的程控电压。这种类型的非易失性存储器不适于低功率、高速下的用途。铁电基的RAM也是每1个存储单元需要1个晶体管，但是公知的FeRAM，具有比较短的纳秒级的电荷保持时间。另外，在需要涂布光刻胶和蚀刻该结构的场合，纳米级结构存在问题。MRAM为了将数据编程到存储单元，需要高电流。
纳米级(10-9米)IC的制造受制造方法的平版印刷部分的分辩率限制，平版印刷部分的分辨率为约0.1μm(10-7米)。E束平版印刷可规定到0.01μm(10-8米)的宽的线，但通量非常慢。因此，希望在与E束平版印刷大致相同的分辨率下，具有现有平版印刷和蚀刻法的可靠性和通量的制造方法。
Liu等，“Electrical-pulse-induced reversible resistance change effectin magnetoresistive films，Applied Physics Letters，2000年5月，Vol.76，#19，第2749页记载了存储器件中特大磁阻(CMR)膜的使用。
发明内容
制造纳米级阻抗交叉点型存储器阵列的方法，包括：准备硅基底；在基底上沉积氧化硅直到所规定的厚度；在氧化硅内形成纳米级沟槽；在沟槽内沉积第1连接线；在沟槽内在第1连接线之上沉积存储器阻抗层；在沟槽内在存储器阻抗层之上沉积第2连接线；然后完成存储器阵列。
交叉点型存储器阵列包含：硅基底；在基底上形成的第1连接线；在第1连接线之上形成的特大磁阻层；在特大磁阻层的一部分之上形成的氮化硅层；和与氮化硅层邻接，在特大磁阻层之上形成的第2连接线。
本发明的目的是提供超高密度低功耗存储器阵列用的纳米级非易失性存储器阵列。
本发明的其他目的是提供制造超高密度低功耗存储器阵列用的纳米级非易失性存储器阵列的方法。
本发明的其他目的是提供尺寸1F2(F为平版印刷分辨率的最小特征尺寸)的存储器单元。
本发明的目的是提供在单元面积0.01μm2上具有0.1μm节点(node)的存储器单元。
本发明的进一步的目的是提供为了避免读出干扰而在各存储器单元中具有P+N二极管的存储器阵列。
本发明的该要旨和目的，为能够概略地理解本发明性质而提供。本发明的更完整的理解，通过与附图一起参照以下本发明的最佳实施方案的详细说明来得到。
附图的简单说明
图1-10是表示按照本发明方法构成的第1和第2实施方案的存储器阵列的制造中各步骤的图。
图11-20是表示本发明方法的第3实施方案的IC器件的制造中各步骤的图。
图21-23是表示按照本发明方法的第4和第5实施方案构成的器件的图。
发明的具体实施方式
晶片加工的前段，即包括阱(well)形成、器件绝缘、阈值电压调整、门形成、源极/漏极离子注入、以及氧化物钝化的基底准备，可使用任意的现有技术水平的方法制造。
前段方法完了，制造全部的有源器件区后，并且部分铺设完互连配线后，构筑本发明的交叉点型存储器元件、和建立本发明的方法。参照图1，硅基底30，具有在其上面沉积到约200-400nm之间的厚度的第1氧化硅层32。TiN等第1金属层34沉积到约50nm-200nm之间的厚度，形成SiN覆盖层的第1氮化硅层36沉积到约20nm-100nm之间的厚度。此结构用光刻胶覆盖，SiN、TiN和氧化物层被蚀刻。第2SiN层38沉积到约10-100nm之间的厚度。一边注意避免过度蚀刻此层，一边按形成氮化物间隔层的方式蚀刻之，据此，第1SiO2层32的一部分可被除去。如本领域人员所理解的那样，图1-5是“X”方向的横截面视图。
参照图2。沉积具有第1氧化物层32的厚度的至少1.3倍的厚度的第2氧化物层40。此结构的氧化物层被化学机械性抛光(CMP)，抛光加工在第1SiN层36的高度停止。氧化物层被选择性地蚀刻，等于第1TiN层34和第1SiN层36的总厚度的氧化物被除去，这为约70nm-300nm之间。
参照图3。TiN之类的第2金属层42沉积到约70nm-300nm之间的厚度、例如第1TiN层34和第1SiN层36的总厚度。
图4表示在TiN层的CMP之后而露出第2SiN层38的结构。第2SiN层38，在本发明方法的几个实施方案中，被完全除去。据此，得到具有约10nm-100nm之间的宽的纳米级沟槽44。涂布光刻胶来掩蔽外场区，例如存储器阵列区以外的区域。此结构的氮化物层被湿式蚀刻。
参照图5，沉积下部电极46。下部电极46可由YxBa2Cu3O7-x(YBCO)、Pt或Ir形成，并形成第1连接线。在此实施方案中，此连接线为存储器阵列的“字”线。下部电极的厚度至少与沟槽深度的一半相等。使用任选的CMP步骤，从TiN的上部除去下部电极材料，提供200nm-400nm之间厚度的下部电极。此结构，例如使用Ar、O2、和Cl2化学物质进行等离子蚀刻，沟槽44内的下部电极中的约200nm-300nm之间厚度、和TiN层被除去。残留的沟槽深度变为交叉点型存储器阻抗的厚度。此厚度变为约200nm。Pr0.7Ca0.3MnO3(PCMO)、或者其他特大磁阻存储器阻抗材料等CMR材料的存储器阻抗层48，至少沉积到等于第2SiN层38厚度的一半的厚度。PCMO层在外场区上的部分通过CMP除去，得到图5所示的结构。
图6-9是任意给定的字线中的此结构的y-方向的横截面视图。沉积约10nm-20nm之间厚度的第3氮化硅层50作为阻蚀层。还沉积约200nm-400nm之间的第3氧化物层52。涂布光刻胶，在上部电极“位”线形成之前，蚀刻第3氧化物层和第3氮化物层。
参照图7，第4SiN层54沉积到约10nm-100nm之间的厚度。第4SiN层被等离子蚀刻，形成SiN侧壁。
图8是表示以至少与第3氧化物层厚度的1.3倍相等的厚度沉积第4氧化物层56的图。此结构被CMP，在第3SiO2层的高度停止。涂布光刻胶以掩蔽外场区、例如存储器阵列区以外的区域，SiN层被蚀刻。沉积上部电极材料58，形成第2连接线。在此实施方案中，此连接线为阵列位线。上部电极材料可以是Al、Cu、Pt、Ir、或Au的某种。上部电极的厚度至少等于第3SiO2层的厚度的一半。
参照图9，上部电极被CMP，得到图中所示的存储器阵列。图10示出存储器阵列的顶视图。
本发明方法的第1实施方案，使用TiN作为PCMO等存储器阻抗的蚀刻中的硬掩模。其他材料，例如SiN、TaN、WN等也可作为硬掩模使用。
如果不需要硬掩模，就简化了该方法，构成本发明方法的第2实施方案。第1TiN层34、第1SiN层36、和第2TiN层42不需要，因此也不需要直到第1TiN层34和第1SiN层36的高度的氧化物的选择性蚀刻。
字线和位线的宽，可窄于10nm。在每个最小尺寸平版印刷线间距中形成4位。因此平均存储器位面积等于1F2，其中，F是平版印刷机具的分辨宽度。例如，就1μm节点而言，每1μm2阵列面积有1位。对于0.1μm节点的场合，在约1μm2的存储器阵列面积上可制造25位的存储单元。例如，每个位线需要约0.1μm的间隔，在各位线之间需要配置约0.1μm的间隔。因此，线+间隔需要约0.2μm的表面。在约1μm的节点上可形成5条位线和与其相关的间隔。由于在同一间隔中形成相等数量的垂直线，因此在约1μm2的面积上可制造25位。
存储器阵列，通过追加任意的其他需要的结构并在阵列上镀金属而完成。
在本发明方法的第3实施方案中，为了防止对寻址存储位产生读出干扰，P+N二极管追加到存储器阵列的各存储单元。图19和图20示出最终的存储器结构的横截面。图19是本发明存储器阵列沿下部电极的横截面视图。此方向在本说明书中称为位线方向。图20是本发明存储器阵列沿上部电极线的横截面视图。此方向在本说明书中称为字线方向。该制造方法与上述指出的第1相关发明申请的制造方法类似，包括2个离子注入步骤和一个扩散步骤。
在晶片方法的前段，即包括阱形成、器件绝缘、阈值电压调整、门形成、源极/漏极离子注入、以及氧化物钝化的基底准备，与本发明方法的第1实施方案同样，可使用任意的现有技术水平的方法进行。
在制造了所有的有源器件并部分完成配线的前段方法完了之后，如以下那样开始交叉点型存储元件的制造：图11-14是字线方向的横截面视图。
参照图11，硅基底60具有在其中形成的p阱62。p阱掺杂密度为5×1017cm-2-1×1019cm-2的数量级，可与n通道有源晶体管的p阱同时制造。第1氧化硅层64沉积到约200nm-400nm之间的厚度。涂布光刻胶并蚀刻第1氧化物层，形成用于在各沟槽之上形成2条位线的沟槽。第1氮化硅层66沉积到约10nm-100nm之间的厚度。氮化物层66被蚀刻，在氧化物层的侧壁形成氮化物的间隔层。第2氧化物层68，至少沉积到第1氧化物层厚度的1.3倍的厚度。氧化物层被CMP，在第1SiN层66的高度停止。参照图12，SiN被选择性蚀刻，形成纳米级沟槽70。
如图13所示可知，以约30keV-80keV之间的能量、约1×1014cm-2-1×1015cm-2之间的剂量进行磷离子注入。n+层72在约850℃-1000℃之间的温度范围经约10-30分钟扩散至纳米级沟槽间约20％-30％的空间。这些n+层成为“位”线。此线在本说明书中也称为连接线。下部电极可作为位线或者字线，此后马上形成的上部电极可作为2个线之中另一种线。制造光刻胶掩模，以在接下来的离子注入步骤期间保护存储器阵列以外的下部电极接触区。硼或BF2离子注入，关于硼离子，以约5keV-10keV之间的能量进行，关于BF2离子，以约20keV-50keV之间的能量进行，形成p+层74。离子物质的剂量，两者都为约1×1015cm-2-5×1015cm-2之间。
其次，参照图14，通过等离子蚀刻，p+硅表面74上的所有的氧化物被除去。沉积下部电极76。下部电极76的材料可从YxBa2Cu3O7-x(YBCO)、Pt或Ir的材料选择。下部电极最初填充沟槽70。通过使用Ar、O2、和Cl2化学物质的等离子蚀刻，部分地除去下部电极直到约50nm-100nm之间的厚度。Pr0.7Ca0.3MnO3(PCMO)、或者其他适当的CMR材料的存储器阻抗层78，至少沉积到第1氮化物层66的厚度。外场区上的PCMO通过CMP被除去。
图15-19是任意给定位线中的位线方向的横截面视图。第3氧化物层80沉积到约100nm-200nm之间的厚度。涂布光刻胶并蚀刻氧化物，形成用作为“字”线的上部电极的沟槽。第2SiN层82沉积到约10nm-100nm之间的厚度。
参照图16，第2SiN层82被等离子蚀刻，形成SiN侧壁。第3氧化物层也与PCMO层、下部电极和P+注入硅一起被等离子蚀刻，生成图17所示的结构。第4氧化物层84，至少沉积直到第1氧化物层和第3氧化物层总厚度的1.3倍的厚度。
第4氧化物层通过CMP而平滑，如图18所示，在位于下面的SiN层处停止。选择地蚀刻SiN层，而留下上部电极的沟槽。上部电极86作为“字”线、或其他连接线而沉积。上部电极材料可从Al、Cu、Pt、Ir、或Au的材料选择。上部电极的厚度至少等于第3氮化物的厚度的一半。
上部电极通过CMP而平滑，最终的存储器阵列如图19所示，图20示出沿字线的图19的存储器阵列的横截面视图。
与第1实施方案同样，N-扩散线为存储单元的下部电极。字线和位线的宽，可窄于10nm。在每个最小尺寸平版印刷线间距中形成4位。因此平均存储器位面积等于1F2。其中，F是平版印刷机具的分辨宽度。
图11-20所示的阵列，为了避免p+/n/p阱穿通，需要n+区的横向扩散。因此，p+和n-线掺杂浓度的控制是重要的。此问题，通过硅的选择性的外延成长而降低至最小限度以获得更高密度和更良好的可靠性的纳米级交叉点型存储器阵列。本发明的第3实施方案的方法，通过将第1氧化物层62的厚度设定为约300nm-500nm之间，其后进行相关于图11-20而说明的本发明方法，而可改变，这样构成本发明方法的第4实施方案。
完成的存储器阵列的横截面视图示于图21和22。图21和22分别表示，按照本发明方法的第2实施方案的改变例而构成的器件的沿下部电极和沿上部电极的横截面视图。
其他改变例，如图23所示，包括与图12的步骤有关的选择性的外延硅成长，其形成具有约100nm-200nm之间的厚度的外延硅层88，其后接续图13-20的步骤，构成本发明方法的第5实施方案。
制作了交叉点型存储器阵列后，在其上面制造任意的进一步的结构然后将器件镀金属而完成IC。
这样，纳米级阻抗交叉点型存储器阵列及该阵列的制造方法、以及具有与各阻抗相关联的p/n结的阻抗交叉点型存储器阵列被公开了。要知道的是，在本发明范围内可以进行进一步的修改和变通，而本发明范围是由附录权利要求所限定的。
Claims (24)
1.一种方法，是制造纳米级阻抗交叉点型存储器阵列的方法，该方法包括：准备硅基底；在该基底上沉积氧化硅直到所规定的厚度；在该氧化硅内形成纳米级沟槽；在该沟槽内沉积第1连接线；在该沟槽内在该第1连接线之上沉积存储器阻抗层；在该沟槽内在该存储器阻抗层之上沉积第2连接线；然后完成该存储器阵列。
2.根据权利要求1所记载的方法，上述形成纳米级沟槽的步骤还进一步包含：在上述氧化物之上沉积硬掩模；在该硬掩模之上沉积氮化硅覆盖层；将该氮化硅覆盖层、该硬掩模、以及该氧化物图形化，并蚀刻；沉积第2氮化硅层，蚀刻该第2氮化硅层，形成氮化硅间隔层；沉积第2氧化物层；化学机械性抛光该结构；选择性地蚀刻该结构，除去与该硬掩模和该氮化硅覆盖层的厚度相等的氧化物；沉积第2硬掩模层；化学机械性抛光该第2硬掩模，形成该纳米级沟槽。
3.根据权利要求1所记载的方法，上述沉积第1连接线的步骤包含沉积选自由YxBa2Cu3O7-x、Pt和Ir组成的电极材料组的电极材料的步骤。
4.根据权利要求1所记载的方法，上述沉积存储器阻抗层的步骤包含沉积选自由Pr0.7Ca0.3MnO3、和其他的CMR材料组成的阻抗材料组的阻抗材料的步骤。
5.根据权利要求1所记载的方法，上述沉积第2连接线的步骤包含沉积选自由Al、Cu、Pt、Ir、和Au组成的电极材料组的电极材料的步骤。
6.根据权利要求1所记载的方法，上述制造方法包含形成具有等于1F2的平均存储位面积的存储器阵列的步骤，F是平版印刷机具的分辨宽度。
7.根据权利要求1所记载的方法，包括：上述在氧化硅内形成了1对相互间隔的纳米级沟槽之后，注入离子，在各沟槽的下面形成n+层；和注入离子，在各沟槽的下面形成p+层；和使n+离子扩散而占据这些相互间隔的沟槽之间约20-30％的空间。
8.根据权利要求1所记载的方法，上述扩散的步骤包含在约850℃-1000℃之间的温度加热上述结构约10-30分钟的步骤。
9.根据权利要求1所记载的方法，还进一步包括：在上述使氧化硅沉积的步骤之后，在该氧化硅之上形成具有约100nm-300nm之间的厚度的硅外延层的步骤。
10.一种方法，是制造纳米级阻抗交叉点型存储器阵列的方法，包括：准备硅基底；在该基底上沉积第1氧化硅层直到所规定的厚度；在该氧化硅内形成纳米级沟槽；在该沟槽内沉积第1连接线，包含沉积选自由YxBa2Cu3O7-x、Pt和Ir组成的电极材料组的电极材料；在该沟槽内在该第1连接线之上沉积存储器阻抗层，包含沉积选自由Pr0.7Ca0.3MnO3、和其他的CMR材料组成的阻抗材料组的阻抗材料；在该沟槽内在该存储器阻抗层之上沉积第2连接线，包括沉积选自由Al、Cu、Pt、Ir、和Au组成的电极材料组的电极材料；然后完成该存储器阵列。
11.根据权利要求10所记载的方法，上述形成纳米级沟槽的步骤还进一步包括：在上述氧化物之上沉积硬掩模；在该硬掩模上沉积氮化硅覆盖层；将该氮化硅覆盖层、该硬掩模、以及该氧化物图形化，并蚀刻；沉积第2氮化硅层，蚀刻该第2氮化硅层，形成氮化硅间隔层；沉积第2氧化物层；化学机械性抛光该结构；选择性地蚀刻该结构，除去与该硬掩模和该氮化硅覆盖层的厚度相等的氧化物；沉积第2硬掩模层；并且化学机械性抛光该第2硬掩模，形成该纳米级沟槽。
12.根据权利要求11所记载的方法，还进一步包含：在上述沉积存储器阻抗层的步骤之后，沉积第3氮化硅层和沉积第3氧化硅层；将该第3氮化硅层和该第3氧化硅层图形化，并蚀刻；沉积第4氮化硅层，在该第3氧化硅层之上形成氮化硅侧壁；然后在该氮化硅侧壁的边界内沉积第4氧化硅层。
13.根据权利要求12所记载的方法，上述在沟槽内沉积第1连接线的步骤包含在沉积该第1连接线时，沉积电极材料，使其厚度达到该结构中复合氮化硅层总厚度的至少一半。
14.根据权利要求12所记载的方法，上述在沟槽内沉积存储器阻抗层的步骤，包含沉积存储器阻抗材料直到使其厚度达到上述第2氮化硅层厚度的至少一半。
15.根据权利要求12所记载的方法，上述在沟槽内沉积第2连接线的步骤，包含沉积电极材料直到使其厚度达到上述第3氮化硅层厚度的至少一半。
16.根据权利要求10所记载的方法，上述制造方法包含形成具有等于1F2的平均存储位面积的存储器阵列，F是平版印刷机具的分辨宽度。
17.根据权利要求10所记载的方法，包括：上述在氧化硅内形成了1对相互间隔的纳米级沟槽后，注入离子，在各沟槽的下面形成n+层；注入离子，在各沟槽的下面形成p+层；和通过在约850℃-1000℃之间的温度加热上述结构约10-30分钟，使n+离子扩散而占据这些相互间隔的沟槽之间约20-30％的空间。
18.根据权利要求10所记载的方法，还进一步包含：在上述使氧化硅沉积的步骤之后，在该氧化硅之上形成具有约100nm-300nm之间的厚度的硅外延层。
19.一种交叉点型存储器阵列，包含：硅基底；在该基底上形成的第1连接线；在该第1连接线之上形成的特大磁阻层；在该特大磁阻层的一部分之上形成的氮化硅层；与该氮化硅层邻接而在该特大磁阻层之上形成的第2连接线。
20.根据权利要求19所记载的存储器阵列，上述第1连接线，用选自由YxBa2Cu3O7-x、Pt和Ir组成的电极材料组的电极材料形成。
21.根据权利要求19所记载的存储器阵列，上述特大磁阻层，用选自由Pr0.7Ca0.3MnO3、和其他的CMR材料组成的阻抗材料组的阻抗材料形成。
22.根据权利要求19所记载的存储器阵列，上述第2连接线，包含选自由Al、Cu、Pt、Ir、和Au组成的电极材料组的电极材料。
23.根据权利要求19所记载的存储器阵列，含有位于各沟槽之下的n+层，在该层中在各沟槽之下形成了p+层，该n+离子通过扩散而占据了相互间隔的沟槽之间约20-30％的空间。
24.根据权利要求19所记载的存储器阵列，在氧化硅层之上进一步含有具有约100nm-300nm之间的厚度的硅外延层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/391,357 US6774004B1 (en) | 2003-03-17 | 2003-03-17 | Nano-scale resistance cross-point memory array |
| US10/391357 | 2003-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1571140A true CN1571140A (zh) | 2005-01-26 |
| CN100423233C CN100423233C (zh) | 2008-10-01 |
Family
ID=32824859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100397949A Expired - Lifetime CN100423233C (zh) | 2003-03-17 | 2004-03-17 | 交叉点型存储器阵列 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6774004B1 (zh) |
| EP (1) | EP1463060B1 (zh) |
| JP (1) | JP4883664B2 (zh) |
| KR (1) | KR100613669B1 (zh) |
| CN (1) | CN100423233C (zh) |
| DE (1) | DE602004010859T2 (zh) |
| TW (1) | TWI251904B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101375344B (zh) * | 2006-01-27 | 2012-04-04 | 惠普开发有限公司 | 混合尺度电子接口 |
| CN106575520A (zh) * | 2014-08-20 | 2017-04-19 | 艾沃思宾技术公司 | 磁阻存储器中的冗余磁性隧道结 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7350132B2 (en) | 2003-09-10 | 2008-03-25 | Hewlett-Packard Development Company, L.P. | Nanoscale interconnection interface |
| US6962648B2 (en) * | 2003-09-15 | 2005-11-08 | Global Silicon Net Corp. | Back-biased face target sputtering |
| US6955992B2 (en) * | 2003-09-30 | 2005-10-18 | Sharp Laboratories Of America, Inc. | One mask PT/PCMO/PT stack etching process for RRAM applications |
| US7114240B2 (en) * | 2003-11-12 | 2006-10-03 | Honeywell International, Inc. | Method for fabricating giant magnetoresistive (GMR) devices |
| US20060171200A1 (en) | 2004-02-06 | 2006-08-03 | Unity Semiconductor Corporation | Memory using mixed valence conductive oxides |
| US7082052B2 (en) | 2004-02-06 | 2006-07-25 | Unity Semiconductor Corporation | Multi-resistive state element with reactive metal |
| US7330369B2 (en) * | 2004-04-06 | 2008-02-12 | Bao Tran | NANO-electronic memory array |
| US7169637B2 (en) * | 2004-07-01 | 2007-01-30 | Sharp Laboratories Of America, Inc. | One mask Pt/PCMO/Pt stack etching process for RRAM applications |
| US7023008B1 (en) * | 2004-09-30 | 2006-04-04 | Infineon Technologies Ag | Resistive memory element |
| US7339813B2 (en) * | 2004-09-30 | 2008-03-04 | Sharp Laboratories Of America, Inc. | Complementary output resistive memory cell |
| US20060081467A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | Systems and methods for magnetron deposition |
| US20060081466A1 (en) * | 2004-10-15 | 2006-04-20 | Makoto Nagashima | High uniformity 1-D multiple magnet magnetron source |
| US7425504B2 (en) * | 2004-10-15 | 2008-09-16 | 4D-S Pty Ltd. | Systems and methods for plasma etching |
| KR100682899B1 (ko) * | 2004-11-10 | 2007-02-15 | 삼성전자주식회사 | 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법 |
| KR100607222B1 (ko) | 2004-12-29 | 2006-08-01 | 한양대학교 산학협력단 | 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자또는 기억 소자 및 그 제조 방법 |
| KR100697282B1 (ko) | 2005-03-28 | 2007-03-20 | 삼성전자주식회사 | 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열 |
| US20130082232A1 (en) | 2011-09-30 | 2013-04-04 | Unity Semiconductor Corporation | Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells |
| US8559209B2 (en) | 2011-06-10 | 2013-10-15 | Unity Semiconductor Corporation | Array voltage regulating technique to enable data operations on large cross-point memory arrays with resistive memory elements |
| US8565003B2 (en) | 2011-06-28 | 2013-10-22 | Unity Semiconductor Corporation | Multilayer cross-point memory array having reduced disturb susceptibility |
| US8270193B2 (en) | 2010-01-29 | 2012-09-18 | Unity Semiconductor Corporation | Local bit lines and methods of selecting the same to access memory elements in cross-point arrays |
| US8937292B2 (en) | 2011-08-15 | 2015-01-20 | Unity Semiconductor Corporation | Vertical cross point arrays for ultra high density memory applications |
| TW200719470A (en) * | 2005-07-11 | 2007-05-16 | Sharp Kk | Variable resistance device |
| US20070084717A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile caching data storage |
| US20070084716A1 (en) * | 2005-10-16 | 2007-04-19 | Makoto Nagashima | Back-biased face target sputtering based high density non-volatile data storage |
| US20070132049A1 (en) * | 2005-12-12 | 2007-06-14 | Stipe Barry C | Unipolar resistance random access memory (RRAM) device and vertically stacked architecture |
| US20070205096A1 (en) * | 2006-03-06 | 2007-09-06 | Makoto Nagashima | Magnetron based wafer processing |
| KR100706815B1 (ko) | 2006-03-09 | 2007-04-12 | 삼성전자주식회사 | 전하 트랩막 패턴을 가진 비 휘발성 메모리 소자 및 그제조 방법 |
| JP4166820B2 (ja) | 2006-03-09 | 2008-10-15 | 松下電器産業株式会社 | 抵抗変化型素子、半導体装置、およびその製造方法 |
| US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US7763932B2 (en) * | 2006-06-29 | 2010-07-27 | International Business Machines Corporation | Multi-bit high-density memory device and architecture and method of fabricating multi-bit high-density memory devices |
| US8454810B2 (en) | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
| US7932548B2 (en) | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US20080011603A1 (en) * | 2006-07-14 | 2008-01-17 | Makoto Nagashima | Ultra high vacuum deposition of PCMO material |
| US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
| CN100578736C (zh) * | 2007-03-01 | 2010-01-06 | 中国科学院金属研究所 | 一种刻蚀基板法外延定向生长氮化物纳米片网格的方法 |
| JP4625822B2 (ja) * | 2007-03-16 | 2011-02-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| KR100819560B1 (ko) | 2007-03-26 | 2008-04-08 | 삼성전자주식회사 | 상전이 메모리소자 및 그 제조방법 |
| US7704788B2 (en) * | 2007-04-06 | 2010-04-27 | Samsung Electronics Co., Ltd. | Methods of fabricating multi-bit phase-change memory devices and devices formed thereby |
| KR101350979B1 (ko) | 2007-05-11 | 2014-01-14 | 삼성전자주식회사 | 저항성 메모리 소자 및 그 제조 방법 |
| US8476686B2 (en) | 2008-07-09 | 2013-07-02 | Infineon Technologies Ag | Memory device and method for making same |
| US8638584B2 (en) * | 2010-02-02 | 2014-01-28 | Unity Semiconductor Corporation | Memory architectures and techniques to enhance throughput for cross-point arrays |
| WO2011096940A1 (en) * | 2010-02-08 | 2011-08-11 | Hewlett-Packard Development Company, L.P. | Memory resistor having multi-layer electrodes |
| CN101826546B (zh) * | 2010-04-06 | 2011-10-05 | 中国科学院上海微系统与信息技术研究所 | 纳米级侧壁限制电阻转换存储器单元及制造方法 |
| US20120094499A1 (en) * | 2010-10-15 | 2012-04-19 | Siu Tang Ng | Method of performing an in situ chamber clean |
| US9117495B2 (en) | 2011-06-10 | 2015-08-25 | Unity Semiconductor Corporation | Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations |
| US10566056B2 (en) | 2011-06-10 | 2020-02-18 | Unity Semiconductor Corporation | Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations |
| US8891276B2 (en) | 2011-06-10 | 2014-11-18 | Unity Semiconductor Corporation | Memory array with local bitlines and local-to-global bitline pass gates and gain stages |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4650544A (en) * | 1985-04-19 | 1987-03-17 | Advanced Micro Devices, Inc. | Shallow groove capacitor fabrication method |
| US4983534A (en) * | 1988-01-05 | 1991-01-08 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| US5477482A (en) * | 1993-10-01 | 1995-12-19 | The United States Of America As Represented By The Secretary Of The Navy | Ultra high density, non-volatile ferromagnetic random access memory |
| JPH07131009A (ja) * | 1993-11-04 | 1995-05-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0851203A (ja) * | 1994-08-08 | 1996-02-20 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2000306221A (ja) * | 1999-04-22 | 2000-11-02 | Nec Corp | 磁気抵抗効果ヘッドおよびその製造方法 |
| US6506643B1 (en) * | 1999-06-11 | 2003-01-14 | Sharp Laboratories Of America, Inc. | Method for forming a damascene FeRAM cell structure |
| DE10020128A1 (de) * | 2000-04-14 | 2001-10-18 | Infineon Technologies Ag | MRAM-Speicher |
| JP3940883B2 (ja) * | 2000-09-18 | 2007-07-04 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
| US6794694B2 (en) * | 2000-12-21 | 2004-09-21 | Agere Systems Inc. | Inter-wiring-layer capacitors |
| US6531373B2 (en) * | 2000-12-27 | 2003-03-11 | Ovonyx, Inc. | Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements |
| US6358756B1 (en) * | 2001-02-07 | 2002-03-19 | Micron Technology, Inc. | Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme |
| US6440752B1 (en) * | 2001-03-26 | 2002-08-27 | Sharp Laboratories Of America, Inc. | Electrode materials with improved hydrogen degradation resistance and fabrication method |
| US6693821B2 (en) * | 2001-06-28 | 2004-02-17 | Sharp Laboratories Of America, Inc. | Low cross-talk electrically programmable resistance cross point memory |
| US6569745B2 (en) * | 2001-06-28 | 2003-05-27 | Sharp Laboratories Of America, Inc. | Shared bit line cross point memory array |
| US6531371B2 (en) * | 2001-06-28 | 2003-03-11 | Sharp Laboratories Of America, Inc. | Electrically programmable resistance cross point memory |
| KR100423906B1 (ko) * | 2001-08-08 | 2004-03-22 | 삼성전자주식회사 | 강유전성 메모리 장치 및 그 제조방법 |
| KR100355662B1 (ko) * | 2001-08-25 | 2002-10-11 | 최웅림 | 반도체 비휘발성 메모리 및 어레이 그리고 그것의 동작 방법 |
| JP2003078185A (ja) * | 2001-09-03 | 2003-03-14 | Nec Corp | 強磁性トンネル接合構造及びその製造方法並びに該強磁性トンネル接合を用いた磁気メモリ |
| JP4618989B2 (ja) * | 2003-02-18 | 2011-01-26 | 三菱電機株式会社 | 磁気記憶半導体装置 |
-
2003
- 2003-03-17 US US10/391,357 patent/US6774004B1/en not_active Expired - Lifetime
-
2004
- 2004-03-12 JP JP2004071736A patent/JP4883664B2/ja not_active Expired - Lifetime
- 2004-03-15 EP EP04251472A patent/EP1463060B1/en not_active Expired - Lifetime
- 2004-03-15 DE DE602004010859T patent/DE602004010859T2/de not_active Expired - Lifetime
- 2004-03-17 CN CNB2004100397949A patent/CN100423233C/zh not_active Expired - Lifetime
- 2004-03-17 KR KR1020040018084A patent/KR100613669B1/ko active IP Right Grant
- 2004-03-17 TW TW093107096A patent/TWI251904B/zh not_active IP Right Cessation
- 2004-07-29 US US10/909,218 patent/US7141481B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101375344B (zh) * | 2006-01-27 | 2012-04-04 | 惠普开发有限公司 | 混合尺度电子接口 |
| CN106575520A (zh) * | 2014-08-20 | 2017-04-19 | 艾沃思宾技术公司 | 磁阻存储器中的冗余磁性隧道结 |
| CN106575520B (zh) * | 2014-08-20 | 2020-01-17 | 艾沃思宾技术公司 | 磁阻存储器中的冗余磁性隧道结 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040082334A (ko) | 2004-09-24 |
| JP4883664B2 (ja) | 2012-02-22 |
| US20050009286A1 (en) | 2005-01-13 |
| DE602004010859T2 (de) | 2008-12-11 |
| JP2004311969A (ja) | 2004-11-04 |
| DE602004010859D1 (de) | 2008-02-07 |
| US6774004B1 (en) | 2004-08-10 |
| TW200507179A (en) | 2005-02-16 |
| KR100613669B1 (ko) | 2006-08-21 |
| TWI251904B (en) | 2006-03-21 |
| EP1463060A3 (en) | 2005-06-15 |
| CN100423233C (zh) | 2008-10-01 |
| US7141481B2 (en) | 2006-11-28 |
| EP1463060A2 (en) | 2004-09-29 |
| EP1463060B1 (en) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100423233C (zh) | 交叉点型存储器阵列 | |
| US10600468B2 (en) | Methods for operating ferroelectric memory cells each having multiple capacitors | |
| US6191459B1 (en) | Electrically programmable memory cell array, using charge carrier traps and insulation trenches | |
| CN1320639C (zh) | 用于使位线不会短路的存储器装置的硬掩膜方法 | |
| US5459091A (en) | Method for fabricating a non-volatile memory device | |
| CN100340010C (zh) | 非对称区域存储单元及其形成和使用方法 | |
| US6746910B2 (en) | Method of fabricating self-aligned cross-point memory array | |
| CN1288744C (zh) | 制造1t1r电阻型存储阵列的方法 | |
| US6972211B2 (en) | Method of fabricating trench isolated cross-point memory array | |
| KR101107481B1 (ko) | 불휘발성 반도체 기억 장치 | |
| WO2018160242A1 (en) | Forming memory cell film in stack opening | |
| US20050224847A1 (en) | Semiconductor memory device and manufacturing method for the same | |
| CN100479169C (zh) | 形成至少一部分双位存储核心阵列于半导体衬底上的方法 | |
| CN1429406A (zh) | 非易失性存储单元的均匀位线交连 | |
| KR20030094497A (ko) | 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 게이트구조를 갖는 불휘발성 메모리 셀 및 그 제조 방법 | |
| CN100343955C (zh) | 使用内存字线硬掩膜延伸部的集成电路制造方法 | |
| US20120275220A1 (en) | Three-dimensional multi-bit non-volatile memory and method for manufacturing the same | |
| CN1866499A (zh) | 存储器阵列的接触方案及其制造方法 | |
| KR20090118299A (ko) | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | |
| JP3694329B2 (ja) | 高速アクセスａｍｇ・ｅｐｒｏｍの製造方法 | |
| JPH0637332A (ja) | セグメント消去可能フラッシュｅｐｒｏｍの製造方法 | |
| CN105870121A (zh) | 三维非易失性nor型闪存 | |
| CN100550389C (zh) | 包括埋藏闪速存储器的存储器结构的系统及方法 | |
| US5793080A (en) | Nonvolatile memory device | |
| KR101111917B1 (ko) | 세 가지 상태를 갖는 비휘발성 메모리 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: ALLOGENE DEVELOPMENT CO., LTD. Free format text: FORMER OWNER: ICAN TREFFERT INTELLECTUAL PROPERTY Effective date: 20130201 Owner name: ICAN TREFFERT INTELLECTUAL PROPERTY Free format text: FORMER OWNER: SHARP CORPORATION Effective date: 20130201 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20130201 Address after: Delaware Patentee after: Allogeneic Development Co.,Ltd. Address before: Budapest Patentee before: Eicke Fout intellectual property Co. Effective date of registration: 20130201 Address after: Budapest Patentee after: Eicke Fout intellectual property Co. Address before: Osaka, Japan Patentee before: Sharp Corp. |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20081001 |