KR20090118299A - 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 - Google Patents
수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 Download PDFInfo
- Publication number
- KR20090118299A KR20090118299A KR1020080044005A KR20080044005A KR20090118299A KR 20090118299 A KR20090118299 A KR 20090118299A KR 1020080044005 A KR1020080044005 A KR 1020080044005A KR 20080044005 A KR20080044005 A KR 20080044005A KR 20090118299 A KR20090118299 A KR 20090118299A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- line
- silicon
- source line
- local
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
Claims (29)
- 하나 이상의 비트 라인과,상기 각 비트 라인에 제 1 선택 트랜지스터에 의하여 접속되는 로컬 비트 라인과,상기 로컬 비트 라인을 공통 드레인 라인으로 하여 병렬연결되는 복수 개의 메모리 셀들과,상기 각 메모리 셀의 소스가 공통 접속되는 로컬 소스 라인과,상기 로컬 소스 라인이 제 2 선택 트랜지스터에 의하여 접속되는 상기 각 비트 라인과 수직 배열된 공통 소스 라인과,상기 제 1 선택 트랜지스터의 게이트 및 상기 제 2 선택 트랜지스터의 게이트에 각각 전기적으로 연결되어 상기 각 비트 라인과 교차 되도록 배열된 드레인 선택 라인 및 소스 선택 라인과,상기 각 메모리 셀의 게이트와 전기적으로 연결되어 상기 각 비트 라인과 교차 되도록 배열된 복수 개의 워드 라인들을 포함하여 구성된 앤드형 플래시 메모리 어레이에 있어서,상기 로컬 비트 라인과 상기 로컬 소스 라인은 기판상에 일 방향으로 일정 폭과 일정 높이를 갖도록 제 1 절연막을 포함한 층간 물질을 사이에 두고 2개 이상 적층된 다층 실리콘 핀 각각에 수직으로 일정거리 떨어진 불순물 도핑층으로 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 1 항에 있어서,상기 로컬 비트 라인을 이루는 불순물 도핑층(로컬 비트 라인 도핑층)은 상기 각 층의 실리콘 핀 일측에서 공통된 상기 각 비트 라인의 컨택을 향하여 길이가 서로 다르게 확장되어 형성된 것이고,상기 로컬 소스 라인을 이루는 불순물 도핑층(로컬 소스 라인 도핑층)은 상기 각 층의 실리콘 핀 타측에서 공통된 상기 공통 소스 라인을 향하여 길이가 서로 다르게 확장되어 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 2 항에 있어서,상기 각 층의 실리콘 핀에는,상기 로컬 비트 라인 도핑층의 일단과 서로 마주보며 일부 겹치도록 상기 로컬 소스 라인 도핑층과 같은 높이에 상기 로컬 소스 라인 도핑층과 이격되어 상기 각 비트 라인과 전기적으로 연결되기 위한 비트 라인 연결 도핑층과;상기 로컬 소스 라인 도핑층의 일단과 서로 마주보며 일부 겹치도록 상기 로컬 비트 라인 도핑층과 같은 높이에 상기 로컬 비트 라인 도핑층과 이격되어 상기 공통 소스 라인과 전기적으로 연결되기 위한 공통 소스 라인 연결 도핑층이 더 형 성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 3 항에 있어서,상기 제 1 선택 트랜지스터는 복수 개로, 각각 상기 비트 라인 연결 도핑층과 상기 로컬 비트 라인 도핑층이 서로 마주보며 일부 겹치는 부위에 형성되고,상기 제 2 선택 트랜지스터는 복수 개로, 각각 상기 공통 소스 라인 연결 도핑층과 상기 로컬 소스 라인 도핑층이 서로 마주보며 일부 겹치는 부위에 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 4 항에 있어서,상기 드레인 선택 라인은 2개 이상으로, 각각 적어도 상기 제 1 선택트랜지스터 중 하나를 지나가고,상기 소스 선택 라인은 2개 이상으로, 각각 적어도 상기 제 2 선택트랜지스터 중 하나를 지나가는 것을 특징으로 하는 수직구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 5 항에 있어서,상기 드레인 선택 라인의 개수 및 상기 소스 선택 라인의 개수는 각각 상기 다층 실리콘 핀의 층수와 동일한 것을 특징으로 하는 수직구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,상기 다층 실리콘 핀은 상기 제 1 절연막을 포함한 층간 물질을 바닥층으로 하여 상기 기판상에 일정 간격으로 상기 비트 라인 수만큼 복수 개로 형성된 것을 특징으로 하는 수직구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 7 항에 있어서,상기 드레인 선택 라인은 제 2 절연막을 사이에 두고 상기 복수 개의 다층 실리콘 핀들을 감싸며 상기 제 1 선택 트랜지스터의 게이트와 일체로 형성되고,상기 소스 선택 라인은 제 3 절연막을 사이에 두고 상기 복수 개의 다층 실리콘 핀들을 감싸며 상기 제 2 선택 트랜지스터의 게이트와 일체로 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 8 항에 있어서,상기 복수 개의 워드 라인들은 전하 저장층을 포함한 제 4 절연막을 사이에 두고 상기 복수 개의 다층 실리콘 핀들을 감싸며, 각각 적어도 상기 복수 개의 메모리 셀들 중 하나를 지나고, 상기 각 메모리 셀의 게이트와 일체로 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 9 항에 있어서,상기 전하 저장층은 상기 제 4 절연막으로 둘러싸인 절연성 물질층 또는 도전성 물질층인 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 10 항에 있어서,상기 제 2 절연막, 상기 제 3 절연막 및 상기 제 4 절연막은 산화막이고, 상기 절연성 물질층은 질화막인 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 10 항에 있어서,상기 제 2 절연막, 상기 제 3 절연막 및 상기 제 4 절연막은 모두 동일하게 산화막/질화막/산화막 구조로 된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 12 항에 있어서,상기 제 1 절연막은 상기 각 비트 라인의 컨택 위치부터 상기 공통 소스 라인까지 산화막으로 형성되고, 상기 층간 물질은 상기 제 1 절연막의 일측 혹은 양측에 실리콘 게르마늄(SiGe)으로 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 10 항에 있어서,상기 공통 소스 라인은 상기 각 층의 실리콘 핀에 형성된 공통 소스 라인 연결 도핑층과 전기적으로 연결되도록 상기 복수 개의 다층 실리콘 핀들을 감싸며 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 14 항에 있어서,상기 각 층의 실리콘 핀 바디에 바디전압을 공급하기 위한 바디 접속 라인이 상기 공통 소스 라인과 나란하게 이격되어 상기 복수 개의 다층 실리콘 핀들을 감 싸며 더 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 15 항에 있어서,상기 각 층 실리콘 핀의 바디는 p형 반도체이고, 상기 로컬 비트 라인 도핑층, 상기 로컬 소스 라인 도핑층, 상기 비트 라인 연결 도핑층 및 상기 공통 소스 라인 연결 도핑층은 n형 불순물 도핑층인 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 16 항에 있어서,상기 각 다층 실리콘 핀의 상부에는 산화막으로 된 제 5 절연막이 더 형성되고,상기 제 2 절연막, 상기 제 3 절연막 및 상기 제 4 절연막은 각각 상기 제 5 절연막을 감싸며 또는 상기 제 5 절연막과 일체로 형성된 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 17 항에 있어서,상기 각 다층 실리콘 핀의 폭은 40~60 nm 인 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이.
- 제 9 항의 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이를 제조하기 위하여,상기 기판을 이루는 실리콘에 상기 층간 물질을 에피택시(epitaxy)로 성장시키는 제 1 단계와;상기 층간 물질 상에 상기 기판과 동일한 제 1 실리콘층을 에피택시(epitaxy)로 성장시키고, 제 1 마스크로 이온주입하여 제 1 층 실리콘 핀의 로컬 비트 라인 도핑층 및 공통 소스 라인 연결 도핑층을 형성하는 제 2 단계와;상기 도핑된 제 1 실리콘층 상에 제 2 실리콘층을 에피택시(epitaxy)로 성장시키고, 제 2 마스크로 이온주입하여 상기 제 1 층 실리콘 핀의 로컬 소스 라인 도핑층 및 비트 라인 연결 도핑층을 형성하는 제 3 단계와;상기 도핑된 제 2 실리콘층 상에 상기 제 1 단계 내지 상기 제 3 단계를 N 번 반복하여 층간물질층/도핑된 제 1 실리콘층/도핑된 제 2 실리콘층 구조가 N개 반복되도록 한 다음, 상기 기판 전면에 산화막을 덮고, 제 3 마스크로 식각 패턴을 만들어 식각함으로써 복수 개의 N층 실리콘 핀들로 액티브를 형성하는 제 4 단계와;상기 복수 개의 N층 실리콘 핀들을 감싸며 상기 제 2 절연막 내지 상기 제 4 절연막을 형성하는 제 5 단계와;상기 기판 전면에 도전성 물질을 증착하고, 제 4 마스크로 식각 패턴을 만들어 식각함으로써 상기 드레인 선택 라인, 상기 소스 선택 라인 및 상기 복수 개의 워드 라인들을 형성하는 제 6 단계와;상기 기판 전면에 도핑차단물질을 증착하고 상기 드레인 선택 라인과 나란하게 이격된 상기 복수 개의 N층 실리콘 핀들의 각 가장 자리 일 부분만 드러나게 제 5 마스크를 이용하여 상기 도핑차단물질을 식각한 다음 이온주입하여 상기 각 비트 라인의 컨택을 위한 도핑층을 형성하는 제 7 단계와;상기 기판 전면에 식각차단물질을 증착하고 상기 각 비트 라인의 컨택 영역 및 상기 공통 소스 라인과 상기 바디 접속 라인이 형성될 영역은 제외한 나머지 부분은 드러나도록 제 6 마스크를 이용하여 상기 식각차단물질을 식각하고, 상기 식각차단물질의 식각으로 드러난 상기 제 2 절연막 내지 상기 제 4 절연막을 제거하는 제 8 단계와;상기 제 2 절연막 내지 상기 제 4 절연막의 제거로 드러난 상기 각 N층 실리콘 핀의 바닥 및 각 층 사이에 있는 상기 층간 물질을 기초로 상기 드레인 선택 라인, 상기 소스 선택 라인 및 상기 복수 개의 워드 라인들 각각에 포함된 상기 층간 물질을 식각하여 제거하는 제 9 단계와;상기 기판 전면에 제 1 층간 절연막을 증착하여 상기 층간 물질이 제거된 공간에 상기 제 1 층간 절연막으로 채우고 평탄화시키는 제 10 단계와;상기 평탄화된 제 1 층간 절연막의 상부에 제 7 마스크를 이용하여 상기 공 통 소스 라인 형성 부위만 드러나도록 상기 제 1 층간 절연막을 식각하고, 도전성 물질로 채워 상기 공통 소스 라인을 형성하는 제 11 단계와;상기 기판 전면에 제 2 층간 절연막을 증착하고 제 8 마스크를 이용하여 상기 바디 접속 라인 형성 부위만 드러나도록 상기 제 2 층간 절연막을 식각하고, 도전성 물질로 채워 상기 바디 접속 라인을 형성하는 제 12 단계와;상기 기판 전면에 제 3 층간 절연막을 증착하고 제 9 마스크를 이용하여 상기 각 비트 라인의 컨택을 위한 복수 개의 컨택 홀들을 형성하는 제 13 단계와;상기 기판 전면에 도전성 물질을 증착하여 상기 복수 개의 컨택 홀들을 채우고, 상기 도전성 물질 상부를 평탄화시킨 다음, 제 10 마스크를 이용하여 상기 각 비트 라인을 형성하는 제 14 단계를 포함하는 것을 특징으로 하는 수직구조를 갖는 앤드형 플래시 메모리 어레이의 제조방법.
- 제 19 항에 있어서,상기 제 4 단계의 상기 실리콘 핀의 층 수를 증가시키기 위한 반복 공정은,각 반복 공정마다 서로 다른 마스크인 제 1-M 마스크 및 제 2-M 마스크 중 어느 하나를 이용하여,상기 로컬 비트 라인 도핑층은 상기 각 비트 라인의 컨택을 향하여 길이가 점차 증가하고,상기 공통 소스 라인 연결 도핑층은 상기 로컬 비트 라인 도핑층과의 이격 길이가 점차 증가하고,상기 로컬 소스 라인 도핑층은 상기 공통 소스 라인을 향하여 길이가 점차 증가하고,상기 비트 라인 연결 도핑층은 상기 로컬 소스 라인 도핑층과의 이격 길이가 점차 증가하도록 상기 각 이온주입 공정이 이루어지는 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 제조방법.
- 제 19 항 또는 제 20 항에 있어서,상기 제 5 단계의 상기 제 2 절연막 내지 제 4 절연막 중 어느 하나 이상은 전하 저장층을 사이에 두고 양측에서 둘러싸는 산화막인 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 제조방법.
- 제 21 항에 있어서,상기 전하 저장층은 절연성 물질층 또는 도전성 물질층으로 이루어진 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 제조방법.
- 제 22 항에 있어서,상기 기판 및 상기 실리콘 에피층은 p형 반도체이고,상기 로컬 비트 라인 도핑층, 상기 로컬 소스 라인 도핑층, 상기 비트 라인 연결 도핑층, 상기 공통 소스 라인 연결 도핑층 및 상기 각 비트 라인의 컨택을 위한 도핑층은 각각 n형 불순물 도핑층이고,상기 공통 소스 라인 형성을 위한 도전성 물질은 n형 불순물이 도핑된 실리콘계 물질 또는 금속이고,상기 바디 접속 라인 형성을 위한 도전성 물질은 p형 불순물이 도핑된 실리콘계 물질 또는 금속인 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 제조방법.
- 제 9 항의 수직구조를 갖는 앤드형 플래시 메모리 어레이에 대하여,상기 각 비트 라인, 상기 2개 이상의 드레인 선택 라인들, 상기 복수 개의 워드 라인들, 상기 2개 이상의 소스 선택 라인들, 상기 공통 소스 라인 및 상기 바디 접속 라인 각각에 소정의 바이어스(bias) 전압을 인가함으로써,상기 복수 개의 메모리 셀들 중에서 특정 층의 실리콘 핀에 있는 특정 셀을 선택하여, 상기 선택된 특정 메모리 셀을 읽거나, 상기 선택된 특정 메모리 셀에 F-N 터널링 방식으로 수직 이중채널에 있는 전자를 주입하여 프로그램하고,상기 바이어스 전압 조건을 바꾸어 F-N 터널링 방식으로 각 층의 바디 영역에 있는 정공을 주입하여 상기 복수 개의 다층 실리콘 핀들에 형성된 메모리 블록 전체를 동시에 이레이즈하는 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 동작방법.
- 제 24 항에 있어서,상기 2개 이상의 드레인 선택 라인들 중 상기 복수 개의 워드 라인들과 N번째 가까운 드레인 선택 라인(DSLN)에는 여기에 연결된 상기 제 1 선택 트랜지스터들만 켜지도록 Von을 인가하고, 나머지 상기 드레인 선택 라인들은 Von보다 낮은 전압을 인가하거나 플로팅(floating)시키고,상기 2개 이상의 소스 선택 라인들 중 상기 복수 개의 워드 라인들과 N번째 가까운 소스 선택 라인(SSLN)에는 여기에 연결된 상기 제 2 선택 트랜지스터들만 켜지도록 Von을 인가하고, 나머지 상기 소스 선택 라인들은 Von보다 낮은 전압을 인가하거나 플로팅(floating)시켜,상기 다층 실리콘 핀 중 N번째 층의 실리콘 핀을 선택하는 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 동작방법.
- 제 25 항에 있어서,상기 선택된 특정 메모리 셀을 지나는 비트 라인 및 워드 라인은 각각 VCC 및 VPASS 전압을 인가하고,나머지 상기 각 비트 라인 및 나머지 상기 워드 라인들에는 각각 플로팅(floating)시키고,상기 공통 소스 라인은 0 V(접지)를 인가하여,상기 N번째 층의 실리콘 핀에 있는 상기 선택된 특정 메모리 셀을 읽기(리드) 하는 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 동작방법.
- 제 25 항에 있어서,상기 선택된 특정 메모리 셀을 지나는 비트 라인 및 워드 라인은 각각 0 V(접지) 및 VPGM 전압을 인가하고,나머지 상기 각 비트 라인 및 나머지 상기 워드 라인들에는 각각 플로팅(floating)시켜,상기 N번째 층의 실리콘 핀에 있는 상기 선택된 특정 메모리 셀을 프로그램하는 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 동작방법.
- 제 24 항에 있어서,상기 복수 개의 다층 실리콘 핀들에 형성된 메모리 블록을 지나가는 모든 워드 라인들은 각 층의 바디 영역이 완전히 공핍되지 않을 전압 VERS를 인가하고,상기 바디 접속 단자는 상기 각 층의 바디에 있는 정공이 F-N 터널링될 수 있도록 상기 VERS 보다 높은 전압 VB를 인가하고,나머지 상기 각 라인은 플로팅(floating)시켜,상기 블록의 메모리 셀들을 한번에 이레이즈하는 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 동작방법.
- 제 28 항에 있어서,상기 VERS는 0 V(접지)로 하고, 상기 VB는 VERS의 절대값 크기인 것을 특징으로 하는 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이의 동작방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080044005A KR101037621B1 (ko) | 2008-05-13 | 2008-05-13 | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080044005A KR101037621B1 (ko) | 2008-05-13 | 2008-05-13 | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090118299A true KR20090118299A (ko) | 2009-11-18 |
KR101037621B1 KR101037621B1 (ko) | 2011-05-27 |
Family
ID=41602280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080044005A KR101037621B1 (ko) | 2008-05-13 | 2008-05-13 | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101037621B1 (ko) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101117589B1 (ko) * | 2010-02-19 | 2012-02-20 | 서울대학교산학협력단 | 단결정 스타구조 형성방법 및 이를 이용한 3차원 낸드 플래시 메모리 어레이 |
KR20170079313A (ko) * | 2015-12-30 | 2017-07-10 | 에스케이하이닉스 주식회사 | 핀 트랜지스터, 핀 트랜지스터의 제조 방법 및 이를 포함하는 전자 장치 |
CN113497054A (zh) * | 2020-04-07 | 2021-10-12 | 旺宏电子股份有限公司 | 立体存储器装置及其制造方法 |
WO2023191445A1 (ko) * | 2022-03-31 | 2023-10-05 | 서울시립대학교 산학협력단 | 3차원 적층형 디램 어레이 및 그 제조방법 |
WO2023231076A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101128420B1 (ko) | 2010-04-02 | 2012-03-27 | 서울대학교산학협력단 | 비트라인과 접지선택라인이 연결된 스타구조를 갖는 낸드 플래시 메모리 어레이 및 그 동작방법 |
KR101147526B1 (ko) * | 2010-04-02 | 2012-05-21 | 서울대학교산학협력단 | 전기적 초기화로 층간 구별되는 3차원 낸드 플래시 메모리 어레이 및 그 제조방법 |
US8486791B2 (en) * | 2011-01-19 | 2013-07-16 | Macronix International Co., Ltd. | Mufti-layer single crystal 3D stackable memory |
CN102637692B (zh) * | 2011-02-10 | 2014-08-20 | 旺宏电子股份有限公司 | 快闪存储器结构及其制造与操作方法 |
KR101974352B1 (ko) | 2012-12-07 | 2019-05-02 | 삼성전자주식회사 | 수직 셀을 갖는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424001B1 (en) | 2001-02-09 | 2002-07-23 | Micron Technology, Inc. | Flash memory with ultra thin vertical body transistors |
KR20080051014A (ko) * | 2006-12-04 | 2008-06-10 | 삼성전자주식회사 | 수직구조를 갖는 앤드형 및 노아형 플래시 메모리 어레이와그 각각의 제조방법 및 동작방법 |
-
2008
- 2008-05-13 KR KR1020080044005A patent/KR101037621B1/ko active IP Right Grant
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101117589B1 (ko) * | 2010-02-19 | 2012-02-20 | 서울대학교산학협력단 | 단결정 스타구조 형성방법 및 이를 이용한 3차원 낸드 플래시 메모리 어레이 |
KR20170079313A (ko) * | 2015-12-30 | 2017-07-10 | 에스케이하이닉스 주식회사 | 핀 트랜지스터, 핀 트랜지스터의 제조 방법 및 이를 포함하는 전자 장치 |
CN113497054A (zh) * | 2020-04-07 | 2021-10-12 | 旺宏电子股份有限公司 | 立体存储器装置及其制造方法 |
WO2023191445A1 (ko) * | 2022-03-31 | 2023-10-05 | 서울시립대학교 산학협력단 | 3차원 적층형 디램 어레이 및 그 제조방법 |
WO2023231076A1 (zh) * | 2022-05-31 | 2023-12-07 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
KR101037621B1 (ko) | 2011-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101037621B1 (ko) | 수직 적층구조를 갖는 앤드형 플래시 메모리 어레이와 그제작방법 및 동작방법 | |
CN107527914B (zh) | 垂直非易失性存储器装置及其制造方法 | |
KR100697755B1 (ko) | 불 휘발성 반도체 메모리 장치의 소거 방법 및 불 휘발성반도체 메모리 장치 | |
US9099527B2 (en) | Non-volatile memory device and method of manufacturing the same | |
US9024374B2 (en) | 3D memory array with improved SSL and BL contact layout | |
US9893076B2 (en) | Access transistor of a nonvolatile memory device and method for fabricating same | |
US9236394B2 (en) | Three dimensional nonvolatile memory cell structure with upper body connection | |
KR101113767B1 (ko) | 3차원 구조의 비휘발성 메모리 소자, 그 동작 방법 및 제조 방법 | |
US8432719B2 (en) | Three-dimensional stacked and-type flash memory structure and methods of manufacturing and operating the same hydride | |
KR100966265B1 (ko) | 차단 게이트 라인을 갖는 낸드 플래시 메모리 어레이와 그동작 및 제조방법 | |
US20110244666A1 (en) | Methods Of Manufacturing Stair-Type Structures And Methods Of Manufacturing Nonvolatile Memory Devices Using The Same | |
US9076865B2 (en) | Non-volatile memory device, method of operating the same and method of fabricating the same | |
KR20130045622A (ko) | 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법 | |
US10468433B2 (en) | Three-dimensional semiconductor devices including gate electrodes | |
KR20130095499A (ko) | 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법 | |
CN105895636A (zh) | 电荷俘获非易失性存储器件及其制造方法和操作方法 | |
KR20080001066A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
JP2007299975A (ja) | 半導体装置およびその製造方法 | |
KR20110005120A (ko) | 스타 구조를 갖는 낸드 플래시 메모리 어레이 및 그 제조방법 | |
US20150048434A1 (en) | Structure and Method of Manufacturing a Stacked Memory Array for Junction-Free Cell Transistors | |
CN111146204A (zh) | 三维非易失性存储器装置及其制造方法 | |
KR101287364B1 (ko) | 단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이 | |
KR20080051014A (ko) | 수직구조를 갖는 앤드형 및 노아형 플래시 메모리 어레이와그 각각의 제조방법 및 동작방법 | |
US8741714B2 (en) | Support lines to prevent line collapse in arrays | |
US20080179656A1 (en) | Semiconductor device, nonvolatile semiconductor memory device and manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170421 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180425 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 9 |