CN100550389C - 包括埋藏闪速存储器的存储器结构的系统及方法 - Google Patents

包括埋藏闪速存储器的存储器结构的系统及方法 Download PDF

Info

Publication number
CN100550389C
CN100550389C CNB2006101388912A CN200610138891A CN100550389C CN 100550389 C CN100550389 C CN 100550389C CN B2006101388912 A CNB2006101388912 A CN B2006101388912A CN 200610138891 A CN200610138891 A CN 200610138891A CN 100550389 C CN100550389 C CN 100550389C
Authority
CN
China
Prior art keywords
memory cell
flash memory
film
silicon substrate
cell structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101388912A
Other languages
English (en)
Other versions
CN1953185A (zh
Inventor
吴昭谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1953185A publication Critical patent/CN1953185A/zh
Application granted granted Critical
Publication of CN100550389C publication Critical patent/CN100550389C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种结合多个嵌入式闪速存储器的存储器结构。这些闪速存储器可以用于如错误校正单元或备用存储器或额外存储器单元。一方面，闪速存储器单元堆叠在闪速存储器单元的顶部，且这些闪速存储器单元共用栅极层。另一方面，这些对堆叠的闪速存储器单元互相堆叠，且每一对以绝缘氧化层绝缘。另一方面，这些对堆叠的闪速存储器单元以未绝缘的配置互相堆叠。

Description

包括埋藏闪存存储器的存储器结构的系统及方法
技术领域
本发明一般涉及存储器结构，尤其涉及包括嵌入式闪存存储器的存储器结构的设计、制造及使用。
背景技术
许多公知的存储器设备使用闪存存储器单元。许多公知的闪存存储器单元使用浮栅技术，当施加编程电压时，存储一位或多位的信息于浮栅中。浮栅闪存存储器设备的操作为本领域的技术人员所知，为简洁起见说明书在此将不赘述。最近，可以符合增加存储器密度的需求的其他技术取代浮栅技术，举例来说，SONOS(硅-氧-氮-氧-硅化物)技术已成为许多应用的主流。在SONOS单元中，单元包括硅化层(S)、氧化层(O)、氮化层(N)、另一氧化层(O)及另一硅化层(S)。适当的编程电压施加于SONOS堆叠，产生一位的数据或电荷以存储于氮化层中。通过施加适当的读取电压于SONOS单元，可以决定这个单元是否已被编程。
虽然公知的存储器单元的设计，如SONOS的发展，已具有相当的进展，然而公知存储器结构无法必然符合新技术持续推进的存储器新需求。就此，未来这样的需求将持续甚至增加，发展存储器结构设计及制造的新技术是很重要的，其中的一种新技术包括薄膜存储器单元。薄膜沉积为将材料的薄膜沉积于衬底或先前沉积层上的任何一种技术。薄是相对字，但是大部分此类沉积技术将层的厚度控制在几百个纳米之间，且某些沉积技术使一点点的层在某一时间沉积，通过此薄膜结构可以降低整体的尺寸及增加密度，如通过堆叠薄膜结构。可惜，薄膜设备的可靠度并非必然如同使用更常见的沉积技术建构的设备。因此，薄膜结构因其固有的可靠度问题，使其在许多应用上受到限制。
发明内容
本发明提供一种包括堆叠的存储器单元的存储器单元结构，此堆叠的存储器单元可以是闪存存储器单元，堆叠的存储器单元之一为薄膜闪存存储器单元。
一方面来说，存储器单元结构可以作为一种四位存储器单元结构，相比于公知的存储器单元结构，此存储器单元结构可以增加密度。
另一方面来说，堆叠闪存存储器单元可以作为一种主存储器单元，而其他闪存存储器单元可供作冗余或错误校正。
另一方面来说，多个存储器单元可以堆叠，以进一步增加存储器密度。
根据本发明的一方面，提供了一种存储器结构，包括：硅衬底闪存存储器单元结构，包括硅衬底闪存存储器单元；以及薄膜闪存存储器单元结构，包括薄膜闪存存储器单元，该薄膜闪存存储器单元结构形成于该硅衬底闪存存储器单元结构之上，其中该硅衬底闪存存储器单元及该薄膜闪存存储器单元包括由共用的多晶硅栅极层所形成的栅极。
根据本发明的另一方面，提供了一种制造存储器结构的方法，该存储器结构包括多个薄膜闪存存储器单元层，该方法包括：制造硅衬底闪存存储器单元结构；以及在该硅衬底闪存存储器单元结构之上制造薄膜闪存存储器单元结构，其中该硅衬底闪存存储器单元及该薄膜闪存存储器单元包括由共用的多晶硅栅极层所形成的栅极。
根据本发明的再另一方面，提供了一种制造存储器结构之方法，该存储器结构包括多个薄膜闪存存储器单元层，该方法包括：制造第一闪存存储器单元结构；在该制造的第一闪存存储器单元结构之上制造第二闪存存储器单元结构；在该制造的第二闪存存储器单元结构之上制造第三闪存存储器单元；以及在该制造的第三闪存存储器单元结构之上制造第四闪存存储器单元，其中该四个闪存存储器单元结构中的至少一个不是薄膜存储器单元结构，其中该第一闪存存储器单元结构及该第二闪存存储器单元结构包括由共用的多晶硅栅极层所形成的栅极，及该第三闪存存储器单元结构及该第四闪存存储器单元结构包括由共用的多晶硅栅极层所形成的栅极。
本发明的这些及其他特征、方面及实施例详细说明于″具体实施方式″的段落中。
附图说明
本发明的特征、方面及实施例将参考附图加以说明，其中：
图1说明根据在此所述的系统及方法，结合多个闪存存储器单元的存储器结构的例子；
图2说明根据在此所述的系统及方法的存储器结构的例子；
图3说明根据在此所述的系统及方法的存储器结构的例子；
图4A至图4D说明制造存储器结构的方法的例子，此存储器结构包括根据在此所述的系统及方法的实施例中的闪存存储器单元。
图号说明
100、200、300存储器单元结构
102第一闪存存储器单元层
104第二闪存存储器单元层
106多晶硅栅极
108、240、406硅衬底
110、124氧化层
112、126氮化层
114、128氧化层
116、210、310硅衬底闪存存储器单元
118、132、218、222、226、230、318、322、408、422源极
120、134、220、224、228、232、320、324、410、424漏极
122、244、248、338、340、342、418多晶硅衬底
130、206、208、210、212、214、216、310、312、314、316闪存存储器单元
136、138、232、234、236、238、344、348、352、402、416
ONO层
202、204、206、208、302、304、306、308闪存存储器单元层
250、252、350绝缘氧化层
254、256、334、336多晶硅栅极层
334、336多晶硅线
404、414、420光阻层
412、418多晶硅层
426氧化层
具体实施方式
下述的系统及方法针对结合多个闪存存储器单元的存储器单元结构。在此实施例中，闪存存储器单元为一般的SONOS单元，然而，并不将在此所述的系统及方法限制于SONOS单元的使用。可以清楚了解的是，为达到下述的优点，其他及未来的闪存存储器单元结构可以使用在此所述的系统及方法。再者，下述的存储器结构的特定实施例结合多个闪存存储器单元，然而，不能以在此所述的特定实施例限制其他特定构造或设计使用在此所述的系统及方法。可以清楚了解的是闪存存储器单元的其他结合、堆叠及安排都是可能的。
图1说明根据在此所述的系统及方法，结合多个闪存存储器单元的存储器单元结构100的例子。如图所示，存储器单元结构100包括第一闪存存储器单元层102及第二闪存存储器单元层104。在此例中，第一闪存存储器单元102包括硅衬底闪存存储器单元116。硅衬底闪存存储器单元116包括位于硅衬底108上的多晶硅栅极106，且多晶硅栅极106与硅衬底108以ONO(氧-氮-氧化物)层136绝缘。ONO层136由氧化层110、氮化层112及氧化层114所形成，所以，在图1的实施例中，硅衬底闪存存储器单元116为SONOS闪存存储器单元。硅衬底闪存存储器单元116也包括通过如注入的源极118及漏极120。
第二闪存存储器单元层104也包括闪存存储器单元130。在图1的实施例中，闪存存储器单元130使用薄膜沉积技术而沉积于硅衬底闪存存储器单元116之上，即闪存存储器单元130为薄膜结构。多晶硅层106可以作为闪存存储器单元130的栅极，之后，多晶硅衬底122可以形成单元130的衬底，且可包括以如注入技术形成的源极及漏极区域132及134。多晶硅栅极106可以通过ONO层138而与衬底122绝缘，其中ONO层138包括氧化层124、氮化层126及氧化层128。因此，闪存存储器单元130也是一种SONOS闪存存储器单元，但是与硅衬底闪存存储器单元116不同的是，闪存存储器单元130为薄膜结构。
如图所示，硅衬底闪存存储器单元116及闪存存储器单元130共用多晶硅栅极106。在一个实施例中，栅极106可以是N型多晶硅层。在此结构下，较佳地包括共用多晶硅线，可以用于减少存储器单元结构100的尺寸及复杂度。然而，如下所述，其他实施例的建构可以不使用共用多晶硅线。
可以了解的是每个SONOS单元116及130可以配置为存储两位。因此，存储器单元结构100可以用于达成紧密(compact)四位单元，且因此增加存储器的密度。通过堆叠如多个薄膜、SONOS闪存存储器单元的多个单元在硅衬底闪存存储器单元116之上，可以达到明显增加密度。
在特定的实施例中，硅衬底闪存存储器单元116可以作为冗余单元或错误校正单元。相比于薄膜单元，硅衬底闪存存储器单元116因其具有较好的可靠度，也可以作为高效存储器单元。因此，相比于公知的存储器单元结构，存储器单元结构100不仅可以达到较高的效率，且相比于公知堆叠存储器设备，如仅仅使用薄膜结构，存储器单元结构100可以达到较高的密度。
如前所述，可以通过在硅衬底单元结构之上堆叠多个存储器单元结构达到增加密度。举例来说，图2说明根据在此所述的系统及方法，包括多个堆叠存储器单元的存储器单元结构200的例子。存储器单元结构200包括四个闪存存储器单元层202、204、206及208。闪存存储器单元层208为硅衬底，如图2所示。因此，闪存存储器单元层208包括有多晶硅栅极层254的硅衬底闪存存储器单元210，多晶硅栅极层254通过ONO层238而与硅衬底240绝缘。闪存存储器单元210还包括源极区域218及漏极区域220。
闪存存储器单元层206堆叠在闪存存储器单元层208之上，且包括闪存存储器单元212。如图所示，闪存存储器单元212与闪存存储器单元210共用多晶硅栅极层254，闪存存储器单元212的衬底由多晶硅衬底242形成，且多晶硅衬底242通过ONO层236与多晶硅栅极层254绝缘。如图所示，在多晶硅衬底242中形成源极及漏极区域222及224，闪存存储器单元212通过如薄膜沉积技术形成于硅衬底闪存存储器单元210之上。
闪存存储器单元结构200可以还包括闪存存储器单元层204，闪存存储器单元层204堆叠在闪存存储器单元层206及208之上。闪存存储器单元层204可以包括闪存存储器单元214。闪存存储器单元214可以包括由多晶硅栅极层256形成的栅极，且多晶硅栅极层256通过ONO层234与多晶硅衬底244绝缘。闪存存储器单元214还包括注入多晶硅衬底244中的源极及漏极区域226及228。如图所示，闪存存储器单元层204可以通过绝缘氧化层250而与闪存存储器单元层206及208绝缘。然而，显而易见的是根据在此所述的系统及方法，闪存存储器单元结构的其他实施例可以配置为包括闪存存储器单元层204，且共用多晶硅衬底，而闪存存储器单元214及212的源极及漏极区域形成于此多晶硅衬底中。
相比于公知的闪存存储器单元结构，闪存存储器单元层204可以进一步用于增加闪存存储器单元结构200的密度。闪存存储器单元结构200可以还包括另一闪存存储器单元层202，此闪存存储器单元层202堆叠于闪存存储器单元层204之上，因此，闪存存储器单元结构200的密度可以更进一步的增加。
闪存存储器单元层202可以包括闪存存储器单元216，闪存存储器单元216包括由多晶硅栅极层256形成的栅极，且多晶硅栅极层256通过ONO层232与多晶硅衬底248绝缘。闪存存储器单元216也可以包括注入多晶硅衬底248中的源极及漏极区域230及232。绝缘氧化层252可以沉积于闪存存储器单元层202之上。
每个闪存存储器单元层202、204、206及208可以使用如薄膜沉积技术沉积于硅衬底闪存存储器单元层208之上。因此，闪存存储器单元212、214及216可以是薄膜闪存存储器单元。再者，多晶硅栅极层可如图所示般被共用，以降低存储器单元结构200的尺寸及复杂度。可以清楚了解的是形成闪存存储器单元的其他实施例可以不共用、不使用任一共用多晶硅线，如多晶硅线254及256。也可以清楚了解的是闪存存储器单元210、212、214及216为SONOS闪存存储器单元。
闪存存储器单元结构200可以视实施例而定，用于形成两个四位的存储器单元或一个八位的存储器单元。一个四位的存储器单元可以由闪存存储器单元216及214形成，而另一个四位的存储器单元可以由闪存存储器单元212及210形成。视实施例而定，此四位的存储器单元可以作为主存储器单元，而其他存储器单元可以作为冗余单元或错误校正单元。在某些单元，如单元216及212，也可以作为存储器单元，而其他单元，如单元214及210作为冗余单元或错误校正单元。
绝缘氧化层250并非必要，且可视实施例而予以删除。图3说明存储器单元结构300，其也包括四个闪存存储器单元层302、304、306及308，但是不包括绝缘氧化层，如绝缘氧化层250。因此，存储器单元结构300包括有闪存存储器单元310的硅衬底闪存存储器单元层308。闪存存储器单元310可以包括由多晶硅栅极层334形成的栅极，且多晶硅栅极层334通过ONO层348与多晶硅衬底338绝缘。闪存存储器单元310也可以包括注入硅衬底338中的源极318及漏极320。存储器单元结构300也可以视实施例而定，包括有闪存存储器单元312的闪存存储器单元层306，闪存存储器单元层306沉积于硅衬底闪存存储器单元层308之上。闪存存储器单元层306可以包括闪存存储器单元312，闪存存储器单元312包括由共用的多晶硅栅极层334形成的栅极，且多晶硅栅极层334通过ONO层352与多晶硅衬底340绝缘。闪存存储器单元312也可以包括源极及漏极322及324。
闪存存储器单元结构300也可以包括沉积于闪存存储器单元层306之上的闪存存储器单元层304。闪存存储器单元层304可以包括闪存存储器单元314。闪存存储器单元314可以包括由多晶硅栅极层336形成的栅极，且多晶硅栅极层336通过ONO层346与共用的多晶硅衬底340绝缘。闪存存储器单元314也可以包括分别注入共用的多晶硅衬底340的源极及漏极322及324。
闪存存储器单元结构300还包括沉积于闪存存储器单元层304之上的闪存存储器单元层302。闪存存储器单元层302可以包括闪存存储器单元316，闪存存储器单元316包括由共用的多晶硅栅极层336形成的栅极，且多晶硅栅极层336通过ONO层344与多晶硅衬底342绝缘。源极及漏极330及332可以分别注入硅衬底342。绝缘氧化层350可以沉积于多晶硅衬底342之上。
因此，闪存存储器单元结构300将共用的多晶硅线334及336如同共用的多晶硅衬底340及342般使用。使用此类共用的多晶硅线及衬底可以降低根据在此所述的系统及方法所配置的存储器单元结构的尺寸及复杂度，因此较佳。然而，如图2所述，在其他实施例中，某些闪存存储器单元层与其他某些闪存存储器单元绝缘也是可能的。
一般而言，通过此方式堆叠多个SONOS单元，可以符合增加存储器密度的需求。多个堆叠的闪存存储器单元，如堆叠的SONOS单元一般可以提供在特定区域内较多的存储位。
图1至图3说明根据在此所述的系统及方法，包括多个闪存存储器单元的存储器结构之具体实施例。然而，可以清楚了解的是在此所述的系统及方法并不仅仅限制在图1至图3所述的实施例。举例来说，其他实施例可以根据未示出于图1至图3的实施例，使用共用的多晶硅线或不使用共用的多晶硅线。
视实施例而定，闪存存储器可以用于，如错误校正单元或存储器存储单元。闪存存储器单元会视根据在此所述的系统及方法所配置的闪存结构的具体实施例而使用闪存存储器。因此，以下将会详述在特定的实施例中的具体需求情况，如何使用闪存存储器单元。
图4A至图4D说明制造存储器结构的方法的例子，此存储器结构包括根据在此所述的系统及方法的实施例中的闪存存储器单元。此过程开始于图4A中，在硅衬底406上沉积ONO层402。之后，可以在ONO层402上沉积光阻404。在下一个步骤，光阻404可以利用光定义。之后，可以使用电子注入以在硅衬底406内定义源极408及漏极410。
之后，如图4B所示，将图4A中的光阻层404移除且沉积下一个多晶硅层(在此例中为N型层412)。可以了解的是多晶硅层412可以沉积在前述光定义的区域中，之后，可以将光阻层414沉积于多晶硅层412之上，且光阻层414可以在下一个步骤以光定义。之后，依下一个步骤所需将多晶硅层412以多晶硅蚀刻。
在下一个步骤，如图4C所示，光阻层414被移除。在此步骤之后沉积氧化层，在下一个步骤回蚀此氧化层，再沉积ONO层416。之后，可以沉积P型多晶硅层418，且将光阻层420沉积于多晶硅层418之上。之后，光阻层420可以光定义。之后，可以使用电子注入以在多晶硅衬底418内定义源极422及漏极424。
之后，如图4D所示，将图4C的光阻层420移除，且将氧化层426沉积于结构之上。图4D也说明存储四位于一个存储器结构的例子中，其标示为圆圈1、2、3及4。这些位可以存储在氮化层内电荷的局部区域。此氮化层不会导电，因此，可″跃迁″过氧化层的电位阻障的这些电子，当其从源极至漏极时将被俘获。当这些电子从源极至漏极时获得能量，因此非常有可能会″跃迁″过接近漏极的氧化层的电位阻障，这就是为什么圆圈2及4接近漏极。需要注意的是为了编程以圆圈1及3代表的位时，源极及漏极的功能反转，如施加电位，使得电子流向反向流动。当一位被编程时，如在局部区域存储的电荷以圆圈代表，其可以如逻辑″0″表示，而当缺少电荷时，可以如逻辑″1″表示。依此方法，数据的位可以存储在存储器设备中。
说明于图4A至图4D的过程仅为制造存储器结构的例子，其中此存储器结构包括根据在此所述的系统及方法的闪存存储器单元。可以了解的是，可以使用其他过程或技术以达到包括配置于此的闪存存储器单元的存储器结构。
虽然本发明的特定实施例已如前所述，可以了解的是这些实施例仅为例子，本发明并不限于这些实施例，而是由下列的权利要求所界定，而权利要求所述伴随之前的说明及附图。

Claims (20)

1、一种存储器结构，包括：
硅衬底闪存存储器单元结构，包括硅衬底闪存存储器单元；以及
薄膜闪存存储器单元结构，包括薄膜闪存存储器单元，该薄膜闪存存储器单元结构形成于该硅衬底闪存存储器单元结构之上，
其中该硅衬底闪存存储器单元及该薄膜闪存存储器单元包括由共用的多晶硅栅极层所形成的栅极。
2、如权利要求1所述的存储器结构，其中该硅衬底闪存存储器单元为硅-氧-氮-氧-硅化物闪存存储器单元。
3、如权利要求1所述的存储器结构，其中该薄膜闪存存储器单元为硅-氧-氮-氧-硅化物闪存存储器单元。
4、如权利要求1所述的存储器结构，其中该薄膜闪存存储器单元结构替换为多个薄膜闪存存储器单元结构，该多个薄膜闪存存储器单元结构形成于该硅衬底闪存存储器单元结构之上。
5、如权利要求4所述的存储器结构，其中该多个薄膜闪存存储器单元结构中至少一些薄膜闪存存储器单元结构与其他薄膜闪存存储器单元结构通过绝缘氧化层而绝缘。
6、如权利要求4所述的存储器结构，其中该多个薄膜闪存存储器单元结构中至少一些薄膜闪存存储器单元结构共用多晶硅衬底。
7、如权利要求4所述的存储器结构，其中该多个薄膜闪存存储器单元结构中至少一些薄膜闪存存储器单元结构包括共用的多晶硅栅极层所形成的栅极。
8、如权利要求1所述的存储器结构，其中该硅衬底闪存存储器单元作为冗余单元。
9、如权利要求1所述的存储器结构，其中该硅衬底闪存存储器单元用作为错误校正单元。
10、如权利要求1所述的存储器结构，其中该硅衬底闪存存储器单元及该薄膜闪存存储器单元形成四位存储器单元。
11、一种制造存储器结构的方法，该存储器结构包括多个薄膜闪存存储器单元层，该方法包括：
制造硅衬底闪存存储器单元结构；以及
在该硅衬底闪存存储器单元结构之上制造薄膜闪存存储器单元结构，
其中该硅衬底闪存存储器单元及该薄膜闪存存储器单元包括由共用的多晶硅栅极层所形成的栅极。
12、如权利要求11所述的方法，其中制造该硅衬底闪存存储器单元结构包括：
在硅衬底之上形成氧-氮-氧化物层；以及
在该硅衬底之中形成源极及漏极区域。
13、如权利要求12所述的方法，其中制造该硅衬底闪存存储器单元结构还包括在该氧-氮-氧化物层之上形成N型多晶硅层。
14、如权利要求13所述的方法，其中制造该薄膜闪存存储器单元结构包括蚀刻该N型多晶硅层。
15、如权利要求14所述的方法，其中制造该薄膜闪存存储器单元结构还包括在该N型多晶硅层之上沉积氧化层，以及蚀刻该沉积的氧化层。
16、如权利要求15所述的方法，其中制造该薄膜闪存存储器单元结构还包括在该N型多晶硅层之上形成氧-氮-氧化物层，以及在该氧-氮-氧化物之上沉积P型多晶硅层。
17、如权利要求16所述的方法，其中制造该薄膜闪存存储器单元结构还包括在该硅衬底之中形成源极及漏极区域。
18、如权利要求17所述的方法，其中制造该薄膜闪存存储器单元结构还包括在该P型多晶硅层之上沉积绝缘氧化层。
19、一种制造存储器结构之方法，该存储器结构包括多个薄膜闪存存储器单元层，该方法包括：
制造第一闪存存储器单元结构；
在该制造的第一闪存存储器单元结构之上制造第二闪存存储器单元结构；
在该制造的第二闪存存储器单元结构之上制造第三闪存存储器单元；以及
在该制造的第三闪存存储器单元结构之上制造第四闪存存储器单元，
其中该四个闪存存储器单元结构中的至少一个不是薄膜存储器单元结构，
其中该第一闪存存储器单元结构及该第二闪存存储器单元结构包括由共用的多晶硅栅极层所形成的栅极，及该第三闪存存储器单元结构及该第四闪存存储器单元结构包括由共用的多晶硅栅极层所形成的栅极。
20、如权利要求19所述的方法，其中绝缘氧化层形成于该第二及该第三闪存存储器单元结构之间。
CNB2006101388912A 2005-10-21 2006-09-21 包括埋藏闪速存储器的存储器结构的系统及方法 Active CN100550389C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/255,483 US7414280B2 (en) 2005-10-21 2005-10-21 Systems and methods for memory structure comprising embedded flash memory
US11/255,483 2005-10-21

Publications (2)

Publication Number Publication Date
CN1953185A CN1953185A (zh) 2007-04-25
CN100550389C true CN100550389C (zh) 2009-10-14

Family

ID=37984545

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101388912A Active CN100550389C (zh) 2005-10-21 2006-09-21 包括埋藏闪速存储器的存储器结构的系统及方法

Country Status (3)

Country Link
US (1) US7414280B2 (zh)
CN (1) CN100550389C (zh)
TW (1) TWI267989B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090049834A (ko) * 2007-11-14 2009-05-19 삼성전자주식회사 반도체 소자, 그 제조방법 및 동작 방법
CN101783323B (zh) * 2009-01-19 2012-01-25 中芯国际集成电路制造(上海)有限公司 Cmos晶体管及其制作方法
US8327225B2 (en) * 2010-01-04 2012-12-04 Micron Technology, Inc. Error correction in a stacked memory
US8395941B2 (en) * 2010-05-17 2013-03-12 Micron Technology, Inc. Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same
US8796754B2 (en) * 2011-06-22 2014-08-05 Macronix International Co., Ltd. Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6166955A (en) 1999-07-09 2000-12-26 Macronix International Co., Ltd. Apparatus and method for programming of flash EPROM memory
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6815781B2 (en) 2001-09-25 2004-11-09 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with salicided source/drain structures and method of making same
KR100604871B1 (ko) * 2004-06-17 2006-07-31 삼성전자주식회사 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치

Also Published As

Publication number Publication date
TW200721509A (en) 2007-06-01
CN1953185A (zh) 2007-04-25
US7414280B2 (en) 2008-08-19
US20070090448A1 (en) 2007-04-26
TWI267989B (en) 2006-12-01

Similar Documents

Publication Publication Date Title
US9721668B2 (en) 3D non-volatile memory array with sub-block erase architecture
TWI278988B (en) 4F2 EEPROM NROM memory arrays with vertical devices
KR100468745B1 (ko) 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 게이트구조를 갖는 불휘발성 메모리 셀 및 그 제조 방법
CN103811496B (zh) 用于具有提高编程效率的非易失性存储单元的方法和装置
CN100550389C (zh) 包括埋藏闪速存储器的存储器结构的系统及方法
CN1571140A (zh) 制造纳米级阻抗交叉点型存储器阵列和器件的方法
US20120275220A1 (en) Three-dimensional multi-bit non-volatile memory and method for manufacturing the same
TW200427068A (en) Flash memory cell, flash memory cell array and manufacturing method thereof
CN101432820A (zh) 用于擦除及程序化内存器件的方法
US20090129171A1 (en) Nonvolatile semiconductor memory and method of driving the same
US8279674B2 (en) High read speed memory with gate isolation
CN101111943B (zh) 非易失性存储装置及其制造方法
US6476439B2 (en) Double-bit non-volatile memory structure and corresponding method of manufacture
JP3694329B2 (ja) 高速アクセスａｍｇ・ｅｐｒｏｍの製造方法
US6551880B1 (en) Method of utilizing fabrication process of floating gate spacer to build twin-bit monos/sonos memory
CN105845681A (zh) 非挥发性存储器及其制造方法
CN101124672A (zh) 非易失性半导体存储装置
TW200834890A (en) Barrier region for memory devices
KR100568062B1 (ko) 반도체 기억 장치 및 그 구동 방법
JP2904498B2 (ja) 不揮発性半導体メモリ装置およびその製造方法
CN100463188C (zh) 存储器结构及其制造方法
JP4071120B2 (ja) フラッシュメモリ、フラッシュメモリセルの構造及びアレイ構造
CN1156009C (zh) 双位元非挥发性存储单元的结构及其读写方法
CN1971918A (zh) 非易失性半导体存储器及其制造方法
JPH0851164A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant