JP3694329B2 - 高速アクセスamg・epromの製造方法 - Google Patents
高速アクセスamg・epromの製造方法 Download PDFInfo
- Publication number
- JP3694329B2 JP3694329B2 JP13030793A JP13030793A JP3694329B2 JP 3694329 B2 JP3694329 B2 JP 3694329B2 JP 13030793 A JP13030793 A JP 13030793A JP 13030793 A JP13030793 A JP 13030793A JP 3694329 B2 JP3694329 B2 JP 3694329B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- line
- array
- segment
- insulating material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
- H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
【産業上の利用分野】
本発明は、EPROMデバイスに関し、特に、読み出しアクセス速度の向上を提供するためにセグメント選択ラインを組み込んだ交互配置型(alternate)金属仮想接地(AMG)EPROMアレイに関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
「EPROM仮想接地アレイ」に関するBoaz Eitanの米国特許出願第539,657号(1990年6月13日出願)には「無接点」EPROMセルアレイ及びその関連プロセスフローが開示されている。そのEitanの無接点概念により、積極的な(aggressive)製造技術及び設計規範を用いることなく高記録密度のEPROMを製造することが可能となる。このため、Eitanの無接点概念は魅力的なものである。
【0003】
Eitanによる開示の基本的思想は、「交差点」EPROMセル、即ち仮想接地アレイ内で互いに直交するフローティングゲートPoly1及びワードラインPoly2により規定されるセルを用いることにある。ドレーンのオン、即ち既選択セルと同一のビットライン上の非選択セルからの電子漏洩を防止するために、2ドレーンビットライン毎に金属がシリコンに接触し、またアクセストランジスタのみを介して無接触ソースビットラインがVSSに接続される。更に、Eitanのアーキテクチャでは、各ビットラインは64セル毎に1回接触し、同一ビットライン上にある64セルのブロックの各々が1セグメントを構成する。従って、特定のセルをプログラムする場合には、64セルのセグメント1つのみに働きかけ、その他のセグメントが「オフ」になる必要がある。従って、それらの非選択セグメント中のセルは漏洩による影響を受けにくいものである。
【0004】
しかし、Eitanのプロセスフローにはいくつかの欠点が付随する。まず、フローティングゲート層Poly1上に5層プロセスが必要となり、即ち酸化膜/窒化膜/酸化膜/poly cap/窒化膜とする必要がある。Poly1及びその上に積層された5つの層は、2回規定され、即ち、Poly1のマスクステップで1回、Poly1のアイランドマスクステップで1回規定される。上記の2回のエッチングステップは、それぞれ、EPROMセルの長さ及び幅を規定するので、極めて重要なものである。それらのステップで更に多くの層のエッチングを行うという要求は、それらの限界寸法の制御に困難を生じさせるものとなる。また、5つの層の内の何れか1つを除去できなかった場合には、Poly1がフィールド酸化膜の縁部に沿ってけた状になる(stringer)危険性が生じる。それらの縁部は、アクセストランジスタの近傍に位置するものである。
【0005】
更に、EitanのアレイのワードラインPoly2は、フローティングゲートPoly1にセルフアラインされないので、隣接するビットライン間での漏洩の発生を防止するために、特殊な「アレイフィールドイオン注入」が必要になる。この漏洩は、Poly2がPoly1に対してミスアラインされた際に発生する。Poly2は、シリコンの一部を制御し、また隣接するビットライン間での寄生Poly2トランジスタの発生に通ずるものである。このため、寄生Poly2トランジスタがオンになるのを防止するために高しきい値電圧が必要になる、ということがある。これは、アレイボロンフィールドイオン注入を用いて達成される。
【0006】
そのボロンフィールドイオン注入に加え、Eitanのプロセスは、フィールドしきい値を充分高い電圧に変位させるために「絶縁酸化膜」も必要とする。このフィールドイオン注入は、ボロンがセルのチャネル中へと側方へ拡散することに通じ、チャネル幅減少、ビットラインの高負荷(loading)、及びビットライン/基板の破壊電圧の低下に通じるものである。
【0007】
更に、Eitanのプロセスでは、Poly2のエッチングが極めて重要である。このPoly2のエッチングは、poly cap上で終端する。結合比を維持するために、poly capの呼び厚さ以内でエッチングを止める必要がある。これは、薄いpoly cap層に関するオーバーエッチングの許容範囲という点から考えると非常に困難なことである。絶縁酸化膜の厚さに依存して、Poly2に対するPoly1のミスアライメントは、ワードラインの寄生容量に影響を与えることになる。
【0008】
更に、ワードラインPoly2の蒸着前に上部の窒化膜を除去することにより、フローティングゲートPoly1のまわり中の酸化膜の品質に影響を与える可能性がある。これは、プログラム妨害及びデータ記憶に影響を与え得るものである。
【0009】
本出願人に譲渡された米国特許出願第07/830,938号(1992年2月4日 : Albert Bergemont が出願)「ALTERNATE METAL/SOURCE VIRTUAL GROUND FLASH EPROM CELL ARRAY」には、新規の無接点フラッシュEPROMアレイのアーキテクチャが開示されている。このアーキテクチャにより、従来のフラッシュEPROMのプログラム及び消去の単純さを維持したまま、セルサイズの縮小及びスケール設定(scalability)の容易化が可能となる。
【0010】
Bergemontの無接点フラッシュEPROMアレイは、P型シリコン基板中に形成された交差点セルを採用している。このアレイは、P型シリコン基板上に形成されたゲート酸化膜層から成るものである。酸化膜/窒化膜/酸化膜(ONO)とその下方に位置する第1の多結晶シリコン(Poly1)とからなる並列ストリップがゲート酸化膜上に形成され、そのPoly1によって前記アレイのセルに関するフローティングゲートが提供される。既埋設N+ビットラインは、ストリップONO/Poly1間で基板中に形成されている。交互配置された既埋設N+ビットラインは、それに注入された別のN型ドーパントを有している。これにより、既埋設N+ドレーンラインと交互配置された漸変(graded)ソースラインが形成される。この漸変ソースビットラインは、セグメント化様式で金属により接触され、即ち、EPROMアレイの所与のカラムにおける32または64セル毎に1つのソース接点のみが存在する。中間の既埋設N+ドレーンラインには接点は存在しない。アレイのワードラインPoly2は、ストリップONO/Poly1と直交して形成され、ONOによりワードラインがフローティングゲートPoly1から分離されて「交差点」セルが規定されるようになっている。各々の既埋設N+ドレーンラインは、その隣接する漸変ソースラインのうちの1つに第1の選択トランジスタを介して電気的に接続可能であり、また第2の選択トランジスタを介して他の隣接する漸変ソースラインに電気的に接続可能である。ここで、前記第1の選択トランジスタは第1の選択ラインPoly2により与えられるゲートを有し、前記第2の選択トランジスタは第2の選択ラインPoly2により与えられるゲートを有している。また、前記第1及び第2の選択トランジスタは、選択ラインPoly2とN+ビットラインとの交差により規定される交差点フラッシュEPROMセルである。
【0011】
Bergemontのアレイにおける選択されたセルは、セルのワードラインをプログラム電圧に維持することによりプログラムが行われる。第1の隣接する漸変ソースラインを高電圧に維持する一方、第2の隣接する漸変ソースラインを低電圧に維持する。次いで、第1の選択ラインに高レベル電圧を印加する一方、第2の選択ラインを低レベル電圧に保持して、中間の無接触ドレーンビットライン上に高電圧をプルアップする。このため、選択されたセルの既埋設N+ドレーンラインからそのフローティングゲートへと電子が通過する。
【0012】
Bergemontのアレイは、各漸変ソースラインに消去電圧を印加すると共に第1の選択ライン及び第2の選択ラインを低電圧レベルに維持することにより、消去が行われる。従って、アレイ中のプログラムされた各フラッシュEPROM毎に、そのセルのフローティングゲートから漸変ソースへ電子がトンネリングする。
【0013】
「SEGMENT-ERASABLE FLASH EPROM」に関する本出願人に譲渡された米国特許出願第07/892,259号(上記Albert Bergemontの出願)は、「読み出し・消去動作中のアレイのセグメントの絶縁」に関するBergemontの米国特許出願第07/830,938号に開示のフラッシュEPROMアレイにセグメント選択ラインを追加したものである。その結果として、読み出し動作中のビットラインの静電容量が減少して、読み出しアクセスが速くなる。また、これにより、フラッシュEPROMアレイ中の真のセグメントの消去が可能となる。
【0014】
【課題を解決するための手段】
本発明の好適実施例により、P型の導電性を有するシリコン基板中に形成された交互配置型金属仮想接地(AMG)EPROMアレイが提供される。このEPROMアレイは、シリコン基板上に形成されたゲート酸化膜層から成る。ゲート酸化膜上には第1の多結晶シリコン層が形成される。第1の多結晶シリコン層上には酸化膜/窒化膜/酸化膜(ONO)の複合体が形成される。そのONO及びその下方に位置するPoly1により並列ストリップが規定され、Poly1によりアレイ中のセルのフローティングゲートが提供される。ストリップONO/Poly1間のシリコン基板中に注入されたN型ドーパントにより、既埋設N+ビットラインが規定される。既埋設N+ビットラインの交互配置により、中間の既埋設N+ソースビットラインに隣接するN+ドレーンラインが規定される。各ドレーンラインは、その特定のドレーンラインを共有する複数のEPROMセル毎に1回ずつ接触され、これによりEPROMアレイが複数のセグメントに細分される。中間のドレーンビットラインは無接触である。ワードラインPoly2は、ストリップONO/Poly1に直交して形成され、ワードラインPoly2とストリップPoly1との交差により交差点EPROMセルの位置が規定されるようになっている。アレイの各セグメントには、第1及び第2の選択ラインPoly2が含まれ、そのPoly1との交差により、第1及び第2の選択トランジスタが規定されて、各々の既埋設N+ソースラインが、その隣接するドレーンラインのうちの1つに前記第1の選択トランジスタを介して電気的に接続可能となり、及び、他の隣接するドレーンラインに前記第2の選択トランジスタを介して電気的に接続可能となるようになっている。最終的には、及び本発明によれば、アレイ中の各セグメントは、第1及び第2のセグメント選択ラインを含む。これらのセグメント選択ラインにより、セグメント中の各ドレーンラインの対向端部に配置されたセグメント選択トランジスタのゲートが規定される。前記セグメント選択トランジスタは、アレイ中の特定のセグメントを読み出し動作用に指定するのに用いられる。その結果として、読み出し動作中のビットラインの静電容量が減少して、読み出しアクセスが速くなる。
【0015】
以下の詳細な説明及び本発明の原理を用いた以下に例示の実施例の図面を参照することにより、本発明の特徴及び利点が一層良好に理解されることであろう。
【0016】
【実施例】
本発明の概念による交互配置型金属仮想接地(AMG)EPROMセルアレイの製造に関するプロセス方法論を以下で説明する。このアレイは、内部アクセストランジスタを備えた交差点セルを用いたものである。
【0017】
図1ないし図6は、本発明によるEPROMアレイを製造するためのプロセスフローにおけるステップを順次示すものである。図1ないし図4の各々には、前記プロセスフローの各ステージにおけるアレイ構造の一部の平面図、及びそれに対応する前記構造の3つの断面図が示されている。即ち、それらの断面図は、(1)EPROMセルアレイ中のワードライン方向(A/Aで示す)と、(2)選択トランジスタ領域中のワードライン方向(B/Bで示す)と、(3)選択トランジスタ領域中のワードラインに直交するPoly1方向(C/Cで示す)とで示されている。更に、図2ないし図4は、N+ドレーン方向における構造体の断面図を含み、セグメント選択トランジスタ領域(D/Dで示す)を示している。図5及び図6は、そのセグメント選択トランジスタ領域の詳細を示す断面図である。
【0018】
ここで図1を参照する。本プロセスフローは、この種のプロセスに一般に用いられる従来のステップで始まり、次いでP型シリコン基板102上への100Åのゲート酸化膜100の形成が行われる。次いで、多結晶シリコン層(Poly1)104が、約1500Åの厚さまで蒸着され、低イオン注入エネルギーにおいて1回の2〜5×1015のリンでドープされる。
【0019】
次に、図1で示すように、酸化膜/窒化膜/酸化膜(ONO)からなる複合誘電層106がPoly1上に形成される。このONO層の成長後、フォトレジストマスク108を用いてそのONO層上にストリップが規定される。ONO層106及びその下方のPoly1層104が次いでプラズマエッチングされて、ONO/Poly1からなる並列ストリップ110が形成される。
【0020】
ここで図2を参照する。Poly1のフォトレジストマスク108を除去した後、Poly1ストリップ110間に薄いエッジ酸化膜を成長させて、ビットラインのイオン注入から基板のセグメント選択領域を保護するようにビットラインマスクを規定する。次いで、アレイ中のPoly1ラインをセルフアライン式ヒ素イオン注入に用いて、アレイ中にN+ビットラインを規定する。交互配置された既埋設N+ビットラインにより、既埋設N+ソースラインに隣接するドレーンラインが規定される。そのN+ドレーンラインの各々は、セグメント化様式で金属に接触し、即ち、例えばアレイの所与のカラムにおいて、32または64セル毎に1回接触する。中間のソースビットラインは無接触である。
【0021】
次に、「特異な(differential)」酸化膜をN+ビットライン領域上に成長させて、後続のONO及び/又はPolyのプラズマエッチングステップにおいて実質的な許容範囲を提供する。例えば、特異な酸化膜を形成せずにPolyのプラズマエッチングを行った場合、そのPolyのプラズマエッチングステップは、露出したN+ビットライン領域中のシリコンの「トレンチング(trenching)」に通じ得るものとなる。このため、本ステップは、ONOエッチング中の等価酸化膜損失(equivalent oxide loss)に貢献するもので、このため、特異酸化(differential oxidation)と呼ばれている。
【0022】
次に、図3に示すような「保護アレイ」と呼ばれるマスクステップを行って、残留フローティングゲート酸化膜(Poly1マスクは透明なフィールドマスクである)とセグメント選択領域中の特異な酸化膜とをアレイからエッチングにより除去する。次に、周辺部の残留フローティングゲート酸化膜及びセグメント選択ライン領域中の特異な酸化膜を、希釈フッ化水素を用いた化学溶液(wet chemistry)中でエッチングにより除去する。次いでフォトレジストが除去される。
【0023】
ここで図4を参照する。本プロセスの次なるステップには、周辺部のゲートチャネル領域及びセグメント選択トランジスタ領域におけるあらゆる部分に200Åのゲート酸化膜を成長させることが含まれる。次いで、しきい値電圧マスク(Vtpマスク)が規定され、P型チャネル領域がボロンイオン注入されて、所望のしきい値電圧が提供される。
【0024】
Vtpマスクフォトレジストの除去後、2000Åの第2の多結晶シリコン(Poly2)層を蒸着してリンでドープする。次いで、2500Åのタングステンケイ化膜層が蒸着されてPoly2マスクが規定される。このPoly2マスクは、複数の機能を有しており、即ち、周辺部のトランジスタのゲートを規定し、EPROMセルのワードラインを規定し、アレイの各セグメント毎に第1及び第2のアクセス選択ラインを規定し、及び、本発明によれば、アレイの各セグメント毎にセグメント選択ラインを規定する。
【0025】
次に、タングステンケイ化膜層及びPoly2層をプラズマエッチングする。アクセストランジスタが、EPROMセルアレイより大きな電流を駆動するように、そのEPROMセルより一層大きな幅を有するEPROMセルであることに留意されたい。
【0026】
ここで図5を参照する。前記プラズマエッチングの後、フォトレジストは除去されない。第2のフォトレジストが展開されて、セルフアラインエッチング(以下SAEと称す)マスクステップが行われる。このSAEマスクは、フラッシュEPROMセルアレイ中のワードライン間の残留ONO/Poly1層のPoly2へのセルフアラインエッチングを可能にするために、先行するPoly2マスクのフォトレジストの完全性を維持するものである。また、このSAEマスクは、ONO/Poly1層のエッチング中にセグメント選択ライン領域を保護するためにも形成される。
【0027】
前記ONO/Poly1層のエッチングの後、図6に示すように、前記SAEマスクが除去されて新しいマスクが規定される。これは、アレイ中のN+ソースラインの各々に関するセグメント選択トランジスタのN+ソース及びドレーン領域の規定を可能にするためである。
【0028】
図7は、最終的な構造のレイアウトを示すものである。また、図8は、アレイ中の2つのセグメントに関する等価的な概略図を示すものである。
【0029】
ここで図9を参照する。同図は、本発明によるEPROMアレイの1つのセグメントを部分的に示すものである。セルAをプログラムする場合、ワードライン2をVppとし、そのセグメントに関するセグメント選択ラインをプログラム電圧Vppとし、ビットラインN-1に電源電圧Vcc(5〜7V)を印加し、ビットラインNをVssに保ち、ビットラインN+1をフロート状態とする。これらにより、プログラム電圧Vppが選択ライン1に印加されると共に、選択ライン2がVssに維持される。これにより、上述の無接触状態の中間のドレーンビットライン上にVssが駆動される。このようにして、セルAのドレーン側からフローティングゲートへのホットエレクトロン注入が生じる。
【0030】
同様に、セルBをプログラムする場合には、ワードライン2及びセグメント選択ラインをVppとし、ビットラインN-1をVssに保ち、ビットラインNにVccを印加し、ビットラインN+1をフロート状態とする。これらにより、プログラム電圧Vppが選択ライン2に印加されると共に、選択ライン1がVssに維持される。
【0031】
また、セルAから読み出す場合には、選択されたセグメントのセグメント選択ラインをVccに保ち、その選択されたセグメントの全ビットラインを読み出し電圧Vrd(1.5〜2V)に事前充電する。選択ライン1はVccに保たれ、選択ライン2はVssに保たれる。次いで、ビットラインNがVssまでプルダウンされて、中間のソースがVssになる。他の全てのセグメント選択ラインはVssに保たれる。
【0032】
同様に、セルBから読み出す場合には、セグメント選択ラインをVccに保ち、そのセグメント中の全ビットラインを読み出し電圧Vrdに事前充電する。選択ライン1はVccに保たれ、選択ライン2はVssに保たれる。次いで、ビットラインBLN-1がVssまでプルダウンされて、中間のソースがVssになる。
【0033】
上述のように読み出し中には、アレイ中の1セグメントのみが事前充電される。これにより、1セグメントのみとアルミニウム製のビットラインとを加えたものの静電容量に対してビットラインの静電容量が低下され、更に、読み出しアクセス速度が増大する。例えば、1ビットラインが1024のセルを全て有し、各セグメントが64セルを有する場合には、セグメント選択ラインを用いてセグメントの読み出し絶縁を行うことにより、ビットラインの静電容量が1/16に減少する。
【0034】
上述の本発明による実施例の様々な代替策を本発明の実施に用いることが可能であることが理解されるべきである。本出願人の意図するところは、特許請求の範囲により本発明の範囲が規定され、その請求範囲内に属する方法及び構造さらにはそれらの等価物は前記請求範囲内に含まれる、ということである。
【0035】
【発明の効果】
本発明は上述のように構成したので、セグメント選択ラインを組み込んだ交互配置型金属仮想接地(AMG)EPROMアレイを提供することができ、これにより、ビットラインの静電容量を低下させ、読み出しアクセス速度を増大させることが可能となる。
【図面の簡単な説明】
【図1】本発明による高速アクセスEPROMアレイの製造に関するプロセスフローを順次示す説明図である(1/6)。
【図2】本発明による高速アクセスEPROMアレイの製造に関するプロセスフローを順次示す説明図である(2/6)。
【図3】本発明による高速アクセスEPROMアレイの製造に関するプロセスフローを順次示す説明図である(3/6)。
【図4】本発明による高速アクセスEPROMアレイの製造に関するプロセスフローを順次示す説明図である(4/6)。
【図5】本発明による高速アクセスEPROMアレイの製造に関するプロセスフローを順次示す説明図である(5/6)。
【図6】本発明による高速アクセスEPROMアレイの製造に関するプロセスフローを順次示す説明図である(6/6)。
【図7】本発明による高速アクセスEPROMアレイの一部のレイアウトを示す説明図である。
【図8】本発明による高速アクセスEPROMアレイの2つのセグメントを示す概略図である。
【図9】図7のレイアウトに関する等価回路を示す概略図である。
【符号の説明】
100 ゲート酸化膜
102 P型シリコン基板
104 多結晶シリコン層(Poly1)
106 複合誘電層(酸化膜/窒化膜/酸化膜(ONO))
108 フォトレジストマスク
110 並列ストリップ(ONO/Poly1)
Claims (1)
- P型導電性のシリコン基板に高速アクセスEPROMアレイを製造するための方法であって、この方法が、
シリコン基板上に第1の絶縁材料層を形成し、
前記第1の絶縁材料層上に第1の導電材料層を形成し、
前記第1の導電材料層上に第2の絶縁材料層を形成し、
前記第2の絶縁材料及びその下方の第1の導電材料からなる層の選択部分をエッチングして、前記第2の絶縁材料及びその下方の第1の導電材料からなる複数の離間した並列ストリップを形成し、
前記第2の絶縁材料及びその下方の第1の導電材料からなる前記並列ストリップ間の前記シリコン基板領域中にN型ドーパントを注入して、離間した既埋設N+ビットラインを形成し、既埋設N+ビットラインの交互配置により既埋設N+ソースラインと交互配置されたドレーンラインを形成し、前記EPROMアレイが複数のセグメントに細分化されるように、前記ドレーンラインの各々が、前記ドレーンラインを共有する複数のEPROMセルに関して電気的接点を1つずつ有し、前記ソースラインは無接触状態であり、
第2の導電材料からなる複数の離間した並列ワードラインを形成し、そのワードラインは、前記第2の絶縁材料及びその下方の第1の導電材料からなる前記ストリップに直交して形成され、前記第2の導電材料が前記第2の絶縁材料により前記第1の導電材料から分離されて、前記第1及び第2の導電材料の交差により前記アレイの交差点EPROMセルの位置が規定され、
前記アレイの各セグメントに第2の導電材料からなる離間した第1及び第2の並列選択ラインを形成し、その選択ラインが、前記第2の絶縁材料及びその下方の第1の導電材料からなる前記ストリップに直交して形成され、前記第2の導電材料が前記第2の絶縁材料により前記第1の導電材料から分離されて、前記第1及び第2の選択ラインと前記第1の導電材料との交差により第1及び第2の選択トランジスタの位置が規定され、これにより各々の既埋設N+ソースラインを、その隣接するドレーンラインの内の1つに、前記第1の選択ラインにより与えられるゲートを有する前記第1の選択トランジスタを介して電気的に接続可能とし、及び他の隣接するドレーンラインに、前記第2の選択ラインにより与えられるゲートを有する第2の選択トランジスタを介して電気的に接続可能とし、
前記アレイの各セグメント中に第1及び第2のセグメント選択ラインを形成し、そのセグメント選択ラインが、各ドレーンラインに関するセグメント選択トランジスタのゲートを規定する、というステップより成ることを特徴とする、高速アクセスEPROMアレイの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US892502 | 1992-06-02 | ||
US07/892,502 US5246874A (en) | 1992-06-02 | 1992-06-02 | Method of making fast access AMG EPROM |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0653448A JPH0653448A (ja) | 1994-02-25 |
JP3694329B2 true JP3694329B2 (ja) | 2005-09-14 |
Family
ID=25400029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13030793A Expired - Fee Related JP3694329B2 (ja) | 1992-06-02 | 1993-06-01 | 高速アクセスamg・epromの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5246874A (ja) |
EP (1) | EP0573168B1 (ja) |
JP (1) | JP3694329B2 (ja) |
KR (1) | KR100297016B1 (ja) |
DE (1) | DE69329088T2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2918751B2 (ja) * | 1992-10-12 | 1999-07-12 | 株式会社東芝 | 半導体記憶装置の製造方法 |
US5313419A (en) * | 1993-02-01 | 1994-05-17 | National Semiconductor Corporation | Self-aligned trench isolation scheme for select transistors in an alternate metal virtual ground (AMG) EPROM array |
US5496754A (en) * | 1994-03-15 | 1996-03-05 | National Semiconductor Corporation | Method for preventing bit line-to-bit line leakage in the access transistor region of an AMG EPROM |
US5436478A (en) * | 1994-03-16 | 1995-07-25 | National Semiconductor Corporation | Fast access AMG EPROM with segment select transistors which have an increased width |
US5384272A (en) * | 1994-06-28 | 1995-01-24 | Advanced Micro Devices, Inc. | Method for manufacturing a non-volatile, virtual ground memory element |
TW428319B (en) * | 1996-05-31 | 2001-04-01 | United Microelectronics Corp | High-density contactless flash memory on silicon above an insulator and its manufacturing method |
US6180994B1 (en) | 1999-01-19 | 2001-01-30 | National Semiconductor Corporation | Array of sidewall-contacted antifuses having diffused bit lines |
DE10110150A1 (de) | 2001-03-02 | 2002-09-19 | Infineon Technologies Ag | Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray |
KR100387607B1 (ko) * | 2001-06-27 | 2003-06-18 | 주식회사 우경시스템 | 철근을 이용한 프레임의 자동 제조장치 |
GB0407836D0 (en) | 2004-04-06 | 2004-05-12 | Univ Cambridge Tech | Fluorescent dyes and complexes |
KR100571400B1 (ko) * | 2004-12-23 | 2006-04-14 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
KR101285596B1 (ko) * | 2011-11-03 | 2013-07-12 | 구서 | 성형물의 자동이송장치 |
GB2530558B (en) * | 2014-09-26 | 2017-04-26 | Treemagineers Ltd | Carabiner |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4822750A (en) * | 1983-08-29 | 1989-04-18 | Seeq Technology, Inc. | MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide |
FR2618011B1 (fr) * | 1987-07-10 | 1992-09-18 | Commissariat Energie Atomique | Procede de fabrication d'une cellule de memoire |
US5081054A (en) * | 1989-04-03 | 1992-01-14 | Atmel Corporation | Fabrication process for programmable and erasable MOS memory device |
US5120670A (en) * | 1991-04-18 | 1992-06-09 | National Semiconductor Corporation | Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories |
-
1992
- 1992-06-02 US US07/892,502 patent/US5246874A/en not_active Expired - Lifetime
-
1993
- 1993-05-18 DE DE69329088T patent/DE69329088T2/de not_active Expired - Lifetime
- 1993-05-18 EP EP93303822A patent/EP0573168B1/en not_active Expired - Lifetime
- 1993-06-01 KR KR1019930009784A patent/KR100297016B1/ko not_active IP Right Cessation
- 1993-06-01 JP JP13030793A patent/JP3694329B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5246874A (en) | 1993-09-21 |
KR100297016B1 (ko) | 2001-10-24 |
DE69329088D1 (de) | 2000-08-31 |
DE69329088T2 (de) | 2001-03-22 |
KR940006272A (ko) | 1994-03-23 |
EP0573168B1 (en) | 2000-07-26 |
EP0573168A1 (en) | 1993-12-08 |
JPH0653448A (ja) | 1994-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5397726A (en) | Segment-erasable flash EPROM | |
US5411905A (en) | Method of making trench EEPROM structure on SOI with dual channels | |
US5464999A (en) | Method for programming an alternate metal/source virtual ground flash EPROM cell array | |
US5422504A (en) | EEPROM memory device having a sidewall spacer floating gate electrode and process | |
JP2670219B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
US6101128A (en) | Nonvolatile semiconductor memory and driving method and fabrication method of the same | |
US5460990A (en) | Method for fabricating a segmented AMG EPROM where only every fourth bit line contacts a select transistor in a row of segment select transistors | |
US20030053345A1 (en) | Nonvolatile semiconductor storage device and production method therefor | |
US5859459A (en) | Semiconductor memory device and method of manufacturing the same | |
US5615152A (en) | Method of erasing a high density contactless flash EPROM array | |
JP3694329B2 (ja) | 高速アクセスamg・epromの製造方法 | |
US5414286A (en) | Nonvolatile memory, method of fabricating the same, and method of reading information from the same | |
US6555870B1 (en) | Nonvolatile semiconductor memory device and method for producing same | |
US5409854A (en) | Method for forming a virtual-ground flash EPROM array with floating gates that are self aligned to the field oxide regions of the array | |
KR100294022B1 (ko) | 불휘발성 반도체 메모리소자 및 그 제조방법 | |
KR100297015B1 (ko) | 세그먼트소거가능한섬광"전기적으로프로그램가능한판독전용메모리" | |
JP2003078042A (ja) | 不揮発性半導体記憶装置、その製造方法及びその動作方法 | |
US5576232A (en) | Fabrication process for flash memory in which channel lengths are controlled | |
US5604141A (en) | Method for forming virtual-ground flash EPROM array with reduced cell pitch in the X direction | |
JP3198682B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP3912458B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
WO1996017384A1 (en) | High density contactless flash eprom array using channel erase |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040524 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040531 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |