KR940006272A - 고속액세스 ˝우회금속 가상접지(amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)˝를 제조하는 방법. - Google Patents

고속액세스 ˝우회금속 가상접지(amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)˝를 제조하는 방법. Download PDF

Info

Publication number
KR940006272A
KR940006272A KR1019930009784A KR930009784A KR940006272A KR 940006272 A KR940006272 A KR 940006272A KR 1019930009784 A KR1019930009784 A KR 1019930009784A KR 930009784 A KR930009784 A KR 930009784A KR 940006272 A KR940006272 A KR 940006272A
Authority
KR
South Korea
Prior art keywords
conductive material
line
forming
poly
lines
Prior art date
Application number
KR1019930009784A
Other languages
English (en)
Other versions
KR100297016B1 (ko
Inventor
버지몬트 알버트
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR940006272A publication Critical patent/KR940006272A/ko
Application granted granted Critical
Publication of KR100297016B1 publication Critical patent/KR100297016B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

P-형 도전성 실리콘 기판내에 형성된 고속 액세스 “전기적으로 프로그램가능한 판독전용 메모리(EPROM)”어레이는 실리콘 기판상에 형성된 게이트 산화물층을 포함한다. 상기 게이트 산화물상에는 제1폴리 실리콘층이 형성되어 있다. 상기 제1폴리실리콘층상에는 산화물/질화물/산화물 복합층이 형성되어 있다. ONO 및 그의 하부에 놓인 폴리 1은 복수개의 정렬 스트립을 한정한다. ONO/폴리 1 스트립사이의 실리콘 기판내로 도입되는 N-형 도우펀트는 매몰된 N+비트라인을 한정한다. 우회 매몰 N+비트라인은 매몰 N+소우스라인과 우회하는 드레인 라인을 한정한다. 드레인 라인 각각은 그러한 드레인 라인을 공유하는 복수개의 EPROM 셀에 대하여 한번만 접촉함으로써, EPROM 어레이는 복수개의 세그먼트르 세분된다. 소오스 라인은 접촉되어 있지않다. 복수개의 폴리 2 워드라인은 ONO/폴리 1스트립과 수직으로 형성됨으로써, 폴리 2 워드라인 및 폴리 1 부동게이트의 교점은 어레이를 구성하는 교차점 EPROM셀의 위치를 한정한다. 어레이의 각각의 세그먼트는 제1 및 제2폴리 2 선택라인을 포함하고, 폴리 1과 이들 선택라인의 교점은 제1 및 제2선택 트랜지스터를 한정함으로써, 각각의 매몰된 N+소오스 라인은 제1선택 트랜지스터를 거쳐 인접한 드레인 라인중 하나 및 제2선택 트랜지스터를 거쳐 다른 인접 드레인 라인에 전기적으로 접촉될 수 있다. 마지막으로, 각각의 세그먼트는 또한 드레인 라인과 관련된 세그먼트 선택트랜지스터의 게이트를 한정하는 세그먼트 선택라인을 포함한다.

Description

고속액세스 “우회금속 가상접지(AMG) 전기적으로 프로그램가능한 판독전용 메모리(EPROM)˝를 제조하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제2도는 본 발명에 따른 고속액세스 EPROM 어레이를 제조하기 위한 공정도를 순차적으로 예시한 도면.
제7도는 본 발명에 따른 고속액세스 EPROM 어레이의 일부분을 예시한 배치도.

Claims (1)

  1. (a) P-형 도전성 실리콘 기판상에 제1절연재료층을 형성하는 단계, (b) 상기 제1절연 재료상에 제1도전 재료층을 형성하는 단계, (c) 상기 제1도전 재료상에 제2절연 재료층을 형성하는 단계, (d) 제2절연 재료 및 그의 하부에 놓인 제1도전 재료층의 선택된 부분을 에칭하여 제2절연 재료 및 그의 하부에 놓인 제1도전 재료의 복수개의 이격된 병렬 스트립을 형성하는 단계, (e) 제2절연 재료 및 그의 하부에 놓인 제1도전 재료의 병렬 스트립 사이의 실리콘 기판영역으로 N-형 도우펀트를 도입하여 이격된 매몰 N+비트라인을 형성하고, 우회매몰 N+비트라인은 매몰 N+소오스라인과 우회하는 드레인라인을 형성하는데, 상기 드레인 라인 각각은 상기 드레인 라인을 공유하는 복수개의 “전기적으로 프로그램가능한 판독전용 메모리 “(EPROM)”셀에 대하여 단지 하나의 전기 접점을 지님으로써 상기 EPROM 어레이는 복수개의 세그먼트로 세분되며, 소오스 라인은 접촉되지 않게하는 단계, (f) 제2도전재료의 복수개의 이격된 병렬워드라인을 형성하고, 상기 워드라인은 제2절연재료 및 그의 하부에 놓인 제1도전재료의 스트립과 수직으로 형성하여, 제2도전재료로 제2절연재료를 제1도전재료와 분리시킴으로써 상기 제1 및 제2도전재료의 교점이 어레이를 구성하는 교차점 EPROM셀의 위치를 한정하게 하는 단계, (g) 어레이 각각의 세그먼트에 제1 및 제2의 이격된 제2의 도전재료의 병렬 선택라인을 형성하고, 상기 선택라인은 제2절연재료 및 그의 하부에 놓인 제1도전재료의 스트립과 수직으로 형성하여, 제2절연재료로 제2도전재료를 제1도전재료와 분리시킴으로써, 제1도전재료와 제1 및 제2선택라인의 교점이 제1 및 제2선택트랜지스터의 위치를 한정하여 각각의 매몰 N+소오스 라인이 제1선택라인에 의해 제공된 게이트를 갖는 제1선택트랜지스터를 거쳐 인접한 드레인 라인중 하나 및 제2선택라인에 의해 제공된 게이트를 갖는 제2선택트랜지스터를 거쳐 다른 인접2드레인 라인에 전기적으로 접속될 수 있게하는 단계, (h) 어레이 각각의 세그먼트에, 각각의 드레인 라인과 관련된 세그먼트트랜지스터의 게이트를 한정하는 제1 및 2세그먼트 선택라인을 형성하는 단계를 포함하여, P-형 도전성 실리콘 기판내에 고속 액세스 EPROM 어레이를 제조하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930009784A 1992-06-02 1993-06-01 고속액세스 교호배치형 금속 가상접지 (amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)를제조하는방법 KR100297016B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92-892,502 1992-06-02
US07/892,502 US5246874A (en) 1992-06-02 1992-06-02 Method of making fast access AMG EPROM

Publications (2)

Publication Number Publication Date
KR940006272A true KR940006272A (ko) 1994-03-23
KR100297016B1 KR100297016B1 (ko) 2001-10-24

Family

ID=25400029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009784A KR100297016B1 (ko) 1992-06-02 1993-06-01 고속액세스 교호배치형 금속 가상접지 (amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)를제조하는방법

Country Status (5)

Country Link
US (1) US5246874A (ko)
EP (1) EP0573168B1 (ko)
JP (1) JP3694329B2 (ko)
KR (1) KR100297016B1 (ko)
DE (1) DE69329088T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387607B1 (ko) * 2001-06-27 2003-06-18 주식회사 우경시스템 철근을 이용한 프레임의 자동 제조장치
KR101285596B1 (ko) * 2011-11-03 2013-07-12 구서 성형물의 자동이송장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2918751B2 (ja) * 1992-10-12 1999-07-12 株式会社東芝 半導体記憶装置の製造方法
US5313419A (en) * 1993-02-01 1994-05-17 National Semiconductor Corporation Self-aligned trench isolation scheme for select transistors in an alternate metal virtual ground (AMG) EPROM array
US5496754A (en) * 1994-03-15 1996-03-05 National Semiconductor Corporation Method for preventing bit line-to-bit line leakage in the access transistor region of an AMG EPROM
US5436478A (en) * 1994-03-16 1995-07-25 National Semiconductor Corporation Fast access AMG EPROM with segment select transistors which have an increased width
US5384272A (en) * 1994-06-28 1995-01-24 Advanced Micro Devices, Inc. Method for manufacturing a non-volatile, virtual ground memory element
TW428319B (en) * 1996-05-31 2001-04-01 United Microelectronics Corp High-density contactless flash memory on silicon above an insulator and its manufacturing method
US6180994B1 (en) 1999-01-19 2001-01-30 National Semiconductor Corporation Array of sidewall-contacted antifuses having diffused bit lines
DE10110150A1 (de) 2001-03-02 2002-09-19 Infineon Technologies Ag Verfahren zum Herstellen von metallischen Bitleitungen für Speicherzellenarrays, Verfahren zum Herstellen von Speicherzellenarrays und Speicherzellenarray
GB0407836D0 (en) 2004-04-06 2004-05-12 Univ Cambridge Tech Fluorescent dyes and complexes
KR100571400B1 (ko) * 2004-12-23 2006-04-14 동부아남반도체 주식회사 반도체 소자의 제조 방법
GB2530558B (en) * 2014-09-26 2017-04-26 Treemagineers Ltd Carabiner

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822750A (en) * 1983-08-29 1989-04-18 Seeq Technology, Inc. MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
US5081054A (en) * 1989-04-03 1992-01-14 Atmel Corporation Fabrication process for programmable and erasable MOS memory device
US5120670A (en) * 1991-04-18 1992-06-09 National Semiconductor Corporation Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387607B1 (ko) * 2001-06-27 2003-06-18 주식회사 우경시스템 철근을 이용한 프레임의 자동 제조장치
KR101285596B1 (ko) * 2011-11-03 2013-07-12 구서 성형물의 자동이송장치

Also Published As

Publication number Publication date
US5246874A (en) 1993-09-21
KR100297016B1 (ko) 2001-10-24
DE69329088D1 (de) 2000-08-31
JP3694329B2 (ja) 2005-09-14
DE69329088T2 (de) 2001-03-22
EP0573168B1 (en) 2000-07-26
EP0573168A1 (en) 1993-12-08
JPH0653448A (ja) 1994-02-25

Similar Documents

Publication Publication Date Title
US6211548B1 (en) Metal-gate non-volatile memory cell
US4180826A (en) MOS double polysilicon read-only memory and cell
US8803228B2 (en) Memory arrays with rows of memory cells coupled to opposite sides of a control gate
KR940704063A (ko) 이이피롬(eeprom) 셀, 집적회로 이이피롬(eeprom)이중 게이트 전계효과 트랜지스터 형성방법 및 이이피롬(eeprom) 메모리 어레이 형성방법(flash eeprom)
US7294549B2 (en) Vertical floating gate transistor
US7696557B2 (en) Contactless uniform-tunneling separate p-well (CUSP) non-volatile memory array architecture, fabrication and operation
KR940001425A (ko) 신규한 플로그래밍 수단을 갖는 고밀도 "전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(eeprom)"셀 어레이 및 이를 제조하는 방법
KR960700528A (ko) 초고밀도의 교번 금속 가상 접지 rom(ultra-high-density alternate metal virtual ground rom)
KR930011232A (ko) 불휘발성 반도체메모리장치 및 그 제조방법
KR960706191A (ko) Eprom 또는 플래쉬 메모리 어레이에서 옥사이드 박막화를 조절하는 방법(meghod of controlling oxide thinning in an eprom or flash memory array)
KR960026877A (ko) 5개의 스퀘어를 갖는 폴드된 비트라인 디램(dram) 셀
KR940006272A (ko) 고속액세스 ˝우회금속 가상접지(amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)˝를 제조하는 방법.
KR940001426A (ko) 폴리 터널 스페이서를 갖는 완전 특징 고밀도 "전기적으로 소거 가능하고 프로그램 가능한 판독 전용 메모리(eeprom)" 셀을 제조하는 방법
KR970024197A (ko) 반도체 메모리 장치 및 제조방법
KR940006271A (ko) 세그먼트 소거가능한 섬광(閃光) ˝전기적으로 프로그램 가능한 판독 전용 메모리(eprom)˝
KR850000799A (ko) 호출 전용 메모리
US6037226A (en) Method of making contactless nonvolatile semiconductor memory with asymmetrical floating gate
KR19980028193A (ko) 노아형 마스크 롬
KR970054236A (ko) 플래쉬 메모리 소자 및 그 제조방법
US11963359B2 (en) Integrated assemblies, and methods of forming integrated assemblies
KR970063755A (ko) 플래쉬 메모리 셀과 그 제조방법 및 동작방법
KR960019752A (ko) 플래쉬 이이피롬(eeprom) 및 그 제조방법
TW224543B (en) Flash memory
KR960026900A (ko) 가상 접지 eprom 셀 구조를 갖는 비휘발성 반도체 기억 장치 및 그 제조 방법
KR970054265A (ko) 비휘발성 메모리장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130429

Year of fee payment: 13

EXPY Expiration of term