KR960019752A - 플래쉬 이이피롬(eeprom) 및 그 제조방법 - Google Patents

플래쉬 이이피롬(eeprom) 및 그 제조방법 Download PDF

Info

Publication number
KR960019752A
KR960019752A KR1019940029720A KR19940029720A KR960019752A KR 960019752 A KR960019752 A KR 960019752A KR 1019940029720 A KR1019940029720 A KR 1019940029720A KR 19940029720 A KR19940029720 A KR 19940029720A KR 960019752 A KR960019752 A KR 960019752A
Authority
KR
South Korea
Prior art keywords
film
insulating film
polycrystalline silicon
forming
silicon film
Prior art date
Application number
KR1019940029720A
Other languages
English (en)
Inventor
한성오
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940029720A priority Critical patent/KR960019752A/ko
Publication of KR960019752A publication Critical patent/KR960019752A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 전기적인 기록(write) 및 소거(erase) 기능을 함께 가지는 비휘발성 메모리소자인 플래쉬(Flash) 이이피롬(EEPROM) 및 그 제조방법에 관한 것으로, 특히 소자분리를 위한 필드산화막을 셀 트랜지스터로 대치하여 소자분리가 거의 정방향으로 이루어지며 제3및 제4다결정실리콘막으로 이루어진 가상접지 NOR 셀에 의해 NOR형 셀의 소자분리가 이루어지는 독특한 효과를 얻을 수 있다. 따라서, 종래의 레이아웃에 비해 집적도를 1.5배 이상 향상시킬 수 있다.

Description

플래쉬 이이피롬(EEPROM) 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 플래쉬 이이피롬 회로도.

Claims (2)

  1. 비휘발성 메모리소자인 플래쉬(Flash) 이이피롬(EEPROM)에 있어서, 소자분리시 필요한 영역에 트랜지스터를 형성하여 가상접지 형태의 셀로 활용하는 것을 특징으로 하는 플래쉬 이이피롬.
  2. 소자분리시 필요한 영역에 트랜지스터를 형성하여 가상접지 형태의 셀로 활용하는 것을 특징으로 하는 비휘발성 메모리소자인 플래쉬(Flash) 이이피롬(EEPROM) 제조방법에 있어서, 반도체기판(21)에 턴널 산화막(25), 플로팅 게이트용 제1다결정실리콘막(22), 절연막(23), 제2다결정실리콘막(24), 층간절연막(27)을 차례로 형성하는 단계; 상기 층간절연막(27), 제2다결정실리콘막(24), 층간절연막(23), 제1다결정실리콘막(22)을 차례로 자기정합식각한 다음 활성영역(28)을 형성한 후, 절연막스페이서(26)를 형성하는 단계; 전체구조 상부에 제3다결정실리콘막(29), 절연막(30), 제4다결정실리콘막(31)을 형성하는 단계; 상기 제4다결정실리콘 막(31), 절연막(30), 제3다결정실리콘막(29)을 차례로 자기정합식각한 후 접합영역(32)을 형성하는 단계; 전체구조 상부에 층간절연막(33), BPSG막(34)을 형성한 다음, 콘택을 형성하고 금속막(35)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 플래쉬 이이피롬 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940029720A 1994-11-12 1994-11-12 플래쉬 이이피롬(eeprom) 및 그 제조방법 KR960019752A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940029720A KR960019752A (ko) 1994-11-12 1994-11-12 플래쉬 이이피롬(eeprom) 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029720A KR960019752A (ko) 1994-11-12 1994-11-12 플래쉬 이이피롬(eeprom) 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR960019752A true KR960019752A (ko) 1996-06-17

Family

ID=66687513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029720A KR960019752A (ko) 1994-11-12 1994-11-12 플래쉬 이이피롬(eeprom) 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR960019752A (ko)

Similar Documents

Publication Publication Date Title
JP2817500B2 (ja) 不揮発性半導体記憶装置
KR950034731A (ko) 비휘발성 반도체 메모리장치의 제조방법
JP3498116B2 (ja) 不揮発性半導体記憶装置
US20060211201A1 (en) High coupling memory cell
JP2830447B2 (ja) 半導体不揮発性記憶装置
KR940006272A (ko) 고속액세스 ˝우회금속 가상접지(amg) 전기적으로 프로그램가능한 판독전용 메모리(eprom)˝를 제조하는 방법.
KR100725375B1 (ko) 비휘발성 메모리 집적 회로 장치 및 그 제조 방법
JP3297173B2 (ja) 半導体記憶装置およびその製造方法
TW200512932A (en) Nonvolatile semiconductor memory device and manufacturing method thereof
KR960015965A (ko) 부유게이트 전극을 가지는 반도체 불휘발성 메모리셀
KR960019752A (ko) 플래쉬 이이피롬(eeprom) 및 그 제조방법
JP2004281970A (ja) 電気的に消去可能なプログラマブルロジックデバイス
KR970063755A (ko) 플래쉬 메모리 셀과 그 제조방법 및 동작방법
JP2000138300A (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2628673B2 (ja) 半導体記憶装置
US20060003516A1 (en) Flash memory devices on silicon carbide
JPH0685279A (ja) 不揮発性半導体記憶装置
KR960019755A (ko) 불휘발성 반도체 메모리장치
KR960026900A (ko) 가상 접지 eprom 셀 구조를 갖는 비휘발성 반도체 기억 장치 및 그 제조 방법
KR960026771A (ko) 비휘발성 메모리 소자 제조방법
JPH03205878A (ja) 半導体不揮発性メモリ
JPS5951077B2 (ja) 不揮発性半導体メモリ−
KR970054265A (ko) 비휘발성 메모리장치 및 그 제조방법
JPS6145397B2 (ko)
KR920007079A (ko) 스토리지 셀 어레이와 주변회로를 갖는 불휘발성 반도체 메모리장치의 제조방법 및 그 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application