CN101124672A - 非易失性半导体存储装置 - Google Patents

非易失性半导体存储装置 Download PDF

Info

Publication number
CN101124672A
CN101124672A CNA2005800484776A CN200580048477A CN101124672A CN 101124672 A CN101124672 A CN 101124672A CN A2005800484776 A CNA2005800484776 A CN A2005800484776A CN 200580048477 A CN200580048477 A CN 200580048477A CN 101124672 A CN101124672 A CN 101124672A
Authority
CN
China
Prior art keywords
diffusion layer
transistor
nonvolatile semiconductor
memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800484776A
Other languages
English (en)
Other versions
CN101124672B (zh
Inventor
马渡博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101124672A publication Critical patent/CN101124672A/zh
Application granted granted Critical
Publication of CN101124672B publication Critical patent/CN101124672B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种非易失性半导体存储装置，能使存储单元面积小并且精度好地高速动作。使扩散层(2a)、(2b)形成为蜂窝状，并且使它们错开四分之一间隔进行配置，在ODD_WL0、WL1横穿扩散层(2a)的位置与EVEN_WL0、WL1横穿扩散层(2b)的位置，形成存储晶体管(MemoryTr)和选择晶体管(SelectTr)。此时，与各扩散层(2a)、(2b)连接的ODD_BL0、BL1之间形成存储单元(E1)、(E2)，在EVEN_BL0、BL1之间形成存储单元(E3)、(E4)，由此配置存储晶体管和选择晶体管。由此，即使设计选择晶体管，也能使多个存储单元在较小的设计面积上进行阵列配置。

Description

非易失性半导体存储装置
技术领域
本发明涉及非易失性半导体存储装置，特别涉及能够写入/擦除数据的闪存等非易失性半导体存储装置。
背景技术
闪存是一种能将所写入的数据在瞬间全部擦除的非易失性半导体存储装置，目前，除了计算机以外，还被广泛用作移动终端等各种机器的数据存储装置。闪存具有将多个存储单元由位线和字线连接的阵列结构，作为其连接方式一般公知有NOR型或NAND型等。数据被写入由位线和字线选择的存储单元，被写入的数据可以从由位线和字线选择的存储单元读出或擦除。
例如，单个存储单元可以是如下构造：在内部形成了作为源极区域和漏极区域的扩散层的半导体基板上，通过栅极绝缘膜形成浮栅，在该浮栅上具有通过绝缘膜形成控制栅的叠层栅型存储晶体管。在该存储单元中，由储存在浮栅中的电荷来存储数据，所述浮栅被配置在靠近半导体基板一侧。即，当在控制栅上施加电压时，在浮栅中未储存电荷的状态下，存储单元的阈值较低，在浮栅中注入并储存了电荷的状态下，存储单元的阈值变高，因此利用这两种状态的阈值差来存储数据。
作为向浮栅注入电荷的方法，例如公知有沟道热电子(channel hotelectron)注入等方法，即：在源极区域和漏极区域之间的沟道区域，将在横向电场中加速了的热电子由栅极电场注入到浮栅中。另外，作为被注入浮栅的电荷的释放方法，例如公知有FN隧道释放等方法，即：通过在半导体基板上施加正电压或者施加负电压使FN(Fowler-Nordheim)隧道电流流动，从而拔除浮栅内的电荷。
但是，该闪存如前所述目前被利用在各种各样的机器上，增加其数据存储容量自不必说，使存储器装置自身小型化也是重要课题。对于该课题，例如有人提出了以提高存储单元的集成度为主要目的在其阵列配置上下功夫的提案(参照专利文献1)。在该提案中，进行了如下尝试：针对采用两个存储晶体管共用的漏极区域通过接触部连接到位线上的方式的那种阵列配置，通过将其变更为四个存储晶体管共用一个源极区域或者漏极区域的阵列配置，来减少接触部的面积以提高存储单元的集成度。
专利文献1：日本专利文献特开平10-93057号公报。
发明内容
但是，在现有的一般闪存中，例如闪存为NOR型时，其构造上存在如下问题：由于能随机访问因而读出非常快速，但从另一面来说会引起过度擦除等。因此，在降低存储晶体管的阈值时一定要给与充分的注意。不过，当想要避开过度擦除而充分降低阈值时，由于数据写入状态和数据擦除状态的阈值差变小，会导致数据写入和擦除不良或者难以快速读出等问题。另外，在NAND型时，其构造上，能使存储晶体管的阈值到达浮栅下降状态时的值，但是，由于源极区域或漏极区域等共用多个存储晶体管，所以难以快速地读出数据。
在最近，报道了使用除存储晶体管之外的选择晶体管的闪存。图5是使用选择晶体管的现有闪存的设计的一个示例。
在该图5中，示出了具有浮栅(FG)101和控制栅(CG)102的叠层构造、以及与其邻接的选择栅电极(SG)103的存储单元100，存储单元100之间由STI(Shallow Trench Isolation，浅通道隔离)104分离。
在各存储单元100上，分别通过在半导体基板上的绝缘膜形成浮栅101。控制栅102横跨在多个存储单元100的浮栅101上，在各浮栅101之间通过绝缘膜线性地形成。另外，选择栅电极103在半导体基板上通过绝缘膜与浮栅102平行地形成。在半导体基板上形成源极线(SL)105以及漏极区域106。在与控制栅102等平行延伸的源极线105上连接有源极接触部107。在漏极区域106上连接有位接触部109，所述位接触部109与在相对于控制栅102等正交的方向上延伸的上层位线(BL)108连接。
在没使用选择型晶体管的NOR型闪存中，在擦除被写入的数据时，当被选择的存储晶体管的阈值为负电压时，电流也流入到未选择的存储晶体管，从而导致数据写入和擦除的不良。对此，通过如上所述使用选择晶体管，即使存储晶体管的阈值为负电压时，也能使在写入状态和擦除状态流动的电流差足够大，从而进行高精度的数据的写入和擦除，同时也能进行高速的读出。但是，仅仅单纯地在NOR型闪存上形成选择晶体管时，由于该原因会存在存储面积变大的问题。
本发明是鉴于以上问题而完成的，其目的在于提供具有选择晶体管的小存储面积的非易失性半导体存储装置。
为了解决上述课题，本发明提供了可通过图1例示的结构来实现的非易失性半导体存储装置。本发明非易失性半导体存储装置其特征在于，具有形成在半导体基板内且各自的平面形状是蜂窝状的多个扩散层，并在所述扩散层中具有包含源极区域和漏极区域的存储晶体管和选择晶体管。
在图1中作为非易失性半导体存储装置示出了闪存1，但是在该闪存1中，多个扩散层2a、2b形成蜂窝状。并且，在该闪存1中，分别形成了在扩散层2a具有源极区域和漏极区域的存储晶体管(MemoryTr)和选择晶体管(SelectTr)，以及在扩散层2b形成具有源极区域和漏极区域的存储晶体管和选择晶体管。这样，通过在蜂窝状的各扩散层2a、2b形成存储晶体管和选择晶体管，即使在闪存1的存储单元使用选择晶体管，也能是多个存储单元在小的设计面积上阵列配置。
发明效果
在本发明中，将扩散层形成为蜂窝状，并在该扩散层上设计具有源极区域以及漏极区域的存储晶体管和选择晶体管，从而构成非易失性半导体存储装置。由此，能使采用选择晶体管的非易失性半导体存储装置确保精度好地高速动作，并能以小存储面积形成。
以下通过作为本发明例子的优选实施方式以及与附图关联的说明，本发明的上述以及其他的目的、特征、以及优点将更加明确。
附图说明
图1是表示闪存设计的主要部分示意图；
图2是图1的A-A截面示意图；
图3是图1的B-B截面示意图；
图4是闪存的等价电路图；
图5是使用选择晶体管的现有闪存的设计的一例。
符号说明
1闪存
2a、2b扩散层
3、4、5、6接触部
7绝缘膜
10半导体基板
11STI
E1、E2、E3、E4存储单元
EC1、EC2、EC3、EC4选择晶体管
ED1、ED2、ED3、ED4存储晶体管
FG浮栅
具体实施方式
下面，参照附图以闪存为例详细地说明本发明的实施方式。
另外，对于存储单元的配置，除了通常将存储单元在字线位置的交叉位置配置成阵列状外，有的也以缩小面积为主要目的变更位线或字线的间距。例如，可例举出使位线或字线的间距为通常配置的一半来设置存储单元(半间距型)的配置、或使字线和位线的间隔一共为通常配置的一半来设置存储单元(四分之一间隔型)的配置。虽然半间隔型、四分之一间隔型都是通过缩小单元面积获得高密度化，但是在存储面积的缩小效率上四分之一间隔型更有效。在以下叙述的闪存是相当与四分之一间隔型的。
图1是表示闪存设计的主要部分示意图，图2是图1的A-A截面示意图，图3是图1的B-B截面示意图。另外，图4是闪存的等价电路图。
在图1至图3示出的闪存1中，作为晶体管的源极区域或漏极区域的扩散层2a、2b在半导体基板10上由STI 11分离并形成蜂窝状，其中所述晶体管构成了闪存1的存储单元。这些邻接的扩散层2a、2b彼此相互错开四分之一间隔进行配置。在这样的蜂窝状的各扩散层2a、2b上存在向两个方向分开后再次结合的区域(称为“结合区域”)，在存在于一扩散层2a中的结合区域上连接有与位线ODD_BL0、ODD_BL1连接的接触部3、4，在存在于另一扩散层2b中的结合区域上连接有与位线EVEN_BL0、EVEN_BL1连接的接触部5、6。由于扩散层2a、2b为错开了四分之一间隔的配置，所以与一扩散层2a连接的接触部3、4和与另一扩散层2b连接的接触部5、6交叉排列在图1中的左右方向。
在这里，当从一扩散层2a侧观察时，围绕着图1示出的那两个结合区域中与接触部4连接的结合区域形成了四个浮栅。并且，字线ODD_WL0、ODD_WL1按照每个该扩散层2a两根的成对形式进行设计，如图1和图2所示，它们各自跨越四个浮栅FG中的两个浮栅FG。由此，在与ODD_BL1连接的接触部4的周围，构成层叠浮栅FG和ODD_WL0、ODD_WL1而成的叠层栅极型的总计四个存储晶体管(MemoryTr)。另外，在与ODD_BL0连接的另一的接触部3的周围，在ODD_WL0、ODD_WL1横穿扩散层2a的区域中，构成四个选择晶体管(SelectTr)。这样，在多个位置横穿扩散层2aODD_WL0、ODD_WL1，分别在形成在接触部4的周围的浮栅FG上作为存储晶体管的控制栅起作用，另外，在接触部3的周围横穿扩散层2a的位置，作为选择晶体管的选择栅起作用。并且，在接触部3、4之间，由邻接的一组存储晶体管和选择晶体管构成一个存储单元。
在扩散层2b侧也一样，在与EVEN_BL0连接的一个接触部5的周围，构成由浮栅FG和EVEN_WL0、EVEN_WL1层叠而成的四个存储晶体管，在与EVEN_BL1连接的另一个接触部6的周围构成四个选择晶体管。并且，在这些接触部5、6之间由邻接的一组存储晶体管和选择器晶体管构成一个存储单元。
另外，如图2和图3所示，分别在半导体基板10和浮栅FG之间、半导体基板10和字线之间、浮栅FG和字线之间形成适当的绝缘膜7(包含由两种以上构成的情况)。另外，在该图1到图3中示出的只是一部分的构造，勿庸置疑，实际上连续地形这种构造直至达到必要的存储单元数，来形成闪存1(参照图4)。
在具有这种结构的闪存1中，应该注意的第一个问题是使扩散层2a、2b形成为蜂窝状，并且使邻接的扩散层2a、2b彼此错开四分之一间隔而配置。并且，在该闪存中应该注意的第二个问题是存储单元的源极区域以及漏极区域没被特别指定。通常，NOR型闪存各存储单元的源极区域和漏极区域是各自独立的，但是AND型闪存由于共用扩散层，所以具有共用的源极区域和共用的漏极区域。在上述的闪存1中，假定使用了接地方式(虚拟接地方式)。
这样，闪存1使作为源极区域或漏极区域的扩散层2a、2b形成为蜂窝状，并且使用虚拟接地方式。因此，即使为使用选择晶体管的结构，也不会对动作精度和动作速度产生不好的影响，而可能使多个存储单元在设计面积上以高集成度形成阵列配置。
接着，参照图1到图4具体地说明在具有上述构成的闪存1中读出、写入、擦除数据的各个动作。另外，在这里为了方便，如图1所示，将利用了扩散层2a的接触部3、4之间的、两个选择晶体管设为EC1、EC2，将其间的两个存储晶体管设为ED1、ED2，并且，将具有选择晶体管EC1和存储晶体管ED1的存储单元设为E1，将具有选择晶体管EC2和存储晶体管ED2的存储单元设为E2。另外，同样如图1所示，将利用了扩散层2b的接触部5、6之间的、两个选择晶体管设为EC3、EC4，将其间的两个存储晶体管设为ED3、ED4，并且，将具有选择晶体管EC3和存储晶体管ED3的存储单元设为E3，将具有选择晶体管EC4和存储晶体管ED4的存储单元设为E4。下面，以这些各存储单元E1、E2、E3、E4的读出、写入、擦除的各动作为例进行说明。
首先，针对数据的读出进行说明。
在对存储单元E1进行读出的情况下，例如，设定作为其选择晶体管EC1的选择栅以及作为存储晶体管的控制栅发挥作用的ODD_WL0为5V。并且，设定与设置在选择晶体管EC1那侧的扩散层2a的结合区域的接触部3连接的ODD_BL0为1V，设定与设置在存储晶体管ED1那侧的扩散层2a的结合区域的接触部4连接的ODD_BL1为0V，由此来进行读出。此时，由于存储晶体管ED1的开/关根据存储单元E1的浮栅FG内的电荷的有无而变化，因此可根据在ODD_BL0、ODD_BL1之间是否有电流流动来进行数据的读出。
同样，在对存储单元E2进行读出时，例如，使ODD_WL1为5V，使ODD_BL0为1V，使ODD_BL1为0V，由此来进行写入。
另外，如上所述，在对存储单元E1、E2进行读出时，使用虚拟接地的手法，在施加了1V的ODD_BL0的、与ODD_BL1侧相反侧配置的位线BL上，也需要分别施加1V电压。
另外，在对存储单元E3进行读出时，例如，使EVEN_WL0为5V，EVEN_BL0为0V，使EVEN_BL1为1V，由此进行读出。
同样，在对存储单元E4进行读出时，例如，使EVEN_WL1为5V，EVEN_BL0为0V，使EVEN_BL1为1V，由此进行读出。
另外，如上所述，在对E3、E4进行读出时，和对存储单元E1、E2的读出时相同，例如，在施加了1V的EVEN_BL1的、与EVEN_BL0侧相反侧配置的位线BL上，也需要分别施加1V电压。
另外，在如上所述的闪存1中，使对存储单元E1、E2的动作和对存储单元E3、E4的动作交替进行，由此能高精度地高速读出，其中所述存储单元E1、E2在一扩散层2a具有源极区域和漏极区域，所述存储单元E3、E4在另一扩散层2b具有源极区域和漏极区域。
接着，对数据的写入进行说明。
在对存储单元E1进行写入时，例如，使ODD_WL0为10V，使ODD_BL0为0V，使ODD_BL1为5V。由此，使选择存储器EC1接通，并且，利用在存储晶体管ED1的浮栅FG和沟道区域之间的绝缘膜上施加电压而使电子注入到浮栅FG中的热电子现象，进行写入。
同样，在对存储单元E2进行写入时，例如，使ODD_WL1为10V，使ODD_BL0为0V，使ODD_BL1为5V，由此进行写入。
另外，如上所述，在对存储单元E1、E2进行写入时，在施加了5V的ODD_BL1的、与ODD_BL0侧相反侧配置的位线BL上，也需要分别施加5V电压。
另外，在对存储单元E3进行写入时，例如，使EVEN_WL0为10V，使EVEN_BL0为5V，使EVEN_BL1为0V，由此来进行写入。
同样，在对存储单元E4进行写入时，例如，使EVEN_WL1为10V，使EVEN_BL0为5V，使EVEN_BL1为0V，由此来进行写入。
另外，如上所述，在对存储单元E3、E4进行写入时，与对存储单元E1、E2写入时相同，在施加了5V的EVEN_BL0的、与EVEN_BL1侧相反侧配置的位线BL上，也需要分别施加5V电压。
另外，在该闪存1中，通过使对存储单元E1、E2的动作和对存储单元E3、E4的动作交替进行，能实现高精度的高速写入，其中所述存储单元E1、E2在一扩散层2a上具有源极区域和漏极区域，所述存储单元E3、E4在另一扩散层2b上具有源极区域和漏极区域。
最后，对数据的擦除进行说明。
在对存储单元E1、E2、E3、E4进行数据的擦除时，例如，在与扩散层2a、2b连接的ODD_BL0、ODD_BL1、EVEN_BL0、EVEN_BL1上全部施加10V电压，并且在ODD_WL0、ODD_WL1、EVEN_WL0、EVEN_WL1上全部施加-10V电压。由此，使FN隧道电流流动，从而拔除被注入到存储晶体管ED1、ED2、ED3、ED4的各浮栅FG上的电子，而进行数据的擦除。
另外，也可代替在ODD_BL0、ODD_BL1、EVEN_BL0、EVEN_BL1上全部施加10V的电压，而例如通过在半导体基板10上施加10V的电压，使在施加了-10V电压的ODD_WL0、ODD_WL1、EVEN_WL0、EVEN_WL1和半导体基板10之间产生电位差，将电子向半导体基板10侧拔除，从而进行数据的擦除。但是，在进行高精度的数据擦除时，需要事先在半导体基板10上形成三阱(triple well)构造。
如上所述，在具有上述结构的闪存1中，在进行数据的读出或写入时，对于分别使用ODD_WL0、ODD_WL1作为栅极的存储单元E1、E2，使用ODD_BL0、ODD_BL1。在进行数据的读出或者写入时，对于分别使用EVEN_WL0、EVEN_WL1作为栅极的存储单元E3、E4，使用EVEN_BL0、EVEN_BL1。另外，在这些时候，通过使存储单元E1、E2和存储单元E3、E4交替动作，能进行高精度的高速动作。
在不具有选择栅构造的以往的NOR型闪存中，在擦除时当存储单元的阈值为负电压时，即使是未选择的存储单元也有电流流过，从而会对进行读出的存储单元的特性产生不好的影响。可是，在具有上述结构的闪存1中，由于在各存储单元E1、E2、E3、E4中设置了选择晶体管EC1、EC2、EC3、EC4，所以即使存储晶体管ED1、ED2、ED3、ED4的阈值在擦除数据时为负电压，也不会对被选择的存储单元E1、E2、E3、E4产生影响。因此，在擦除了数据时，也能使阈值大致为零。即，通过使阈值大致为零，能使在写入状态和擦除状态的电流差足够大，从而使得数据高精度地高速读出。
另外，在以上说明中，作为非易失性半导体存储装置以闪存为例进行了叙述，但是上述构成也能适用于除闪存以外的EEPROM(ElectricallyErasable Programmable Read Only Memory，电擦除可编程只读存储器)。
对于上述只是示出了本发明的原理。对于本领域技术人员来说，还可进行很多的变形、变更，本发明并不限定于如上述所示并说明具体结构以及应用示例，应当认为，对应的所有的变形例以及等同替换都属于权利要求以及其均等物所要求的本发明的保护范围。

Claims (9)

1.一种非易失性半导体存储装置，其特征在于，
具有被形成在半导体基板内且各自的平面形状是蜂窝状的多个扩散层，并在所述扩散层中具有含有源极区域以及漏极区域的存储晶体管和选择晶体管。
2.如权利要求1所述的非易失性半导体存储装置，其特征在于，
所述扩散层呈如下配置，即：一扩散层和与所述一扩散层邻接的另一扩散层错开四分之一间隔。
3.如权利要求1所述的非易失性半导体存储装置，其特征在于，
具有横穿各个所述扩散层的多个位置的字线，并在所述字线横穿所述扩散层的位置处形成将所述字线作为栅极的所述存储晶体管或者所述选择晶体管。
4.如权利要求3所述的非易失性半导体存储装置，其特征在于，所述字线针对各个所述扩散层的每一个彼此不交叉地设置两根。
5.如权利要求3所述的非易失性半导体存储装置，其特征在于，
在动作时，按照横穿各个所述扩散层的多个位置的所述字线来施加电压。
6.如权利要求3所述的非易失性半导体存储装置，其特征在于，
所述存储晶体管在所述半导体基板和所述字线之间具有周围被绝缘膜覆盖的浮栅，所述选择晶体管在所述半导体基板和所述字线之间具有绝缘膜。
7.如权利要求1所述的非易失性半导体存储装置，其特征在于，
多个所述存储晶体管将在各个所述扩散层的一结合区域作为源极区域或者漏极区域共有，多个所述选择晶体管将在所述一结合区域附近的另一结合区域作为源极区域或者漏极区域共有，由处于所述一结合区域和所述另一结合区域之间的一组所述存储晶体管和所述选择晶体管构成存储单元。
8.如权利要求7所述的非易失性半导体存储装置，其特征在于，
在各个所述扩散层的所述一结合区域和所述另一结合区域上分别连接有位线。
9.如权利要求1所述的非易失性半导体存储装置，其特征在于，
使在所述扩散层的一扩散层中具有源极区域以及漏极区域的所述存储晶体管和所述选择晶体管、与在另一扩散层中具有源极区域以及漏极区域的所述存储晶体管和所述选择晶体管交替动作。
CN200580048477.6A 2005-02-18 2005-02-18 非易失性半导体存储装置 Expired - Fee Related CN101124672B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/002550 WO2006087796A1 (ja) 2005-02-18 2005-02-18 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN101124672A true CN101124672A (zh) 2008-02-13
CN101124672B CN101124672B (zh) 2014-07-30

Family

ID=36916212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580048477.6A Expired - Fee Related CN101124672B (zh) 2005-02-18 2005-02-18 非易失性半导体存储装置

Country Status (4)

Country Link
US (1) US7486533B2 (zh)
JP (1) JP4679569B2 (zh)
CN (1) CN101124672B (zh)
WO (1) WO2006087796A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364955A (zh) * 2012-08-30 2018-08-03 美光科技公司 具有通过控制栅极的连接件的存储器阵列

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042047B2 (en) * 2004-09-01 2006-05-09 Micron Technology, Inc. Memory cell, array, device and system with overlapping buried digit line and active area and method for forming same
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9553048B1 (en) * 2015-09-04 2017-01-24 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
CN108806751B (zh) * 2017-04-26 2021-04-09 中芯国际集成电路制造(上海)有限公司 多次可程式闪存单元阵列及其操作方法、存储器件
JP7143326B2 (ja) * 2017-12-20 2022-09-28 タワー パートナーズ セミコンダクター株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274588A (en) * 1991-07-25 1993-12-28 Texas Instruments Incorporated Split-gate cell for an EEPROM
US5406514A (en) * 1991-12-21 1995-04-11 Kawasaki Steel Corporation Semiconductor memory
JP2805667B2 (ja) * 1991-12-24 1998-09-30 川崎製鉄株式会社 半導体記憶装置
JP3450467B2 (ja) * 1993-12-27 2003-09-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100246782B1 (ko) * 1996-08-30 2000-03-15 김영환 메모리 셀 어레이
CN100359601C (zh) * 1999-02-01 2008-01-02 株式会社日立制作所 半导体集成电路和非易失性存储器元件
US7020018B2 (en) * 2004-04-22 2006-03-28 Solid State System Co., Ltd. Nonvolatile memory device and method for fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364955A (zh) * 2012-08-30 2018-08-03 美光科技公司 具有通过控制栅极的连接件的存储器阵列
US11398489B2 (en) 2012-08-30 2022-07-26 Micron Technology, Inc. Memory array having connections going through control gates
CN108364955B (zh) * 2012-08-30 2022-11-29 美光科技公司 具有通过控制栅极的连接件的存储器阵列

Also Published As

Publication number Publication date
CN101124672B (zh) 2014-07-30
JP4679569B2 (ja) 2011-04-27
US20070296017A1 (en) 2007-12-27
JPWO2006087796A1 (ja) 2008-07-03
US7486533B2 (en) 2009-02-03
WO2006087796A1 (ja) 2006-08-24

Similar Documents

Publication Publication Date Title
JP5977003B2 (ja) メモリストリングにダイオードを有する３次元アレイのメモリアーキテクチャ
US7333367B2 (en) Flash memory devices including multiple dummy cell array regions
US8947936B2 (en) Memory architecture of 3D array with diode in memory string
JP3540640B2 (ja) 不揮発性半導体記憶装置
CN101490838B (zh) 非易失性半导体存储器及其驱动方法
US9251860B2 (en) Memory devices with local and global devices at substantially the same level above stacked tiers of memory cells and methods
US20060008983A1 (en) Method for manufacturing a multiple-gate charge trapping non-volatile memory
CN101510441B (zh) 存储器的操作方法
KR100598107B1 (ko) 비휘발성 메모리 소자 및 그 형성 방법
JP2013016781A (ja) メモリストリングにダイオードを有する３次元アレイのメモリアーキテクチャ
KR100432889B1 (ko) 2비트 기입가능한 비휘발성 메모리 소자, 그 구동방법 및그 제조방법
CN101124672B (zh) 非易失性半导体存储装置
JP4902196B2 (ja) 不揮発性半導体記憶装置
KR20100030452A (ko) 공통 피웰을 이용하는 낸드 플래시 메모리 및 이의 동작방법
US7449744B1 (en) Non-volatile electrically alterable memory cell and use thereof in multi-function memory array
KR20130125711A (ko) 반도체 기억 장치 및 그 구동 방법
US6822926B2 (en) Non-volatile semiconductor memory device
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
US7936600B2 (en) Methods of programming data in a non-volatile memory device with a fringe voltage applied to conductive layer
JP3923822B2 (ja) ランダムプログラミングが可能な不揮発性半導体メモリ
KR100886859B1 (ko) 비휘발성 반도체 기억 장치
KR20070089441A (ko) 직접 터널링 기억 장치의 기억 셀 및 기억 셀 어레이
KR20010003415A (ko) 플래쉬 메모리 소자 및 그 프로그램 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150511

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150511

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20170218

CF01 Termination of patent right due to non-payment of annual fee