KR100568062B1 - 반도체 기억 장치 및 그 구동 방법 - Google Patents

반도체 기억 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100568062B1
KR100568062B1 KR1020040079079A KR20040079079A KR100568062B1 KR 100568062 B1 KR100568062 B1 KR 100568062B1 KR 1020040079079 A KR1020040079079 A KR 1020040079079A KR 20040079079 A KR20040079079 A KR 20040079079A KR 100568062 B1 KR100568062 B1 KR 100568062B1
Authority
KR
South Korea
Prior art keywords
gate
voltage
insulating film
active region
region
Prior art date
Application number
KR1020040079079A
Other languages
English (en)
Other versions
KR20050033479A (ko
Inventor
도꾸미쯔시게오
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20050033479A publication Critical patent/KR20050033479A/ko
Application granted granted Critical
Publication of KR100568062B1 publication Critical patent/KR100568062B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은, 게이트 구조가 간단하고 또한, 하나의 메모리 셀에 4 비트의 정보를 기억하는 불휘발성 반도체 메모리를 제공한다. 이를 위해선, 반도체 기판 표면에 활성 영역(101)과 그것에 직교하는 활성 영역(102)을 규정하고, 교차 영역(103)을 협지하도록 활성 영역(101) 및 활성 영역(102) 내에 확산 영역을 형성한다. 그리고 교차 영역(103)을 통과하도록 게이트 구조 GN을 선 형상으로 형성한다. 또한, 확산 영역에는 메탈 배선 M1, M2와 접속할 수 있도록 단자 DM, D I를 설치한다.
게이트 구조, 메모리 셀, 활성 영역, 확산 영역

Description

반도체 기억 장치 및 그 구동 방법{SEMICONDUCTOR MEMORY DEVICE AND DRIVING METHOD THEREOF}
도 1은 본 발명의 제1 실시예에 따른 반도체 기억 장치의 메모리 셀 어레이를 도시하는 상면도.
도 2는 하나의 메모리 셀의 치수예를 도시하는 상면도.
도 3은 도 2에 도시한 하나의 메모리 셀의 개략을 도시하는 단면도.
도 4는 하나의 메모리 셀의 전자의 기입 위치의 위치 관계를 도시하는 상면도.
도 5는 하나의 메모리 셀의 기입 동작을 도시하는 단면도.
도 6은 하나의 메모리 셀의 소거 동작을 도시하는 단면도.
도 7은 하나의 기입 상태의 메모리 셀의 판독 동작을 도시하는 단면도.
도 8은 하나의 소거 상태의 메모리 셀의 판독 동작을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101, 102 : 활성 영역
103 : 교차 영역
GN : 게이트 구조
301, 303 : 실리콘 산화막
302 : 실리콘 질화막
304 : 게이트 절연막
305 : 게이트 전극
306 : 확산 영역
DI, DM : 컨택트
본 발명은, 반도체 기억 장치 및 그 구동 방법에 관한 것으로, 특히 불휘발성 메모리에 멀티 비트의 정보를 기억시키는 기술에 관한 것이다.
반도체 메모리의 기억 밀도의 대용량화는, 소위 스케일링칙에 따라, 셀 사이즈를 축소해 가는 것에 의해 실현해 왔다. 그러나, 셀 사이즈의 축소화는 리소그래피 등의 기술적 이유, 혹은 메모리 셀을 구성하는 게이트 절연막이나 소스 확산층 및 드레인 확산층의 박막화의 한계 등에 의해 최근 점점더 곤란해지고 있다. 따라서, 이 문제를 해결하는 하나의 방법으로서, 하나의 메모리 셀에 다수의 정보를 기억시키는 멀티 비트화가 시도되고 있다.
멀티 비트의 불휘발성 메모리로서 기대되고 있는 것으로, 소위 MONOS형 불휘발성 반도체 기억 장치를 예로 들 수 있다(비특허 문헌1 참조). 이 MONOS형 불휘 발성 반도체 기억 장치에서는, 게이트 절연막이 소위 ONO(Oxide-Nitride-Oxide) 구조를 갖고, 실리콘 산화막을 통하여 주입되는 열 전자의 주입 개소를 2 개소로 나누는 것에 의해, 1개의 메모리 셀로 2 비트의 정보를 기억하는 멀티 비트화를 실현하고 있다.
또한, 특허 문헌1에서는, MONOS형 불휘발성 반도체 기억 장치에 대하여, 게이트 절연막이 2층의 실리콘 질화막을 갖는 구성으로 되어 있다. 열 전자의 주입 개소를 2 개소로 나누고, 또한 열 전자가 제1층의 실리콘 질화막에만 주입된 상태와, 제1층 및 제2층의 실리콘 질화막에까지 주입된 상태를 구별함으로써 4 비트의 정보를 메모리셀에 기억하는 멀티 비트화를 실현하고 있다.
<비특허 문헌1>
B. Eitan et al., "Can NROM, a 2-bit, Trapping Storage NVM Cell, Give a Real Challenge to Floating Gate Cells?" SSDM(1999)
<특허 문헌1>
일본 특개2001-110918호 공보
그러나, 종래의 MONOS형 불휘발성 반도체 기억 장치에서는 하나의 메모리 셀에 대하여 2 비트만의 정보밖에 기억할 수 없고, 또한 특허 문헌1에 기재된 발명에서는 4 비트의 정보가 기억 가능하지만, 복잡한 구조의 게이트 절연막을 갖고, 제조 공정의 증가와 그것에 수반하는 제조 비용의 증대라는 문제를 갖는다.
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 제조 공정의 증가를 수 반하지 않고 하나의 메모리 셀에 4 비트의 정보를 기억시키는 것을 목적으로 한다.
본 발명에 따른 반도체 기억 장치에서는, 기판 표면에 선 형상으로 규정된 제1 활성 영역과, 상기 기판 표면에 상기 제1 활성 영역과 교차 영역을 갖도록 선 형상으로 규정된 제2 활성 영역과, 상기 제1 활성 영역에 상기 교차 영역을 협지하도록 형성된 제1 확산 영역, 및 제2 확산 영역과, 상기 제2 활성 영역에 상기 교차 영역을 협지하도록 형성된 제3 확산 영역, 및 제4 확산 영역과, 상기 기판 위에, 상기 교차 영역을 통과하여 선 형상으로 형성된 게이트 구조와, 상기 제1 확산 영역 내지 제4 확산 영역에 각각 접속되는 제1 단자 내지 제4 단자를 구비하는 것이다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 반도체 기억 장치의 메모리 셀 어레이의 상면도를 도시한다. 도 2는 하나의 메모리 셀의 상면도를 도시하고, 도 3은, 도 2의 A-A 선의 단면의 개략도로서, 하나의 메모리 셀의 단면 구조를 도시한다.
도 1에 도시한 바와 같이, 본 실시예에 따른 반도체 기억 장치의 구조는, 기판 표면, 예를 들면 P형 실리콘 기판 표면에 필드 산화막에 의해 분리된 영역인 복수의 활성 영역(101)이, 도 1에서 가로 방향으로 선 형상으로 규정되어 있다. 또한, 복수의 활성 영역(102)이 도 1에서 세로 방향으로 선 형상으로 규정되어 있다. 즉 복수의 활성 영역(101) 및 복수의 활성 영역(102)이 상호 직교하여 메쉬 형상으로 규정되어 있다.
또한, 활성 영역(101) 및 활성 영역(102)에 대하여 45도의 방향으로, 복수의 게이트 구조 GN이 활성 영역(101)과 활성 영역(102)의 교차 영역(103)(활성 영역(101)과 활성 영역(102)이 중첩되어 있는 영역)을 통과하여 선 형상으로 형성되어 있다. 또한, 활성 영역(101) 및 활성 영역(102)에는 게이트 구조 GN(이하, 단순히 「게이트」라고 칭하는 경우가 있음)을 협지하도록 N형 확산 영역(도 3의 영역(306))이 형성되어 있다. 즉, P형 활성 영역(101, 102) 중 게이트 구조 GN에 피복된 이외의 부분에는 N형 확산 영역이 형성되어 있다.
확산 영역에는 각각, 상면을 피복하는 층간 절연막(도시 생략) 상에 형성되는 메탈 배선 M1과 접속하기 위한 컨택트 DM, 혹은 메탈 배선 M2와 접속하기 위한 컨택트 DI가 설치되어 있다. 복수의 메탈 배선 M1이 도 1에서 세로 방향으로 활성 영역(101) 상에 형성된 컨택트 DM을 통과하도록 배치되고, 복수의 메탈 배선 M2가 도 1에서 가로 방향으로 활성 영역(102) 상에 형성된 컨택트 DI를 통과하도록 배치되어 있다.
도 1에서, 활성 영역(101)과 활성 영역(102), 및 그 교차 영역(103)을 통과하여 형성된 게이트 구조 GN, 그리고 그것을 협지하도록 활성 영역 내에 형성된 확산 영역과, 4개의 컨택트가 도면에서 점선으로 된 사각으로 둘러싸도록 1개의 메모리 셀 CIM을 구성하고 있다. 그리고 4개의 컨택트 DM, DM+1, DI , DI+1은, 각각 메모리 셀 CIM의 동작에 따라 드레인 단자와 소스 단자의 어느 하나에 대응한다.
여기서, 상기의 구성은 이 형태에 한정되는 것은 아니다. 게이트 구조 GN은 교차 영역(103)을 통과하여 형성되면, 활성 영역(101) 및 활성 영역(102)과 45도의 각도로 교차할 필요는 없다. 단, 게이트 구조 GN을 활성 영역(101)에 대하여 예를 들면 45도보다 작은 각도로 확산 영역(103)과 교차하도록 형성하면, 게이트 구조 GN이 다른 교차 영역(103)도 통과하도록, 활성 영역(102)의 간격을 넓혀 규정할 필요가 있다.
그러나, 상기한 구성과 같이, 게이트 구조 GN이 활성 영역(101) 및 활성 영역(102)과 45도의 각도로 교차하도록 형성함으로써, 활성 영역(101) 사이의 간격과 활성 영역(102) 사이의 간격을 동일하게 규정할 수 있으므로, 메모리 셀 면적을 작게 할 수 있다.
또한, 후술한 바와 같이, 게이트 구조 GN은 게이트 절연막과 그 위에 형성된 게이트 전극으로 구성되어 있다. 여기서, 게이트 구조 GN 중 게이트 절연막만을 교차 영역(103) 상에 점재하여 형성하고, 게이트 전극을 선 형상으로 형성해도 된다.
그러나, 본 실시예의 구성과 같이 게이트 절연막과 게이트 전극을 동일한 형상으로 함으로써, 게이트 절연막만을 점재시키는 구성에 대하여, 게이트 절연막 및 게이트 전극을 동시에 형성할 수 있으므로, 포토리소그래피 공정이나 에칭 공정 등을 생략할 수 있다.
도 2는 도 1에 도시한 메모리 셀 어레이 중 1개의 메모리 셀 CIM을 추출하여, 치수예를 도시한 상면도이다. 이 도 2에서는 메탈 배선 M1 및 M2의 도시를 생략하고 있다. 활성 영역(101) 및 활성 영역(102)의 폭 W1을 0.12㎛로 하는 경우, 게이트 구조 GN의 폭 WGATE는, 교차 영역(103)을 피복하도록 구성하면 약 0.17㎛로 된다. 또한, 게이트 구조 GN은 활성 영역(101) 및 활성 영역(102)에 대하여 α=45도의 각도로 교차하고 있다. 이와 같이 구성한 경우, 메모리 셀의 폭 W2는 0.44㎛ 정도로 된다.
도 3은, 도 2의 A-A선의 단면의 개략도이다. 실리콘 기판 위에 게이트 구조 GN이 형성되어 있다. 게이트 구조 GN은, 실리콘 산화막(301)과, 실리콘 산화막(301) 상에 형성된 실리콘 질화막(302)과, 실리콘 질화막(302) 상에 형성된 실리콘 산화막(303)으로 구성된 소위 ONO(Oxide-Nitride-Oxide)막을 게이트 절연막(304)으로서 갖고, 이 게이트 절연막(304) 상에 게이트 전극(305)으로서 폴리실리콘막이 형성된 구조를 구비하고 있다. 즉, 이 실시예에서는, 제1 절연막 및 제3 절연막으로서 실리콘 산화막이 사용되고 있다. 그리고, 제2 절연막으로서 실리콘 질화막이 사용되고 있다. 실리콘 질화막은 막 내에 다수의 트랩을 갖고, 전자를 이산적으로 포획하는 성질을 갖는 것이 일반적으로 알려져 있다.
이 게이트 구조 GN을 협지하여 확산 영역(306)이 형성되어 있다. 즉, 도 2 에서, 활성 영역(101) 중 게이트 구조 GN로 피복되어 있지 않은 영역에 확산 영역(306)이 형성되어 있다. 도 3에서, 도면에서 좌측의 확산 영역(306)에는 컨택트 DM이, 그리고 도 3에서 우측의 확산 영역(306)에는 컨택트 DM+1이 형성되어 있지만 구체적인 컨택트의 구조는 생략되어 있다.
이하, 본 실시예에 따른 반도체 기억 장치의 구동 방법에 대하여 설명한다. 예를 들면, 메모리 셀 어레이 중에서 도 1에 도시된 메모리 셀 CIM을 구동할 때는, N 번째의 게이트 GN을 선택한다. 이 때 번호 N은 N=I+M-1로 부여된다. 일반적으로 메모리 셀 CPQ를 구동하는 경우에는, R(=P+Q-1)번째의 게이트 GR을 선택하도록 한다. 이와 같이 하면, 도 1에서 동일한 게이트를 갖는 다른 메모리 셀 CI-1M+1, CI+1M-1을 구동하는 경우에도, 게이트 GN(N=I+M-1)을 선택하도록 할 수 있다. 그리고, DM 및 DM+1이 각각 소스 단자 및 드레인 단자의 한쪽의 쌍으로서 선택되고, DI 및 DI+1 이 다른 쪽의 쌍으로서 선택된다.
도 4는 이와 같이 하여 선택된 메모리 셀 CIM을 도시하는 상면도이다. 도 4에서도 도 2와 마찬가지로 메탈 배선 M1 및 메탈 배선 M2의 도시는 생략하고 있다. 또한 T1 내지 T4는, 후술하는 메모리 셀의 기입 동작에 의해 게이트 GN이 갖는 실리콘 질화막(302)에 저장되는 전자의 위치(전자의 기입 위치)를 나타낸다. 도 5 내 지 도 8은, 도 4의 B-B 선에 대응하는 단면의 개략도이다. 이들 도면에서도 도 3과 마찬가지로, 컨택트 DM과 DM+1의 구체적인 형상에 대해서는 생략되어 있다.
이하, 도 5를 참조하여 기입 동작에 대하여 설명한다. 도 4 및 도 5에 도시하는 전자의 기입 위치 T1에 전자를 저장하는 경우에는, 도 5에서 게이트 GN의 게이트 전극(305)에 기입 게이트 전압으로서 10V 정도의 전압을 인가하고, 드레인 단자인 DM에 4V 정도 인가하고, 또한 소스 단자인 DM+1에 기준 전압으로서 0V를 인가, 즉 접지한다.
이 경우, 소스 단자 DM+1측의 확산 영역(306)(이하 단순히 「소스」라고 칭하는 경우가 있음)으로부터 공급된 전자는, 게이트 GN 아래에 형성된 반전층(501)을 통과 중에 에너지를 부여하고, 드레인 단자 DM 측의 확산 영역(이하 단순히「드레인」이라고 칭하는 경우가 있음) 근방에서 소위 열 전자로 된다. 이 열 전자는 게이트 전극(305)에 인가된 양의 전압에 의해, 실리콘 산화막(301)을 통과하여, 전자의 기입 위치 T1의 실리콘 질화막(302)에 저장(포획)된다.
또한, 전자의 기입 위치 T2에 전자를 저장하기 위해서는, 도 5와는 반대로 DM+1을 드레인 단자로 하여 4V 정도를 인가하고, DM을 소스 단자로 하여 접지하고, 게이트 전극(305)에 기입 게이트 전압 10V 정도를 인가한다.
여기서, 기입 게이트 전압은 10V일 필요는 없지만, 기입 위치 T1에 전자가 저장된 상태라도 드레인 전류가 흐르도록, 임계값 전압 이상으로 설정해야한다. 일반적으로, 기입 위치에 전자가 저장되어 있는 경우, 게이트에 인가된 전압에 의한 전계는, 저장된 전자에 의해 일부 차폐되므로, 반전층을 형성하기 위해서는 여분으로 전압을 인가할 필요가 있다.
즉, 기입 위치 T1에 전자가 저장되어 있지 않은 상태와 비교하여 임계값 전압은 높아진다. 그리고 기입 게이트 전압을 이와 같이 설정하면, 예를 들면 기입 위치 T1에 이미 전자가 저장되어 있는 상태라도, 드레인 전류가 흘러, 기입 위치 T2에도 전자를 더 저장시킬 수 있다.
전자의 기입 위치 T3 혹은 T4에 전자를 저장하는 동작은, DI+1와 DI 를 각각 소스 단자 또는 드레인 단자로 하여, 상기와 동일한 동작을 하면 된다. 중복되므로 상세한 설명은 생략한다.
이어서 도 6을 참조하여 소거 동작에 대하여 설명한다. 전자의 기입 위치 T1에 저장된 전자를 소거하기 위해서는, 드레인 단자 DM에 소거 전압을 7V 정도 인가한다. 또한 게이트 전극(305)에 소거 게이트 전압을 -3V 정도 인가한다. 그리고 소스 단자 DM+1은 오픈 상태로 한다. 이 때, 드레인과 활성 영역(101)으로 구성되는 PN 접합에는 역방향의 바이어스가 인가되고, 드레인 근방에서 전자와 보이드의 쌍이 발생한다. 이 때 발생한 보이드는 게이트 전극(305)에 인가된 소거 게이트 전압에 의해, 실리콘 산화막(301)을 통과하여 실리콘 질화막(302)에 주입되어, 기입 위치 T1에 이미 저장되어 있는 전자의 전하를 중화한다.
마찬가지로 하여, 전자의 기입 위치 T2에 저장된 전하를 중화하기 위해서는, 도 6과는 반대로 DM+1에 소거 전압을 7V 정도 인가하고, DM을 오픈 상태로 하여, 게이트 전극(305)에 소거 게이트 전압을 -3V 정도 인가한다. 또한, DM+1과 DM에 동시에 소거 전압을 인가하고, 게이트 전극(305)에 소거 게이트 전압을 인가함으로써, 전자의 기입 위치 T1 및 전자의 기입 위치 T2에 저장된 전하를 동시에 중화할 수도 있다.
전자의 기입 위치 T3 혹은 T4에 저장된 전하를 중화하기 위해서는, DI+1과 DI를 각각 소스 단자 또는 드레인 단자로 하여 상기한 바와 동일한 동작을 하면 된다. 중복되므로, 상세한 설명은 생략한다. 또, 상술한 경우에 소스를 반드시 오픈 상태로 할 필요는 없으며, 전자와 보이드의 쌍이 발생하지 않을 정도의 전압은 인가해도 된다.
이어서 도 7 및 도 8을 참조하여 판독 방법에 대하여 설명한다. 전자의 기입 위치 T1에 전자가 존재하는지의 여부의 정보를 판독하기 위해서는, 컨택트 DM+1을 드레인 단자로 하여 판독 전압을 1.5V 정도 인가한다. 그리고 컨택트 DM를 소스 단자로 하여 접지하고, 게이트 전극(305)에 판독 게이트 전압을 3V 정도 인가한다. 즉, 전자의 기입 위치 T1에 전자를 기입하는 동작과 컨택트 DM과 DM+1의 역할을 반대 로 설정한다. 여기서, 판독 게이트 전압은 3V에 한하지 않는다. 단, 전자가 기입 위치 T1에 저장되어 있지 않은 상태에서의 임계값 전압 이상에서, 기입 위치 T1 아래에 반전층이 형성되지 않을 정도의 전압인 것이 필요하다.
판독 게이트 전압을 이와 같이 설정하면, 전자의 기입 위치 T1에 전자가 저장되어 있는 기입 상태인 경우, 저장된 전자 때문에 게이트 하부의 반전층(701)이 소스 부근에는 형성되지 않고, 드레인 전류가 흐르지 않는다(도 7 참조). 전자의 기입 위치 T1에 전자가 저장되어 있지 않은 소거 상태에서는, 드레인으로부터 소스까지 반전층(801)이 형성되어 드레인 전류가 화살표의 방향으로 흐른다(도 8 참조).
여기서, 기입 위치 T2에 전자가 이미 저장되어 있는 경우, 기입 위치 T2의 하부의 영역에는 반전층이 형성되지 않게 된다. 그러나, 이 영역은 드레인에 인가된 전압에 의해 공핍층이 형성되는 영역에 중첩되어 있고, 그리고 이 공핍층 내에는 전자를 드레인으로 운반되는 방향으로 전계가 발생한다. 따라서, 드레인 근방까지 겨우 도착한 전자는, 공핍층 내의 전계에 의해 흡인되어 드레인 전극으로 흐르게 된다.
즉, 상기한 바와 같이 각 단자에 전압을 인가하면, 드레인 전류가 흐르는지의 여부에 의해, 전자의 기입 위치 T1에 전자가 저장되어 있는 기입 상태인지, 혹은 저장되어 있지 않은 소거 상태인지를 판단할 수 있다.
이하, 마찬가지로 전자의 기입 위치 T2에 전자가 저장되어 있는지의 여부는, 도 7, 도 8과는 반대로 DM+1 단자를 소스 단자로 하여 접지하고, DM 단자를 드레인 단자로 하여 판독 전압을 1.5V 정도 인가하여, 게이트 전극(305)에 판독 게이트 전압을 인가했을 때에 드레인 전류가 흐르는지의 여부에 의해 판단한다. 또한 전자의 기입 위치 T3 혹은 T4에 전자가 기입되어 있는지의 여부의 판단은, DI와 DI+1을 각각 소스 단자 또는 드레인 단자로 하여 상기와 동일한 동작을 하면 된다. 설명은 중복되므로 생략한다.
상기의 설명에서는, DM+1 및 DM이 각각 소스 단자 및 드레인 단자의 한쪽의 쌍으로서 선택되고, DI+1 및 DI가 다른 쪽의 쌍으로서 선택된 경우를 설명했지만, D M 및 DI를 한쪽의 쌍으로서 선택하고, DM+1 및 DI+1을 다른 쪽의 쌍으로서 선택해도 된다. 또한, DM 및 DI+1을 한쪽의 쌍으로서 선택하고, DM+1 및 DI 를 다른 쪽의 쌍으로서 선택할 수도 있다.
이 실시예에 따른 반도체 기억 장치에서는, 2개의 활성 영역(101, 102)을 교차하도록 배치하고, 그 교차 영역(103)을 통과하도록 게이트 구조 GN이 형성되어 있다. 그리고, 게이트 구조 GN에 피복되어 있지 않은 활성 영역에는 확산 영역(306)이 형성되어 있다. 따라서, 확산 영역(306) 근방에서 발생한 열 전자를 이용하면 확산 영역(306) 근방의 게이트 절연막(304)에 전자를 각각 국부적으로 존재하게 하 여 저장하도록 할 수 있다.
즉, 게이트 구조 GN은 확산 영역(306)과 4 개소에서 접하고 있으며, 각각의 확산 영역(306) 근방의 게이트 절연막(304)에 전자를 국부적으로 존재하게 하여 저장하도록 할 수 있으므로, 1개의 메모리 셀에 4 비트의 정보를 기억할 수 있다. 또, 본 실시예에서는 복잡한 게이트 구조를 필요로 하지 않으므로, 제조 공정의 증가를 수반하지 않고 반도체 기억 장치를 작성할 수 있다.
여기서, 게이트 구조 GN에서의 게이트 절연막(304) 및 게이트 전극(305)은 본 실시예의 구조 및 재료에 한정되는 것은 아니다. 게이트 절연막(304)은 전자를 국부적으로 존재하게 하여 저장하고 유지할 수 있는 것이면 된다. 그러나, 본 실시예와 같이 게이트 절연막(304)으로서 실리콘 산화막/실리콘 질화막/실리콘 산화막의 적층 구조로 이루어지는 소위 ONO 막을 사용하면, ONO 막을 구성하는 실리콘 산화막 및 실리콘 질화막은 모두 반도체 기억 장치용의 재료로서 널리 알려져 있고, 또한 물리적 특성, 화학적 특성이나 성막 기술 등에 대해서도 과거로부터의 데이터의 축적이 있어 확립되어 있으므로 신뢰성이 높고 또한 제조 비용을 억제하여 반도체 기억 장치를 작성할 수 있다.
또한, 게이트 전극(305)에서도 본 실시예에서는 폴리실리콘막을 이용했지만, 도전성의 재료이면 되며, 폴리실리콘막에 한정되는 것은 아니다. 예를 들면, 게이트 전극(305)으로서 더 저저항인 금속을 이용하여 게이트 전극(305)을 저저항화하면, 배선 지연을 감소시켜 고속 동작에 기여할 수 있다.
본 실시예의 기입 동작에 따르면, 확산 영역 근방에서 발생한 열 전자를 이용하므로, 게이트 절연막(304) 중 전자의 저장 위치를 확산 영역(306) 근방에 국부적으로 존재시킬 수 있다. 이에 의해, 게이트 절연막(304)의 확산 영역(306) 근방의 각각 4 개소에 전자를 국부적으로 존재하게 하여 저장할 수 있다. 또 소거 동작에서도 소거하려는 전자 근방에서 핫 홀을 발생시켜, 그것을 게이트 절연막(304)에 주입함으로써 행해지므로, 저장된 전자를 각각 독립하여 소거할 수 있다.
또한, 판독 동작에서도, 국부적으로 존재하게 하여 게이트 절연막(304) 내에 존재하는 전자의 유무에 따라, 소스까지 반전층이 형성되어 전류가 흐르는지의 여부가 결정되므로, 4개소 각각에 전자가 존재하는지의 여부에 대한 정보를 독립적으로 판독할 수 있다. 또한, 4개의 컨택트를 2조의 쌍으로 나누는 선택 방법이 3가지이므로 회로 구성의 자유도를 증가시킬 수 있다.
본 발명의 제1 관점에 따른 반도체 기억 장치에 따르면, 기판 표면에 선 형상으로 규정된 제1 활성 영역과, 상기 기판 표면에 상기 제1 활성 영역과 교차 영역을 갖도록 선 형상으로 규정된 제2 활성 영역과, 상기 제1 활성 영역에 상기 교차 영역을 협지하도록 형성된 제1 확산 영역, 및 제2 확산 영역과, 상기 제2 활성 영역에 상기 교차 영역을 협지하도록 형성된 제3 확산 영역, 및 제4 확산 영역과, 상기 기판 위에, 상기 교차 영역을 통과하여 선 형상으로 형성된 게이트 구조와, 상기 제1 확산 영역 내지 제4 확산 영역에 각각 접속되는 제1 단자 내지 제4 단자를 구비하고 있다. 따라서, 게이트 구조를 구성하는 게이트 절연막에 확산 영역 근방에서 발생한 열 전자를 국부적으로 존재하게 하여 저장함으로써, 1개의 메모리 셀에 대하여 4 비트의 정보를 기억할 수 있다. 또, 복잡한 구조를 갖는 게이트 절연막으로 이루어지는 게이트 구조를 필요로 하지 않으므로, 제조 공정의 증가를 수반하지 않고 작성할 수 있다.

Claims (8)

  1. 기판 표면에 선 형상으로 규정된 제1 활성 영역과,
    상기 기판 표면에 상기 제1 활성 영역과 교차 영역을 갖도록 선 형상으로 규정된 제2 활성 영역과,
    상기 제1 활성 영역에 상기 교차 영역을 협지하도록 형성된 제1 확산 영역 및 제2 확산 영역과,
    상기 제2 활성 영역에 상기 교차 영역을 협지하도록 형성된 제3 확산 영역 및 제4 확산 영역과,
    상기 기판 위에, 상기 교차 영역을 통과하여 선 형상으로 형성된 게이트 구조와,
    상기 제1 내지 제4 확산 영역에 각각 접속되는 제1 단자 내지 제4 단자
    를 포함하는 반도체 기억 장치.
  2. 제1항에 있어서,
    상기 제1 활성 영역 및 상기 제2 활성 영역은 직각으로 교차하고, 상기 게이트 구조는 상기 제1 활성 영역 및 상기 제2 활성 영역에 대하여 45도의 각도로 교차하는 것을 특징으로 하는 반도체 기억 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 게이트 구조는, 제1 절연막과,
    상기 제1 절연막 위에 형성되고, 전자를 포획할 수 있는 제2 절연막과,
    상기 제2 절연막 위에 형성된 제3 절연막을 갖는 게이트 절연막과,
    상기 게이트 절연막 위에 형성된 게이트 전극
    을 포함하는 반도체 기억 장치.
  4. 제3항의 반도체 기억 장치의 구동 방법으로서,
    상기 4개의 단자를 소정의 2조의 쌍으로 나누고, 한쪽의 쌍의 한쪽의 단자에 기입 전압을 인가하고, 다른 쪽의 단자에 기준 전압을 인가하고, 상기 게이트 전극에 기입 게이트 전압을 인가함으로써 상기 제2 절연막에 전자를 저장하는 기입 공정과,
    상기 한쪽의 단자에 소거 전압을 인가하거나, 혹은 양방의 단자에 소거 전압을 인가하고, 상기 게이트 전극에 소거 게이트 전압을 인가함으로써 상기 제2 절연막에 저장된 전자를 소거하는 소거 공정과,
    상기 한쪽의 단자에 상기 기준 전압을 인가하고, 상기 다른 쪽의 단자에 판독 전압을 인가하고, 상기 게이트 전극에 판독 게이트 전압을 인가함으로써, 드레인 전류가 흐르는지의 여부에 의해 상기 제2 절연막에 저장된 전자가 존재하는지의 여부를 판단하는 판독 공정
    을 포함하는 반도체 기억 장치의 구동 방법.
  5. 제4항의 반도체 기억 장치의 구동 방법에 있어서,
    다른 쪽의 쌍에 대해서도 상기 한쪽의 쌍과 마찬가지의 기입 공정과,
    소거 공정과,
    판독 공정
    을 행하는 것을 특징으로 하는 반도체 기억 장치의 구동 방법.
  6. 제3항에 있어서,
    상기 게이트 전극은 금속인 것을 특징으로 하는 반도체 기억 장치.
  7. 제6항의 반도체 기억 장치의 구동 방법으로서,
    상기 4개의 단자를 소정의 2조의 쌍으로 나누고, 한쪽의 쌍의 한쪽의 단자에 기입 전압을 인가하고, 다른 쪽의 단자에 기준 전압을 인가하고, 상기 게이트 전극에 기입 게이트 전압을 인가함으로써 상기 제2 절연막에 전자를 저장하는 기입 공정과,
    상기 한쪽의 단자에 소거 전압을 인가하거나, 혹은 양방의 단자에 소거 전압을 인가하고, 상기 게이트 전극에 소거 게이트 전압을 인가함으로써 상기 제2 절연막에 저장된 전자를 소거하는 소거 공정과,
    상기 한쪽의 단자에 상기 기준 전압을 인가하고, 상기 다른 쪽의 단자에 판독 전압을 인가하고, 상기 게이트 전극에 판독 게이트 전압을 인가함으로써, 드레인 전류가 흐르는지의 여부에 의해, 상기 제2 절연막에 저장된 전자가 존재하는지 의 여부를 판단하는 판독 공정
    을 포함하는 반도체 기억 장치의 구동 방법.
  8. 제7항의 반도체 기억 장치의 구동 방법에 있어서,
    다른 쪽의 쌍에 대해서도 상기 한쪽의 쌍과 마찬가지의 기입 공정과,
    소거 공정과,
    판독 공정
    을 행하는 것을 특징으로 하는 반도체 기억 장치의 구동 방법.
KR1020040079079A 2003-10-06 2004-10-05 반도체 기억 장치 및 그 구동 방법 KR100568062B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003346842A JP4255797B2 (ja) 2003-10-06 2003-10-06 半導体記憶装置及びその駆動方法
JPJP-P-2003-00346842 2003-10-06

Publications (2)

Publication Number Publication Date
KR20050033479A KR20050033479A (ko) 2005-04-12
KR100568062B1 true KR100568062B1 (ko) 2006-04-07

Family

ID=34386386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040079079A KR100568062B1 (ko) 2003-10-06 2004-10-05 반도체 기억 장치 및 그 구동 방법

Country Status (5)

Country Link
US (1) US7136301B2 (ko)
JP (1) JP4255797B2 (ko)
KR (1) KR100568062B1 (ko)
CN (1) CN100483719C (ko)
TW (1) TWI251311B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032797A (ja) * 2004-07-20 2006-02-02 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
US7687370B2 (en) * 2006-01-27 2010-03-30 Freescale Semiconductor, Inc. Method of forming a semiconductor isolation trench
KR100706817B1 (ko) * 2006-03-13 2007-04-12 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
JP4680116B2 (ja) * 2006-03-31 2011-05-11 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2008027938A (ja) * 2006-07-18 2008-02-07 Oki Electric Ind Co Ltd 不揮発性メモリ
US7608504B2 (en) * 2006-08-30 2009-10-27 Macronix International Co., Ltd. Memory and manufacturing method thereof
JP2008153424A (ja) 2006-12-18 2008-07-03 Oki Electric Ind Co Ltd 半導体記憶装置及びこの半導体記憶装置への情報の記録方法
KR101442175B1 (ko) 2008-05-23 2014-09-18 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법
JP5462500B2 (ja) * 2009-02-27 2014-04-02 ラピスセミコンダクタ株式会社 不揮発性メモリ装置
JP2019057532A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 半導体メモリ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110918A (ja) 1999-10-04 2001-04-20 Fujitsu Ltd 不揮発性半導体記憶装置
JP4014431B2 (ja) * 2002-03-27 2007-11-28 富士通株式会社 半導体記憶装置及び半導体記憶装置の製造方法
JP2003309194A (ja) * 2002-04-18 2003-10-31 Nec Electronics Corp 半導体記憶装置とその製造方法
DE10241173A1 (de) * 2002-09-05 2004-03-11 Infineon Technologies Ag Halbleiterspeicher mit vertikalen Speichertransistoren in einer Zellenfeldanordnung mit 1-2F2-Zellen
US7016225B2 (en) * 2002-11-26 2006-03-21 Tower Semiconductor Ltd. Four-bit non-volatile memory transistor and array
US6735124B1 (en) * 2002-12-10 2004-05-11 Advanced Micro Devices, Inc. Flash memory device having four-bit cells

Also Published As

Publication number Publication date
US7136301B2 (en) 2006-11-14
TWI251311B (en) 2006-03-11
CN100483719C (zh) 2009-04-29
CN1606166A (zh) 2005-04-13
KR20050033479A (ko) 2005-04-12
US20050073002A1 (en) 2005-04-07
JP2005116667A (ja) 2005-04-28
JP4255797B2 (ja) 2009-04-15
TW200518286A (en) 2005-06-01

Similar Documents

Publication Publication Date Title
US8503213B2 (en) Memory architecture of 3D array with alternating memory string orientation and string select structures
US9698156B2 (en) Vertical thin-channel memory
US8780602B2 (en) Integrated circuit self aligned 3D memory array and manufacturing method
US9024374B2 (en) 3D memory array with improved SSL and BL contact layout
TWI447855B (zh) 具有二極體在記憶串中的三維陣列記憶體結構
US8659944B2 (en) Memory architecture of 3D array with diode in memory string
CN102610615B (zh) 三维nor型阵列的存储器装置
TWI462116B (zh) 具有改良串列選擇線和位元線接觸佈局的三維記憶陣列
JP2007299975A (ja) 半導体装置およびその製造方法
EP1615228A1 (en) Charge trapping non-volatile memory and method for operating same
KR20030094497A (ko) 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 게이트구조를 갖는 불휘발성 메모리 셀 및 그 제조 방법
KR20030055871A (ko) 비휘발성 메모리소자 및 그 제조방법
US20110012188A1 (en) Semiconductor memory device
KR20090006158A (ko) 메모리 디바이스들을 소거 및 프로그래밍하는 방법
US6157056A (en) Semiconductor memory device having a plurality of memory cell transistors arranged to constitute memory cell arrays
KR20090006174A (ko) 메모리 디바이스들을 소거하고 메모리 디바이스를 멀티 레벨로 프로그램하기 위한 방법들
KR100568062B1 (ko) 반도체 기억 장치 및 그 구동 방법
US8759915B2 (en) Semiconductor field-effect transistor, memory cell and memory device
CN112117281A (zh) 半导体器件
WO2008041536A1 (fr) Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement
KR20030057874A (ko) 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법
US8779501B2 (en) Diode-based flash memory device cell string and fabricating method therefor
KR100727446B1 (ko) 반도체 기억장치
JP4506930B2 (ja) 不揮発性記憶装置を含む半導体装置
JP4507023B2 (ja) 不揮発性記憶装置を含む半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160304

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee