JP4255797B2 - 半導体記憶装置及びその駆動方法 - Google Patents
半導体記憶装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4255797B2 JP4255797B2 JP2003346842A JP2003346842A JP4255797B2 JP 4255797 B2 JP4255797 B2 JP 4255797B2 JP 2003346842 A JP2003346842 A JP 2003346842A JP 2003346842 A JP2003346842 A JP 2003346842A JP 4255797 B2 JP4255797 B2 JP 4255797B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- region
- terminal
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 8
- 239000002784 hot electron Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZYHQYSIVGCZMNM-UHFFFAOYSA-N 4-(2-hydroxyethylsulfonyloxy)butyl 2-hydroxyethanesulfonate Chemical compound OCCS(=O)(=O)OCCCCOS(=O)(=O)CCO ZYHQYSIVGCZMNM-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
本発明は、半導体記憶装置及びその駆動方法に関し、特に不揮発性メモリのマルチビット化に関する。
半導体メモリの記憶密度の大容量化は、いわゆるスケーリング則に従って、セルサイズを縮小して行くことによって実現してきた。しかし、セルサイズの縮小化はリソグラフィー等の技術的理由、あるいはメモリセルを構成するゲート絶縁膜やソース拡散層及びドレイン拡散層の薄膜化の限界等により近年ますます困難になりつつある。そこで、この問題を解決するひとつの方法として、一つのメモリセルに多数の情報を記憶させるマルチビット化が試みられている。
マルチビットの不揮発性メモリとして期待されているものに、いわゆるＭＯＮＯＳ型不揮発性半導体記憶装置が挙げられる（非特許文献１参照）。このＭＯＮＯＳ型不揮発性半導体記憶装置では、ゲート絶縁膜がいわゆるＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）構造を有し、シリコン酸化膜を介して注入されるホットエレクトロンの注入箇所を２箇所に分けることにより、１つのメモリセルで２ビットの情報を記憶するマルチビット化を実現している。
また、特許文献１では、ＭＯＮＯＳ型不揮発性半導体記憶装置に対して、ゲート絶縁膜が２層のシリコン窒化膜を有する構成としている。ホットエレクトロンの注入箇所を２箇所に分け、さらにホットエレクトロンが第１層のシリコン窒化膜のみ注入された状態と、第１層及び第２層のシリコン窒化膜まで注入された状態とを区別することで４ビットの情報を記憶するマルチビット化を実現している。
Ｂ．Ｅｉｔａｎ ｅｔ ａｌ．，"Ｃａｎ ＮＲＯＭ，ａ ２‐ｂｉｔ，Ｔｒａｐｐｉｎｇ Ｓｔｏｒａｇｅ ＮＶＭ Ｃｅｌｌ， Ｇｉｖｅ ａ Ｒｅａｌ Ｃｈａｌｌｅｎｇｅ ｔｏ Ｆｌｏａｔｉｎｇ Ｇａｔｅ Ｃｅｌｌｓ ？"ＳＳＤＭ（１９９９）
特開２００１−１１０９１８号公報
しかしながら、従来のＭＯＮＯＳ型不揮発性半導体記憶装置においては一つのメモリセルに対して２ビットのみの情報しか記憶できず、また特許文献１に記載の発明においては４ビットの情報が記憶可能ではあるが、複雑な構造のゲート絶縁膜を有し、製造工程の増加とそれに伴う製造コストの増大という問題を有する。
本発明は上記問題点を鑑みてなされたものであり、製造工程の増加を伴わずに一つのメモリセルの４ビット化を実現することを目的とする。
この発明に係る半導体記憶装置においては、基板表面に線状に規定された第１の活性領域と、前記基板表面に前記第１の活性領域と交差領域を持つように線状に規定された第２の活性領域と、前記第１の活性領域に前記交差領域を挟むように形成された第１の拡散領域、及び第２の拡散領域と、前記第２の活性領域に前記交差領域を挟むように形成された第３の拡散領域、及び第４の拡散領域と、前記基板上に、前記交差領域を通って線状に形成されたゲート構造と、前記第１から第４の拡散領域にそれぞれ接続された第１から第４の端子とを備えるものである。前記ゲート構造は、第１の絶縁膜と、前記第１の絶縁膜上に形成され、電子を捕獲できる第２の絶縁膜と、前記第２の絶縁膜上に形成された第３の絶縁膜とを有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記第１の端子と前記第２の端子は、可逆的に、一方が第１のソース電極、他方が第１のドレイン電極となり、前記第３の端子と前記第４の端子は、可逆的に、一方が第２のソース電極、他方が第２のドレイン電極となる。
請求項１に記載の発明に係る半導体記憶装置によれば、基板表面に線状に規定された第１の活性領域と、前記基板表面に前記第１の活性領域と交差領域を持つように線状に規定された第２の活性領域と、前記第１の活性領域に前記交差領域を挟むように形成された第１の拡散領域、及び第２の拡散領域と、前記第２の活性領域に前記交差領域を挟むように形成された第３の拡散領域、及び第４の拡散領域と、前記基板上に、前記交差領域を通って線状に形成されたゲート構造と、前記第１から第４の拡散領域にそれぞれ接続された第１から第４の端子とを備えている。前記ゲート構造は、第１の絶縁膜と、前記第１の絶縁膜上に形成され、電子を捕獲できる第２の絶縁膜と、前記第２の絶縁膜上に形成された第３の絶縁膜とを有するゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備え、前記第１の端子と前記第２の端子は、可逆的に、一方が第１のソース電極、他方が第１のドレイン電極となり、前記第３の端子と前記第４の端子は、可逆的に、一方が第２のソース電極、他方が第２のドレイン電極となる。従って、ゲート構造を構成するゲート絶縁膜に拡散領域近傍で生じたホットエレクトロンを局在して格納することにより、１つのメモリセルに対して４ビットの情報を記憶することができる。また、複雑な構造を持つゲート絶縁膜からなるゲート構造を必要としないので、製造工程の増加を伴わずに作成することができる。
実施の形態１．
図１は本発明の実施の形態１に係る半導体記憶装置のメモリセルアレイの上面図を表す。図２は１つのメモリセルの上面図を示し、図３は、図２のＡ−Ａ線の断面の概略図であり１つのメモリセルの断面構造を示す。
図１は本発明の実施の形態１に係る半導体記憶装置のメモリセルアレイの上面図を表す。図２は１つのメモリセルの上面図を示し、図３は、図２のＡ−Ａ線の断面の概略図であり１つのメモリセルの断面構造を示す。
図１に示すように、本実施の形態に係る半導体記憶装置の構造は、基板表面、例えばＰ型シリコン基板表面にフィールド酸化膜によって分離された領域である複数の活性領域１０１が、図中横方向に線状に規定されている。また、複数の活性領域１０２が図中縦方向に線状に規定されている。すなわち複数の活性領域１０１及び複数の活性領域１０２が互いに直交し網目状に規定されている。
また、活性領域１０１及び活性領域１０２に対して４５度の方向に、複数のゲート構造ＧNが活性領域１０１と活性領域１０２の交差領域１０３（活性領域１０１と活性領域１０２の重なっている領域）を通って線状に形成されている。また、活性領域１０１及び活性領域１０２にはゲート構造ＧN（以下、単に「ゲート」と称する場合がある）を挟むようにＮ型拡散領域（図３の領域３０６）が形成されている。すなわち、Ｐ型活性領域１０１、１０２のうちゲート構造ＧNに覆われた以外の部分にはＮ型拡散領域が形成されている。
拡散領域にはそれぞれ、上面を覆う層間絶縁膜（図示せず）上に形成されるメタル配線Ｍ1と接続するためのコンタクトＤM、あるいはメタル配線Ｍ2と接続するためのコンタクトＤIが設けられている。複数のメタル配線Ｍ1が図中縦方向に活性領域１０１上に形成されたコンタクトＤMを通るように配置され、複数のメタル配線Ｍ2が図中横方向に活性領域１０２上に形成されたコンタクトＤIを通るように配置されている。
この図において、活性領域１０１と活性領域１０２、及びその交差領域１０３を通って形成されたゲート構造ＧN、そしてそれを挟むように活性領域内に形成された拡散領域と、４つのコンタクトが図中点線の四角で囲むように１つのメモリセルＣIMを構成している。そして４つのコンタクトＤM、ＤM+1、ＤI、ＤI+1は、それぞれメモリセルＣIMの動作に応じてドレイン端子とソース端子のいずれかに対応する。
ここで、上記の構成はこの形に限定されるものでは無い。ゲート構造ＧNは交差領域１０３を通って形成されていれば、活性領域１０１及び活性領域１０２と４５度の角度で交差する必要はない。ただし、ゲート構造ＧNを活性領域１０１に対して例えば４５度より小さな角度で拡散領域１０３と交差するように形成すると、ゲート構造ＧNが他の交差領域も通るように、活性領域１０２の間隔を広げて規定する必要がある。
しかし、上記の構成のように、ゲート構造ＧNが活性領域１０１及び活性領域１０２と４５度の角度に交差するように形成することで、活性領域１０１間の間隔と活性領域１０２間の間隔を等しく規定できるので、メモリセル面積を小さくすることができる。
また、後述するように、ゲート構造ＧNはゲート絶縁膜とその上に形成されたゲート電極から構成されている。ここで、ゲート構造ＧNのうちゲート絶縁膜のみを交差領域１０３上に点在して形成し、ゲート電極を線状に形成しても良い。
しかし、本実施の形態の構成のようにゲート絶縁膜とゲート電極を同じ形状にすることで、ゲート絶縁膜のみを点在させる構成に対して、ゲート絶縁膜及びゲート電極を同時に形成できるので、フォトリソグラフィー工程やエッチング工程等を省略することができる。
図２は図１に示されたメモリセルアレイのうち１つのメモリセルＣIMを抜き出して、寸法例を示した上面図である。この図ではメタル配線Ｍ1及びＭ2の図示を省略している。活性領域１０１及び活性領域１０２の幅Ｗ1を０．１２μｍとする場合、ゲート構造ＧNの幅ＷGATEは、交差領域１０３を覆うように構成すると約０．１７μｍとなる。また、ゲート構造ＧNは活性領域１０１及び活性領域１０２に対してα＝４５度の角度で交差している。このように構成した場合、メモリセルの幅Ｗ2は０．４４μｍ程度となる。
図３は、図２のＡ−Ａ線の断面の概略図である。シリコン基板上にゲート構造ＧNが形成されている。ゲート構造ＧNは、シリコン酸化膜３０１と、シリコン酸化膜３０１上に形成されたシリコン窒化膜３０２と、シリコン窒化膜３０２上に形成されたシリコン酸化膜３０３によって構成されたいわゆるＯＮＯ（Ｏｘｉｄｅ‐Ｎｉｔｒｉｄｅ‐Ｏｘｉｄｅ）膜をゲート絶縁膜３０４として有し、このゲート絶縁膜３０４上にゲート電極３０５としてポリシリコン膜が形成された構造を備えている。すなわち、この実施の形態においては、第１の絶縁膜及び第３の絶縁膜としてシリコン酸化膜が使われている。そして、第２の絶縁膜としてシリコン窒化膜が使われている。シリコン窒化膜は膜中に多数のトラップを有し、電子を離散的に捕獲する性質を持つことが一般的に知られている。
このゲート構造ＧNを挟んで拡散領域３０６が形成されている。すなわち、図２において、活性領域１０１のうちゲート構造ＧNで覆われていない領域に拡散領域３０６が形成されている。図３において、図中左側の拡散領域３０６にはコンタクトＤMが、そして図中右側の拡散領域３０６にはコンタクトＤM+1が形成されているが具体的なコンタクトの構造は省略されている。
以下、本実施の形態に係る半導体記憶装置の駆動方法について説明する。例えば、メモリセルアレイの中で図１に示されたメモリセルＣIMを駆動するときは、Ｎ番目のゲートＧNを選択する。このとき番号ＮはＮ＝Ｉ＋Ｍ−１で与えられる。一般にメモリセルＣPQを駆動する場合には、Ｒ（＝Ｐ＋Ｑ−１）番目のゲートＧRを選択するようにする。このようにすると、図１で同じゲートを有する他のメモリセルＣI-1M+1、ＣI+1M-1を駆動する場合においても、ゲートＧN（Ｎ＝Ｉ＋Ｍ−１）を選択するようにできる。そして、ＤM及びＤM+1がそれぞれソース端子及びドレイン端子の一方のペアとして選択され、ＤI及びＤI+1が他方のペアとして選択される。
図４はこのようにして選択されたメモリセルＣIMを示す上面図である。この図においても図２と同様にメタル配線Ｍ1及びメタル配線Ｍ2の図示は省略している。またＴ1からＴ4は、後述するメモリセルの書込み動作によりゲートＧNの有するシリコン窒化膜３０２に格納される電子の位置（電子の書込み位置）を表す。図５から図８は、図４のＢ−Ｂ腺に対応する断面の概略図である。これらの図においても図３と同様に、コンタクトＤMとＤM+1の具体的な形状については省略されている。
以下、図５を参照して書込み動作について説明する。図４及び図５に示される電子の書込み位置Ｔ1に電子を格納する場合には、図５においてゲートＧNのゲート電極３０５に書込みゲート電圧として１０Ｖ程度の電圧を印加し、ドレイン端子であるＤMに４Ｖ程度印加し、さらにソース端子であるＤM+1に基準電圧として０Ｖを印加、すなわち接地する。
この場合、ソース端子ＤM+1側の拡散領域（以下単に「ソース」と称する場合がある）から供給された電子は、ゲートＧN下に形成された反転層５０１を通過中にエネルギーを付与され、ドレイン端子ＤM側の拡散領域（以下単に「ドレイン」と称する場合がある）近傍でいわゆるホットエレトロンになる。このホットエレクトロンはゲート電極３０５に印可された正の電圧により、シリコン酸化膜３０１を通過して、電子の書込み位置Ｔ1のシリコン窒化膜３０２に格納（捕獲）されることになる。
また、電子の書込み位置Ｔ2に電子を格納するには、図５とは反対にＤM+1をドレイン端子として４Ｖ程度を印加し、ＤMをソース端子として接地し、ゲート電極３０５に電圧１０Ｖ程度を印加する。
ここで、書込みゲート電圧は１０Ｖである必要は無いが、書込み位置Ｔ 1 に電子が格納された状態であってもドレイン電流が流れるように、しきい値電圧以上に設定しなければならない。一般に、書込み位置に電子が格納されている場合、ゲートに印加された電圧による電界は、格納された電子によって一部遮蔽されるので、反転層を形成するためには余分に電圧を加える必要がある。
すなわち、書込み位置Ｔ 1 に電子が格納されていない状態に比べしきい値電圧は高くなる。そして書込みゲート電圧をこのように設定すると、例えば書込み位置Ｔ1に既に電子が格納されている状態であっても、ドレイン電流が流れ、書込み位置Ｔ2にも電子をさらに格納させることができる。
電子の書込み位置Ｔ3あるいはＴ4に電子を格納する動作は、ＤI+1とＤIをそれぞれソース端子またはドレイン端子として、上記と同じ動作をすればよい。重複するので詳細な説明は省略する。
次に図６を参照して消去動作について説明する。電子の書込み位置Ｔ1に格納された電子を消去するには、ドレイン端子ＤMに消去電圧を７Ｖ程度印加する。さらにゲート電極３０５に消去ゲート電圧を−３Ｖ程度印加する。そしてソース端子ＤM+1はオープンにする。この時、ドレインと活性領域とで構成されるＰＮ接合には逆方向のバイアスが印加されることになり、ドレイン近傍で電子と空孔の対が発生する。この時生じた空孔はゲート電極３０５に印加された消去ゲート電圧により、シリコン酸化膜３０１を通過してシリコン窒化膜３０２に注入され、書込み位置Ｔ1に既に格納されている電子の電荷を中和する。
同様にして、電子の書込み位置Ｔ2に格納された電荷を中和するには、図６とは反対にＤM+1に消去電圧を７Ｖ程度印可し、ＤMをオープンとし、ゲート電極３０５に消去ゲート電圧を−３Ｖ程度印加する。また、ＤM+1とＤMに同時に消去電圧を印加し、ゲート電極３０５に消去ゲート電圧をかけることにより、電子の書込み位置Ｔ1及び電子の書込み位置Ｔ2に格納された電荷を同時に中和することもできる。
電子の書込み位置Ｔ3あるいはＴ4に格納された電荷を中和するには、ＤI+1とＤIをそれぞれソース端子またはドレイン端子として上記と同じ動作をすればよい。重複するので詳細な説明は省略する。なお、上述の場合にソースを必ずしもオープンにする必要はなく、電子と空孔の対が発生しない程度の電圧は印加してもよい。
次に図７及び図８を参照して読出し方法について説明する。電子の書込み位置Ｔ1に電子が存在するか否かの情報を読出すためには、Ｄ M+1 をドレイン端子として読出し電圧を１．５Ｖ程度印加する。そしてＤ M をソース端子として接地し、ゲート電極３０５に読出しゲート電圧を３Ｖ程度印加する。すなわち、電子の書込み位置Ｔ1に電子を書込む動作とＤ M とＤ M+1 の役割を反対に設定する。ここで、読出しゲート電圧は３Ｖに限らない。ただし、電子が書込み位置Ｔ 1 に格納されていない状態でのしきい値電圧以上で、書込み位置Ｔ 1 下に反転層が形成されない程度の電圧であることが必要である。
このようにすると、電子の書込み位置Ｔ1に電子が格納されている書込み状態の場合、格納された電子のためにゲート下部の反転層７０１がソース付近には形成されず、ドレイン電流が流れない（図７参照）。電子の書込み位置Ｔ1に電子が格納されていない消去状態では、ドレインからソースまで反転層８０１が形成されてドレイン電流が矢印の方向に流れる（図８参照）。
ここで、書込み位置Ｔ2に電子が既に格納されている場合、書込み位置Ｔ2の下部の領域には反転層が形成されないことになる。しかし、この領域はドレインに印加された電圧により空乏層が形成される領域に重なっており、そしてこの空乏層内には電子をドレインへ運ぶ向きに電界が発生している。従って、ドレイン近傍までたどり着いた電子は、空乏層内の電界によって吸引されドレイン電極へと流れることになる。
すなわち、上記のように各端子に電圧を印加すれば、ドレイン電流が流れるか否かで、電子の書込み位置Ｔ1に電子が格納されている書込み状態か、あるいは格納されていない消去状態かを判断することができる。
以下、同様に電子の書込み位置Ｔ2に電子が格納されているか否かは、図７，８とは反対にＤM+1端子をソース端子として接地し、ＤM端子をドレイン端子として読出し電圧を１．５Ｖ程度印加し、ゲート電極３０５に読出しゲート電圧を印加した時にドレイン電流が流れるか否かで判断する。また電子の書込み位置Ｔ3あるいはＴ4に電子が書込まれているか否かの判断は、ＤI とＤI+1をそれぞれソース端子またはドレイン端子として上記と同じ動作をすればよい。説明は重複するので省略する。
上記の説明では、ＤM+1及びＤMがそれぞれソース端子及びドレイン端子の一方のペアとして選択され、ＤI+1及びＤIが他方のペアとして選択された場合を説明したが、ＤM及びＤIを一方のペアとして選択し、ＤM+1及びＤI+1を他方のペアとして選択しても良い。さらに、ＤM及びＤI+1を一方のペアとして選択し、ＤM+1及びＤIを他方のペアとして選択することもできる。
この実施の形態に係る半導体記憶装置では、２つの活性領域１０１、１０２を交差するように配置し、その交差領域１０３を通るようにゲート構造ＧNが形成されている。そして、ゲート構造ＧNに覆われていない活性領域には拡散領域３０６が形成されている。したがって、拡散領域近傍で生じたホットエレクトロンを利用すれば拡散領域近傍のゲート絶縁膜３０４に電子をそれぞれ局在して格納するようにできる。
すなわち、ゲート構造ＧNは拡散領域と４箇所で接しており、それぞれの拡散領域近傍のゲート絶縁膜３０４に電子を局在して格納するようにできるので、１つのメモリセルで４ビットの情報を記憶することができる。また、本実施の形態では複雑なゲート構造を必要としないので、製造工程の増加を伴わずに作成できる。
ここで、ゲート構造ＧNにおけるゲート絶縁膜３０４及びゲート電極３０５は本実施の形態の構造および材料に限定されるものではない。ゲート絶縁膜３０４は電子を局在的に格納し保持できるものであれば良い。しかし、本実施の形態のようにゲート絶縁膜３０４としてシリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層構造からなるいわゆるＯＮＯ膜を使用すると、ＯＮＯ膜を構成するシリコン酸化膜及びシリコン窒化膜はいずれも半導体記憶装置用の材料として広く知られ、また物理的特性、化学的特性や成膜技術等についても過去からの蓄積があり確立されているので信頼性を高くかつ製造コストを抑えて作成することができる。
また、ゲート電極３０５においても本実施の形態ではポリシリコン膜を用いたが、導電性の材料であればよくポリシリコン膜に限定されるものではない。例えば、ゲート電極３０５としてより低抵抗な金属を用いてゲート電極３０５を低抵抗化すれば、配線遅延を減少させ高速動作に寄与することができる。
本実施の形態の書込み動作によれば、拡散領域近傍で生じたホットエレクトロンを利用するので、ゲート絶縁膜３０４のうち電子の格納位置を拡散領域近傍に局在させることができる。これにより、ゲート絶縁膜３０４の拡散領域近傍それぞれ４箇所に電子を局在して格納することができる。また消去動作においても消去したい電子近傍でホットホールを発生させ、それをゲート絶縁膜３０４に注入することにより行われるので、格納された電子をそれぞれ独立して消去することができる。
さらに、読出し動作においても、局在してゲート絶縁膜３０４中に存在する電子の有無により、ソースまで反転層が形成され電流が流れるか否かが決まるので、それぞれの情報を独立に読出すことができる。また、４つのコンタクトを２組のペアへ分ける選び方が３通りあるので回路構成の自由度を増すことができる。
１０１，１０２ 活性領域、１０３ 交差領域、ＧN ゲート構造、３０１，３０３ シリコン酸化膜、３０２ シリコン窒化膜、３０４ ゲート絶縁膜、３０５ ゲート電極、３０６ 拡散領域、ＤI，ＤM コンタクト。
Claims (5)
- 基板表面に線状に規定された第１の活性領域と、
前記基板表面に前記第１の活性領域と交差領域を持つように線状に規定された第２の活性領域と、
前記第１の活性領域に前記交差領域を挟むように形成された第１の拡散領域、及び第２の拡散領域と、
前記第２の活性領域に前記交差領域を挟むように形成された第３の拡散領域、及び第４の拡散領域と、
前記基板上に、前記交差領域を通って線状に形成されたゲート構造と、
前記第１から第４の拡散領域にそれぞれ接続された第１から第４の端子と、
を備え、
前記ゲート構造は、第１の絶縁膜と、
前記第１の絶縁膜上に形成され、電子を捕獲できる第２の絶縁膜と、
前記第２の絶縁膜上に形成された第３の絶縁膜とを有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とを備え、
前記第１の端子と前記第２の端子は、可逆的に、一方が第１のソース電極、他方が第１のドレイン電極となり、
前記第３の端子と前記第４の端子は、可逆的に、一方が第２のソース電極、他方が第２のドレイン電極となる、
半導体記憶装置。 - 前記第１の活性領域及び前記第２の活性領域は直角に交差し、前記ゲート構造は前記第１の活性領域及び前記第２の活性領域に対して４５度の角度で交差することを特徴とする
請求項１に記載の半導体記憶装置。 - 前記ゲート電極がポリシリコンであることを特徴とする請求項１又は２に記載の半導体記憶装置。
- 請求項１から３のいずれかに記載の半導体記憶装置の駆動方法であって、
前記４つの端子を所定の２組のペアに分け、一方のペアの一方の端子に書込み電圧を印加し、他方の端子に基準電圧を印加し、前記ゲート電極に書込みゲート電圧を印加することにより前記第２の絶縁膜に電子を格納する書込み工程と、
前記一方の端子に消去電圧を印加し、あるいは両方の端子に消去電圧を印加し、前記ゲート電極に消去ゲート電圧を印加することにより前記第２の絶縁膜に格納された電子を消去する消去工程と、
前記一方の端子に前記基準電圧を印加し、前記他方の端子に読出し電圧を印加し、前記ゲート電極に読出しゲート電圧を印加することにより、ドレイン電流が流れるか否かで前記第２の絶縁膜に格納された電子が存在するか否かを判断する読出し工程と、
を備える半導体記憶装置の駆動方法。 - 請求項４に記載の半導体記憶装置の駆動方法であって、
他方のペアについても前記一方のペアと同様の書込み工程と、
消去工程と、
読出し工程と、
を行うことを特徴とする半導体記憶装置の駆動方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003346842A JP4255797B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体記憶装置及びその駆動方法 |
| TW093128542A TWI251311B (en) | 2003-10-06 | 2004-09-21 | Semiconductor memory device and driving method thereof |
| US10/956,124 US7136301B2 (en) | 2003-10-06 | 2004-10-04 | Semiconductor memory device and driving method thereof |
| KR1020040079079A KR100568062B1 (ko) | 2003-10-06 | 2004-10-05 | 반도체 기억 장치 및 그 구동 방법 |
| CNB2004100835623A CN100483719C (zh) | 2003-10-06 | 2004-10-08 | 半导体存储器及其驱动方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003346842A JP4255797B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体記憶装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005116667A JP2005116667A (ja) | 2005-04-28 |
| JP4255797B2 true JP4255797B2 (ja) | 2009-04-15 |
Family
ID=34386386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003346842A Expired - Fee Related JP4255797B2 (ja) | 2003-10-06 | 2003-10-06 | 半導体記憶装置及びその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7136301B2 (ja) |
| JP (1) | JP4255797B2 (ja) |
| KR (1) | KR100568062B1 (ja) |
| CN (1) | CN100483719C (ja) |
| TW (1) | TWI251311B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032797A (ja) * | 2004-07-20 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US7687370B2 (en) * | 2006-01-27 | 2010-03-30 | Freescale Semiconductor, Inc. | Method of forming a semiconductor isolation trench |
| KR100706817B1 (ko) * | 2006-03-13 | 2007-04-12 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 형성 방법 |
| JP4680116B2 (ja) * | 2006-03-31 | 2011-05-11 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP2008027938A (ja) * | 2006-07-18 | 2008-02-07 | Oki Electric Ind Co Ltd | 不揮発性メモリ |
| US7608504B2 (en) * | 2006-08-30 | 2009-10-27 | Macronix International Co., Ltd. | Memory and manufacturing method thereof |
| JP2008153424A (ja) | 2006-12-18 | 2008-07-03 | Oki Electric Ind Co Ltd | 半導体記憶装置及びこの半導体記憶装置への情報の記録方法 |
| KR101442175B1 (ko) | 2008-05-23 | 2014-09-18 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 메모리 셀 어레이의 배치방법 |
| JP5462500B2 (ja) * | 2009-02-27 | 2014-04-02 | ラピスセミコンダクタ株式会社 | 不揮発性メモリ装置 |
| JP2019057532A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 半導体メモリ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001110918A (ja) | 1999-10-04 | 2001-04-20 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| JP4014431B2 (ja) * | 2002-03-27 | 2007-11-28 | 富士通株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
| JP2003309194A (ja) * | 2002-04-18 | 2003-10-31 | Nec Electronics Corp | 半導体記憶装置とその製造方法 |
| DE10241173A1 (de) * | 2002-09-05 | 2004-03-11 | Infineon Technologies Ag | Halbleiterspeicher mit vertikalen Speichertransistoren in einer Zellenfeldanordnung mit 1-2F2-Zellen |
| US7016225B2 (en) * | 2002-11-26 | 2006-03-21 | Tower Semiconductor Ltd. | Four-bit non-volatile memory transistor and array |
| US6735124B1 (en) * | 2002-12-10 | 2004-05-11 | Advanced Micro Devices, Inc. | Flash memory device having four-bit cells |
-
2003
- 2003-10-06 JP JP2003346842A patent/JP4255797B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-21 TW TW093128542A patent/TWI251311B/zh not_active IP Right Cessation
- 2004-10-04 US US10/956,124 patent/US7136301B2/en active Active
- 2004-10-05 KR KR1020040079079A patent/KR100568062B1/ko not_active IP Right Cessation
- 2004-10-08 CN CNB2004100835623A patent/CN100483719C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7136301B2 (en) | 2006-11-14 |
| TWI251311B (en) | 2006-03-11 |
| KR100568062B1 (ko) | 2006-04-07 |
| CN100483719C (zh) | 2009-04-29 |
| CN1606166A (zh) | 2005-04-13 |
| KR20050033479A (ko) | 2005-04-12 |
| US20050073002A1 (en) | 2005-04-07 |
| JP2005116667A (ja) | 2005-04-28 |
| TW200518286A (en) | 2005-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI447855B (zh) | 具有二極體在記憶串中的三維陣列記憶體結構 | |
| US8503213B2 (en) | Memory architecture of 3D array with alternating memory string orientation and string select structures | |
| US9698156B2 (en) | Vertical thin-channel memory | |
| US8780602B2 (en) | Integrated circuit self aligned 3D memory array and manufacturing method | |
| KR100468745B1 (ko) | 실리콘-옥사이드-나이트라이드-옥사이드-실리콘 게이트구조를 갖는 불휘발성 메모리 셀 및 그 제조 방법 | |
| US8890233B2 (en) | 3D memory array with improved SSL and BL contact layout | |
| TWI658571B (zh) | 電荷捕獲非揮發性記憶體裝置、製造其之方法及操作其之方法 | |
| CN102610615B (zh) | 三维nor型阵列的存储器装置 | |
| JP2007299975A (ja) | 半導体装置およびその製造方法 | |
| US7940573B2 (en) | Nonvolatile semiconductor memory and method for driving the same | |
| EP1884956B1 (en) | Non-volatile memory device having pass transistors and method of operating the same | |
| JP4255797B2 (ja) | 半導体記憶装置及びその駆動方法 | |
| KR20070098463A (ko) | 반도체장치 및 그 제조방법 | |
| JP2009530843A (ja) | 半導体電界効果トランジスタ、メモリセル、およびメモリ素子 | |
| JP2005347589A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| WO2008041536A1 (fr) | Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement | |
| KR20100004772A (ko) | 반도체 장치 및 그 동작 방법 | |
| KR100727446B1 (ko) | 반도체 기억장치 | |
| JP4506930B2 (ja) | 不揮発性記憶装置を含む半導体装置 | |
| JP4507023B2 (ja) | 不揮発性記憶装置を含む半導体装置 | |
| JP5005993B2 (ja) | 不揮発性半導体メモリ装置及びその製造方法と半導体メモリ・システム | |
| JP2005064541A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081223 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081223 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090128 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4255797 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |