JP2009530843A - 半導体電界効果トランジスタ、メモリセル、およびメモリ素子 - Google Patents
半導体電界効果トランジスタ、メモリセル、およびメモリ素子 Download PDFInfo
- Publication number
- JP2009530843A JP2009530843A JP2009501022A JP2009501022A JP2009530843A JP 2009530843 A JP2009530843 A JP 2009530843A JP 2009501022 A JP2009501022 A JP 2009501022A JP 2009501022 A JP2009501022 A JP 2009501022A JP 2009530843 A JP2009530843 A JP 2009530843A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- region
- strip
- line
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000015654 memory Effects 0.000 title claims description 85
- 230000005669 field effect Effects 0.000 title claims description 4
- 239000000463 material Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000007667 floating Methods 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 239000011859 microparticle Substances 0.000 claims description 5
- 239000002105 nanoparticle Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 150000004770 chalcogenides Chemical class 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000003491 array Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002052 molecular layer Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
- H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
Vth=Vth0+f(Vb)
となり、ここで、f(Vb)は、バルク電圧Vbの(既知の)関数であり、正の値である。特に、ゲート端子Gに電圧がない場合には、
|Vth0|>|f(Vb)|
であれば、閾値電圧Vthは負であり、代わりに、
|Vth0|<|f(Vb)|
であれば、閾値電圧Vthは正である。
Vthv=Vth0v+f(Vb)、
Vthp=Vth0p+f(Vb)、
によって表され、ここで、f(Vb)はバルク電圧Vbの(既知の)関数である。
Claims (22)
- 半導体材料の第1の導電性ストリップ(10)と、
該第1の導電性ストリップのチャネル部(5c)と対面する半導体材料の制御ゲート領域(7;35;55)と、
該第1の導電性ストリップと該制御ゲート領域との間に配置される絶縁領域(6;32;52)と、
を備える、半導体素子(1;38;48)であって、
該第1の導電性ストリップ(10)は、第1の導電型の伝導線(5)と、第2の導電型の制御線(4)とを備え、該伝導線(5)および制御線(4)は、隣接して互いに電気的に接触しており、かつ、該伝導線(5)は、該チャネル部(5c)と、該チャネル部の反対側に配置される第1の伝導部(5a)および第2の伝導部(5b)とを備える、
素子。 - 前記素子の第1の動作状態においては、前記チャネル部(5c)のピンチオフと、前記第1および第2の伝導部(5a、5b)の間の電気的断絶を引き起こすように、かつ、該素子の第2の動作状態においては、該第1および第2の伝導部(5a、5b)の間の電気的導通を維持するように、前記制御ゲート領域(7;35;55)および前記制御線(4)にそれぞれの制御電圧を供給するように構成される、第1および第2のバイアス手段(G、B)をさらに備える、請求項1に記載の素子。
- 前記伝導線(5)および制御線(4)は互いに接触している、請求項1または請求項2に記載の素子。
- 前記伝導線(5)および制御線(4)は、互いに重なっている、請求項1〜請求項3のいずれか1項に記載の素子。
- 半導体本体(2)と、該半導体本体(2)と前記第1のストリップ(10)との間に配置される誘電体層(3)とを備える、請求項1〜請求項4のいずれか1項に記載の素子。
- 電界効果トランジスタ(1)を形成する、請求項1〜請求項5のいずれか1項に記載の素子。
- メモリセル(38;48)を形成する、請求項1〜請求項5のいずれか1項に記載の素子。
- 前記メモリセル(38;48)は、前記絶縁領域(32;53)を組み込み、かつ前記制御ゲート領域(35、55)と前記チャネル部(5c)との間に配置される、絶縁されたゲート領域(31;51)を備える、請求項7に記載の素子。
- 前記絶縁されたゲート領域は、半導体材料のフローティングゲート領域(31;51)を備える、請求項8に記載の素子。
- 前記フローティングゲート領域(31;51)は、窒化ケイ素、互いに分離したマイクロ粒子/ナノ粒子によって形成されるポリシリコン、およびカルコゲナイドのうちから選択された材料の層(33;53)を備える、請求項8に記載の素子。
- 前記第1の導電性ストリップ(10)に対して横方向に延在する第2の導電性ストリップ(7)に属する前記制御ゲート領域(7;35;55)から成る、請求項1〜請求項10のいずれか1項に記載の素子。
- 前記第1の導電型はNであり、前記第2の導電型はPである、請求項1〜請求項11のいずれか1項に記載の素子。
- 互いに平行に延在する、複数の第1の導電性ストリップ(10)と、
互いに平行に延在し、かつ該第1の導電性ストリップ(10)に対して横方向に延在する、複数の第2の導電性ストリップ(17;20;36;41;56;61)と、
該第1の導電性ストリップと該第2の導電性ストリップとの間の交点に配置される、複数の第1の絶縁領域(16;21;32;57)と、
を備える、請求項1〜請求項12のいずれか1項に記載の半導体素子(1;38,48)の配列(12;18;30;40;50;60)であって、
各々の該第1の導電性ストリップ(17;20;36;41;56;61)は、互いに隣接する第1の伝導線(15)と第1の制御線(14)とを備え、該第1の伝導線(15)は第1の導電型であり、該第1の制御線(14)は第2の導電型であり、該第1の伝導線(15)の各々は、それぞれの第2の導電性ストリップ(17;20;36;41;56;61)と各々対面する複数の第1のチャネル部(5c)と、該第1のチャネル部(5c)の反対側に配置される複数の第1および第2の伝導部(5a、5b)とを備え、該第2の導電性ストリップ(17;20;35;41;55;61)は、該第1の導電性ストリップのそれぞれの第1のチャネル部と各々対面する制御ゲート領域(7;35;55)を形成する、
配列。 - 前記配列の第1の動作状態においては、前記第1のチャネル部(5c)の少なくとも1つのピンチオフと、1つの該第1のチャネル部と隣接するそれぞれの第1伝導部(5a)とそれぞれの第2の伝導部(5b)との間の電気的断絶とを引き起こし、よって該第1のチャネル部および該隣接する第1および第2の伝導部によって形成される半導体素子をスイッチオフにするように、あるいは、該配列の第2の動作状態においては、該それぞれの第1の伝導部(5a)と該それぞれの第2の伝導部(5b)との間の電気的導通を維持し、よって該半導体素子をオンにするように、前記第2の導電性ストリップ(17;20;36;41;56;61)の少なくとも1つに、および前記第1の制御線(14)の少なくとも1つに、それぞれの制御電圧(Vg、Vb)を供給するように構成される、第1および第2のバイアス手段(G、B)をさらに備える、請求項13に記載の配列。
- 前記第1の絶縁領域(16;21;32;57)は、同じ層に属する、請求項13または請求項14に記載の配列。
- 前記第1の絶縁領域(32;57)と前記第2の導電性ストリップ(36;41;56;61)との間に配置される、複数の第1の電荷トラップ領域(33;58)と複数の第2の絶縁領域(34;59)とを備える、請求項13〜請求項15のいずれか1項に記載の配列。
- 前記第1の電荷トラップ領域は、半導体材料のフローティングゲート領域である、請求項16に記載の配列。
- 前記第1の電荷トラップ領域(33;58)は、窒化ケイ素、互いに分離したマイクロ粒子/ナノ粒子によって形成されるポリシリコン、カルコゲナイドのうちから選択された材料で作られる、請求項16に記載の配列。
- 前記第1の電荷トラップ領域(33;58)は、同じ層に属し、前記第2の絶縁領域(34;59)は、同じ層に属する、請求項18に記載の配列。
- 三次元配列(40;60)を形成する、請求項13〜請求項19のいずれか1項に記載の配列であって、該配列は、
互いに平行に、かつ前記第2の導電性ストリップ(41;61)に対して横方向に延在する、複数の第3の導電性ストリップ(41;61)と、
該第2と第3の導電性ストリップの間の交点に配置される、複数の第3の絶縁領域(32;57)と、
を備え、
各々の該第2の導電性ストリップ(41;61)は、互いに隣接する第2の伝導線(43;63)と第2の制御線(42;62)とを備え、各々の該第3の導電性ストリップ(41;61)は、互いに隣接する第3の伝導線(43;63)と第3の制御線(42;62)とを備え、該第2および第3の伝導線(43;63)は前記第1の導電型であり、該第2および第3の制御線(42;62)は前記第2の導電型であり、該第2の伝導線(43;63)は、それぞれの第3の導電性ストリップ(41;61)と各々対面する複数の第2のチャネル部(5c)と、該第2のチャネル部の反対側に配置されるその複数の第1および第2の伝導部(5a、5b)とを備え、該第3の導電性ストリップ(41;61)の該第3の制御線(42;62)は、該第2のチャネル部と対面する、
配列。 - 請求項16〜請求項19のいずれかに応じて、前記第2の絶縁領域(32;57)と前記第3の導電性ストリップ(41;61)との間に配置される、複数の第2の電荷トラップ領域(33;58)と複数の第4の絶縁領域(34;59)とを備える、請求項20に記載の配列。
- 前記第4の絶縁領域(34;59)は、前記第3の絶縁領域(32;57)よりも大きな厚さを有し、前記第2の絶縁領域(34;59)は、前記第1の絶縁領域(32;57)よりも大きな厚さを有する、請求項21に記載の配列。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/IT2006/000170 WO2007108017A1 (en) | 2006-03-20 | 2006-03-20 | Semiconductor field-effect transistor, memory cell and memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009530843A true JP2009530843A (ja) | 2009-08-27 |
Family
ID=37394248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009501022A Pending JP2009530843A (ja) | 2006-03-20 | 2006-03-20 | 半導体電界効果トランジスタ、メモリセル、およびメモリ素子 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8759915B2 (ja) |
EP (1) | EP1997148A1 (ja) |
JP (1) | JP2009530843A (ja) |
CN (1) | CN101461067B (ja) |
WO (1) | WO2007108017A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007108017A1 (en) | 2006-03-20 | 2007-09-27 | Stmicroelectronics S.R.L. | Semiconductor field-effect transistor, memory cell and memory device |
CN103456735A (zh) * | 2012-06-05 | 2013-12-18 | 中芯国际集成电路制造(上海)有限公司 | Cmos器件及其制造方法 |
US11145379B2 (en) * | 2019-10-29 | 2021-10-12 | Key Foundry Co., Ltd. | Electronic fuse cell array structure |
KR102284263B1 (ko) | 2019-10-29 | 2021-07-30 | 주식회사 키 파운드리 | 이-퓨즈 셀 및 이를 포함하는 비휘발성 메모리 장치 |
US11309247B2 (en) * | 2019-10-31 | 2022-04-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device, and associated method and system |
US20220037519A1 (en) * | 2020-07-29 | 2022-02-03 | Fu-Chang Hsu | Transistor structures and associated processes |
WO2023091898A1 (en) * | 2021-11-16 | 2023-05-25 | Hsu Fu Chang | Advanced structures having mosfet transistors and metal layers |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077364A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004507091A (ja) * | 2000-08-14 | 2004-03-04 | マトリックス セミコンダクター インコーポレーテッド | 高集積アレイおよび電荷記憶デバイス、ならびにこれらの製造方法 |
JP2004517466A (ja) * | 2000-08-29 | 2004-06-10 | ボイシ ステイト ユニヴァーシティー | ダマシン・ダブルゲート・トランジスタ及びこれに関連する製造方法 |
WO2004061863A2 (en) * | 2002-12-31 | 2004-07-22 | Matrix Semiconductor, Inc. | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6034882A (en) * | 1998-11-16 | 2000-03-07 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US6479843B2 (en) * | 2000-04-27 | 2002-11-12 | Motorola, Inc. | Single supply HFET with temperature compensation |
US6617653B1 (en) * | 2000-05-31 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Misfet |
US6501111B1 (en) * | 2000-06-30 | 2002-12-31 | Intel Corporation | Three-dimensional (3D) programmable device |
US6737675B2 (en) * | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
US7005350B2 (en) * | 2002-12-31 | 2006-02-28 | Matrix Semiconductor, Inc. | Method for fabricating programmable memory array structures incorporating series-connected transistor strings |
US7186713B2 (en) | 2003-01-21 | 2007-03-06 | Ecopia Biosciences, Inc. | Farnesyl dibenzodiazepinones and methods of treating cancer using same |
US7019342B2 (en) * | 2003-07-03 | 2006-03-28 | American Semiconductor, Inc. | Double-gated transistor circuit |
WO2007108017A1 (en) | 2006-03-20 | 2007-09-27 | Stmicroelectronics S.R.L. | Semiconductor field-effect transistor, memory cell and memory device |
-
2006
- 2006-03-20 WO PCT/IT2006/000170 patent/WO2007108017A1/en active Application Filing
- 2006-03-20 CN CN200680054287XA patent/CN101461067B/zh active Active
- 2006-03-20 US US12/293,534 patent/US8759915B2/en active Active
- 2006-03-20 EP EP06745237A patent/EP1997148A1/en not_active Withdrawn
- 2006-03-20 JP JP2009501022A patent/JP2009530843A/ja active Pending
-
2014
- 2014-06-20 US US14/311,061 patent/US9287284B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001077364A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2004507091A (ja) * | 2000-08-14 | 2004-03-04 | マトリックス セミコンダクター インコーポレーテッド | 高集積アレイおよび電荷記憶デバイス、ならびにこれらの製造方法 |
JP2004517466A (ja) * | 2000-08-29 | 2004-06-10 | ボイシ ステイト ユニヴァーシティー | ダマシン・ダブルゲート・トランジスタ及びこれに関連する製造方法 |
WO2004061863A2 (en) * | 2002-12-31 | 2004-07-22 | Matrix Semiconductor, Inc. | Programmable memory array structure incorporating series-connected transistor strings and methods for fabrication and operation of same |
Also Published As
Publication number | Publication date |
---|---|
US8759915B2 (en) | 2014-06-24 |
EP1997148A1 (en) | 2008-12-03 |
US20100213529A1 (en) | 2010-08-26 |
WO2007108017A1 (en) | 2007-09-27 |
CN101461067B (zh) | 2011-01-19 |
US9287284B2 (en) | 2016-03-15 |
US20140302649A1 (en) | 2014-10-09 |
CN101461067A (zh) | 2009-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9343152B2 (en) | Cell array with a manufacturable select gate for a nonvolatile semiconductor memory device | |
US8482057B2 (en) | Circuit and method for a three dimensional non-volatile memory | |
KR101169396B1 (ko) | 비휘발성 메모리 소자 및 그 동작 방법 | |
CN102610615B (zh) | 三维nor型阵列的存储器装置 | |
JP5759285B2 (ja) | ストリング選択線及びビット線の改善されたコンタクトレイアウトを有する3次元メモリアレイ | |
US10461095B2 (en) | Ferroelectric non-volatile memory | |
JP5579808B2 (ja) | 双方向分割ゲートnandフラッシュメモリ構造及びアレイ、そのプログラミング方法、消去方法及び読み出し方法、並びに、製造方法 | |
KR101283539B1 (ko) | 역전 구조의 비휘발성 메모리 소자, 그 스택 모듈 및 그제조 방법 | |
US9287284B2 (en) | Semiconductor field-effect transistor, memory cell and memory device | |
US10453861B1 (en) | Ferroelectric non-volatile memory | |
US20130003434A1 (en) | Method for operating a semiconductor structure | |
JP2007299975A (ja) | 半導体装置およびその製造方法 | |
TW202111918A (zh) | 非揮發性記憶裝置 | |
US10453862B1 (en) | Ferroelectric non-volatile memory | |
TWI433269B (zh) | 半導體結構及其製造方法與操作方法/ | |
US20110012188A1 (en) | Semiconductor memory device | |
EP1884956A1 (en) | Non-volatile memory device having pass transistors and method of operating the same | |
KR100927863B1 (ko) | 고집적 낸드 플래시 메모리 셀 소자 및 셀 스트링 | |
TW200527655A (en) | Semiconductor memory device and method for making same | |
JP2007149997A (ja) | 不揮発性メモリセル及びeeprom | |
KR101491714B1 (ko) | 반도체 소자 및 그 제조 방법 | |
KR100568062B1 (ko) | 반도체 기억 장치 및 그 구동 방법 | |
KR20070078692A (ko) | 반도체 장치 | |
JP2006210700A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2003332472A (ja) | 不揮発性半導体メモリ装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120828 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120828 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120925 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20121225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130318 |