TWI267989B - Systems and methods for memory structure comprising embedded flash memory - Google Patents
Systems and methods for memory structure comprising embedded flash memory Download PDFInfo
- Publication number
- TWI267989B TWI267989B TW094141600A TW94141600A TWI267989B TW I267989 B TWI267989 B TW I267989B TW 094141600 A TW094141600 A TW 094141600A TW 94141600 A TW94141600 A TW 94141600A TW I267989 B TWI267989 B TW I267989B
- Authority
- TW
- Taiwan
- Prior art keywords
- flash memory
- layer
- memory cell
- substrate
- flash
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 213
- 238000000034 method Methods 0.000 title claims description 35
- 210000004027 cell Anatomy 0.000 claims description 200
- 239000000758 substrate Substances 0.000 claims description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 229920005591 polysilicon Polymers 0.000 claims description 40
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 19
- 210000001082 somatic cell Anatomy 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 15
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004575 stone Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 210000005056 cell body Anatomy 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000003337 fertilizer Substances 0.000 claims 1
- 239000000835 fiber Substances 0.000 claims 1
- 238000002955 isolation Methods 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 238000007667 floating Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 3
- 238000007736 thin film deposition technique Methods 0.000 description 3
- 206010036790 Productive cough Diseases 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 210000003802 sputum Anatomy 0.000 description 2
- 208000024794 sputum Diseases 0.000 description 2
- 241001503987 Clematis vitalba Species 0.000 description 1
- 208000001613 Gambling Diseases 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
1267989 玖、發明說明： 【發明所屬之技術領域】 本發明一般關於記憶體結構’尤其是關於包含嵌入式快閃 記憶體之記憶體結構之設計、製造及使用。 【先前技術】
許多習知的記憶體元件使用快閃記憶體細胞。許多習知的 快閃記憶體細胞使用浮動閘極(floating gate)技術，當施加程式 化電位時，儲存一或多位元的資訊於浮動閘極中。浮動閘極快 閃記憶體元件的作業為熟此技術者所知，為簡潔說明書在此將 不贅述。最近，可以符合增加記憶體密度之需求的其他技術取 代浮動閘極技術，舉例來說，SONOS(矽化-氧化-氮化_氧化_ 石夕化物)技術已成為許多應用的主流。在S〇n〇S細胞中，細胞 包含一矽化層(S)、一氧化層(〇)、一氮化層(N)、另一氧化層(〇) 及另一矽化層(s)。適當的程式化電位施加於SON〇s堆疊，產 生一位元的資料或一電荷以儲存於氮化層中。藉由施加適當的 讀取電位於S0N0S細胞，可以決定這個細胞是否已被程式化。 雖然^知的兄憶體細胞的設計，如S0N0S的發展，已具 有相當的進展，然而砂記憶體結構無法必然符合新技術持^ 推進的記憶體新需求。就此，未來這樣的f求將持續甚至增、 加，發展記憶體結構設計及製造的新技術是很重要的，其中的 -種新技她含薄膜記憶體細胞。薄膜(施_版)沉積為將一 材料的薄膜沉積於-基材或先前_層之上的任何一種技 ίΓΓΓί"：相對字，蚊大部分此類沉積技術將層的厚 ^ #百^奈米之間’且某些沉積技術使—點點的層在某 -日守間沉積，祕薄赌構可崎健_尺寸及增加密度， 發明專利說明書-MacronixP940017 final 5 1267989 如藉由堆疊薄膜結構。可惜，薄膜元件的可靠度並非必然如同 使用更常見的沉積技術建構的元件。因此，薄膜結構因其固有 #可靠度問題，使其在許乡細上受到限制。 【發明内容】 本發明提供一種包含堆疊的記憶體細胞之記憶體細胞結 構，此堆疊的記憶體細胞可以是快閃記憶體細胞，堆疊的記憶 體細胞之一為一薄膜快閃記憶體細胞。 〜 一方面來說，記憶體細胞結構可以作為一種四位元記憶體 細胞結構，相較於習知的記憶體細胞結構，此記憶體細胞結構 可以達到增加密度。 另一方面來說，堆疊快閃記憶體細胞可以作為一種主記憶 ， 體細胞，而其他快閃記憶體細胞可供作冗餘或錯誤校正。 另一方面來說，複數個記憶體細胞可以堆疊，以達到進一 步增加記憶體密度。 本發明的這些及其他特徵、方面及實施例詳細說明於，，實 A 施方式π的段落中。 ' 【實施方式】 下述的系統及方法係針對結合多個快閃記憶體細胞的記 憶體細胞結構。在此實施例中，快閃記憶體細胞為一般的 SONOS細胞，然而，並非將在此述及之系統及方法限制於 SONOS細胞的使用。可以清楚瞭解的是，為達到下述的優點， 其他及未來的快閃記憶體細胞結構可以使用在此述及的系統 及方法。再者，下述的記憶體結構之特定實施例係結合多個快 閃記憶體細胞，然而，不能以在此述及的特定實施例限制其他 特定建構或設計使用在此述及的系統及方法。可以清楚瞭解的 6 發明專利說明書-MacronixP940017__ίΐη&1 1267989 是快閃記憶體細胞的其他結合、堆疊及安排都是可能的。 第-圖况明根據在此述及的系統及方法，結合多個快閃記 麵細胞的記憶體細胞結構觸之例式。如圖所示，記憶體細 、 胞結構100包含一第一快閃記憶體細胞層1〇2及一第二快閃記 憶體細胞層104。在此例式中，第一快閃記憶體細胞1〇2包含 _矽基材快閃讀體細胞116。石夕基材快閃記憶體細胞116包 έ多晶矽閘極106於矽基材108之上，且多晶矽閘極1〇6與 矽基材108以ΟΝΟ(氧化_氮化_氧化物)層136絕緣。〇Ν〇層 • 说由氧化气110、氮化層112及氧化層m所形成，所以， 在第-圖的實施例中，石夕基材快閃記憶體細胞i 16為一 s〇N〇s 快閃s己憶體細胞。石夕基材快閃記憶體細胞110也包含藉由如植 ^ 入之源極118及汲極120。 , 第，快閃記，體細胞層1〇4也包含一快閃記憶體細胞 130。在第-圖的實施例中，快閃記憶體細胞13〇係使用薄膜 沉積技術而沉積於矽基材快閃記憶體細胞116之頂上，亦即快 閃;己憶體細胞13〇為薄膜結構。多晶石夕層應可以作為快閃記 紐細胞130的_ ’之後，多晶⑪基材122可以形成細胞 攀 130的基材’且可包含以如植入技術形成的源極及没極區域 132及134。多晶矽閘極1〇6可以藉由〇Ν〇層138而與基材 122絕緣，其中ΟΝΟ層138包含氧化層124、氮化層126及 氧化層128。因此，快閃記憶體細胞丨3〇也是一種s〇N〇s快 閃記憶體細胞，但是與矽基材快閃記憶體細胞116不同的是， 快閃記憶體細胞130為薄膜結構。 如圖所示，矽基材快閃記憶體細胞116及快閃記憶體細胞 130共用多晶矽閘極106。在一實施例中，閘極1〇6可以是N 型多晶矽層。在此一建構下，亦即較佳包含一共用(c〇_used)多 7 發明專利說明書-MacronixP940017 final 1267989 晶矽線，可以用於減少記憶體細胞結構1〇〇的尺寸及複雜度。 然而，如下所述，其他實施例的建構可以不要使用共用多晶矽 、 可以暸解的是每一 SONOS細胞116及130可以配置為儲 存兩位元。因此，記憶體細胞結構100可以用於達成一緊密 (compact)四位元細胞，且因此增加記憶體的密度。藉由堆疊複 數個細胞，如複數個薄膜、s〇N〇s快閃記憶體細胞於矽基材 快閃記憶體細胞116之頂上，可以達到明顯增加密度。 ^ ”在特定的實施例+，石夕基材快閃記憶體細胞II6可以作為 冗餘細胞或錯誤校正細胞。相較於薄膜細胞，矽基材快閃記憶 • 11細胞116因其具有較好的可靠度，也可赠為高效抱己憶體 細胞。因此，相較於習知的記憶體細胞結構，記憶體細胞結構 100不僅可以達到較高的效益，且相較於習知堆疊記憶體元 件，如僅僅使用薄膜結構，記憶體細胞結構1⑻可以達到較高 的密度。 ° 如剞所述，可以藉由堆疊複數個記憶體細胞結構於矽基材 # 細胞結構之頂上達到增加密度。舉例來說，第二圖說明根據在 此述及的祕及方法，包含複數個堆疊記憶體細胞的記憶體細 胞結構200之例式。記憶體細胞結構2〇〇包含四個快 細胞層观、一204、挪及。快閃記憶體細胞層篇為石夕 基材，如第二圖所示。因此，快閃記憶體細胞層208包含有一 多晶石夕閘極層254的-秒基材快閃記憶體細胞21G，多晶石夕問 極層254藉由一 0N0層238而與矽基材24〇絕緣。快閃記憶 體細胞210更包含一源極區域218及一汲極區域22〇。 快閃記憶體細胞層206堆疊在快閃記憶體細胞層之頂 上且包& I'夬閃吕己憶體細胞212。如圖所示，快閃記憶體細 8 發明專利說明書-MacronixP940017 fmal 1267989 胞212與快閃記憶體細胞210共用多晶矽閘極層254，快閃纪 憶體細胞212的基材由多晶矽基材242形成，且多晶矽基材 242藉由ΟΝΟ層236與多晶矽閘極層254絕緣。如圖所二， 源極及汲極區域222及224形成於多晶矽基材242中，快閃記 憶體細胞212藉由如薄膜沉積技術形成於矽基材快閃記情體 細胞210之頂上。 一 快閃記憶體細胞結構200可以更包含一快閃記憶體細胞 層204，快閃記憶體細胞層2〇4堆疊在快閃記憶體細胞層2〇6 及208之上。快閃記憶體細胞層204可以包含一快閃記^體細 胞214。快閃記憶體細胞214可以包含由多晶矽閘極層&6形 成的一閘極，且多晶石夕閘極層256藉由ΟΝΟ層234與一多晶 矽基材244絕緣。快閃記憶體細胞214更包含植入多晶矽基材 244中的源極及汲極區域226及228。如圖所示，快閃記憶體 細胞層204可以藉由一絕緣氧化層250而與快閃記憶體細胞層 206及208絕緣。然而，顯而易見的是根據在此述及的系統及 方法，一快閃記憶體細胞結構的其他實施例可以配置為包含一 快閃體細胞層204，且共用一多晶石夕基材，而快閃記憶、體 細胞214及212的源極及汲極區域形成於此多晶矽基材中。 相較於習知的快閃記憶體細胞結構，快閃記憶體細胞層 204可以進一步用於增加快閃記憶體細胞結構2〇〇的密度。快 閃記憶體細胞結構200可以更包含另一快閃記憶體細胞層 202，此快閃記憶體細胞層2〇2堆疊於快閃記憶體細胞層2〇4 之頂上，因此，快閃s己憶體細胞結構2〇〇的密度可以更進一步 的增加。 快閃a己憶體細胞層202可以包含一快閃記憶體細胞216， 快閃記憶體細胞216包含由多晶矽閘極層256形成的閘極，且 9 發明專利說明書-MacronixP94〇〇 17_flnal 1267989 多晶矽閘極層256藉由ΟΝΟ層232與多晶矽基材248絕緣。 快閃d己t思體細胞216也可以包含植入多晶石夕基材248中的源極 及汲極區域230及232。一絕緣氧化層252可以沉積於快閃記 憶體細胞層202之頂上。 ° 每一快閃記憶體細胞層202、204、206及208可以使用如 薄膜沉積技術沉積於矽基材快閃記憶體細胞層208之頂上。因 此，快閃記憶體細胞212、214及216可以是薄膜快閃記憶體 細胞。再者，多晶矽閘極層可如圖所示般被共用，以降低記憶 _ 體細胞結構200的尺寸及複雜度。可以清楚瞭解的是形成快閃 記憶體細胞的其他實施例可以不共用、不使用任一共用多晶 線，如多晶矽線254及256。也可以清楚瞭解的是快閃記憶體 - 細胞210、212、214及216為SONOS快閃記憶體細胞。 _ 快閃記憶體細胞結構200可以視實施例而定，用於形成兩 個四位元的記憶體細胞或一個八位元的記憶體細胞。一個四位 元的記憶體細胞可以由快閃記憶體細胞216及214形成，而另 一個四位元的記憶體細胞可以由快閃記憶體細胞212及21〇形 成。視實施例而定，此四位元的記憶體細胞可以作為一主記憶 鲁 體細胞，而其他記憶體細胞可以作為冗餘細胞或錯誤校正細 胞。在某些細胞’如細胞216及212，也可以作為記憶體細胞， 而其他細胞，如細胞214及210作為冗餘細胞或錯誤校正細胞。 絕緣氧化層250並非必要，且可視實施例而予以刪除。第 二圖說明一記憶體細胞結構3〇〇，其也包含四個快閃記憶體細 胞層302、304、306及308，但是不包含一絕緣氧化層，如絕 緣氧化層250。因此，記憶體細胞結構3〇〇包含有一快閃記憶 體細胞310的矽基材快閃記憶體細胞層3〇8。快閃記憶體細胞 310可以包含由多晶矽閘極層334形成的閘極，且多晶^閘極 10 發明專利說明書'Macr〇nixP940017 final 1267989 層334藉由ΟΝΟ層348與-多晶石夕基材338、絕緣。快 體細胞310也可以包含植入絲材338中的源極318及^ 320。記憶體細胞結構300也可以視實施例而定，包〆 閃記憶體細胞312的快閃記憶體細胞層3()6，快閃記^ 層306沉積於石夕基材快閃記憶體細胞層3〇8之頂上 體細胞層306可以包含一_記憶體細胞312，快閃記憶體 胞312包含由共用的多晶梦閘極層334形成的閘極， 閘極層334藉由0Ν0層352與一多晶石夕基材34〇、絕緣。:閃 記憶體細胞312也可以包含源極及汲極322及324。 、 快閃s己憶體細胞結構300也可以包含沉積於快閃# 細胞層306之頂上的快閃記憶體細胞層3〇4。快閃記憶體細胞 層304可以包含-快閃記憶體細胞314。快閃記憶體二胞314 可以包含由多晶卵極層336形成賴極，且μ梦閘極層 336藉由ΟΝΟ層346與共用的多晶矽基材34〇絕緣。快閃記 憶體細胞314也可以包含分別植入共用的多晶矽基材34〇之源 極及汲極322及324。 快閃記憶體細胞結構300更包含沉積於快閃記憶體細胞 層304之頂上的一快閃記憶體細胞層3〇2。快剛己憶體細胞層 302可以包含-快閃記憶體細胞316，快閃記憶體細胞包 含由共用的多晶矽閘極層336形成的閘極，且多晶矽閘極層 336藉由ΟΝΟ層344與多晶石夕基材342絕緣。源極及汲極330 及332可以分別植入石夕基材342。一絕緣氧化層35〇可以沉積 於多晶矽基材342之頂上。 、 因此’快閃記憶體細胞結構300將共用的多晶石夕線334及 336如同共用的多晶矽基材34〇及342般使用。使用此類共用 的多晶矽線及基材可以降低根據在此述及的系統及方法所配 11 發明專利說明書-MacronixP940017 final 1267989 置的記憶體細胞結構之尺寸及複雜度，因此較佳。然而，如第 二圖所述，在其他實施例中，某些快閃記憶體細胞層與其他某 些快閃記憶體細胞絕緣也是可能的。 一般而言，藉由此方式堆疊多個SONOS細胞，可以符合 增加記憶體密度的需求。多個堆疊的快閃記憶體細胞，如堆疊 的SONOS細胞一般可以提供在一特定區域内較多的儲存位 元。 第一圖至第三圖說明根據在此述及的系統及方法，包含多 個快閃記憶體細胞的一記憶體結構之具體實施例。然而，可以 清楚瞭解的是在此述及的系統及方法並非僅僅限制在第一圖 至第二圖所述的實施例。舉例來說，其他實施例可以根據未述 於第一圖至第三圖的實施例，使用共用的多晶矽線或不使用共 用的多晶矽線。 視實施例而定，快閃記憶體可以用於，如一錯誤校正細胞 或一記憶體儲存細胞。快閃記憶體細胞會視根據在此述及的系 統及方法所配置的快閃結構之具體實施例而使用快閃記憶 體。因此，以下將會詳述在特定的實施例中的具體需求情況， 如何使用快閃記憶體細胞。 、第四A圖至第四D圖說明製造一記憶體結構的方法之例 式’此記憶體結構包含根據在此述及的系統及方法的一實施例 中的快閃記憶體細胞。此製程開始於第四A圖中，〇N〇層402 >儿積於矽基材406之頂上。之後，一光阻4〇4可以沉積於〇N〇 層402之頂上。在下一個步驟，光阻4〇4可以利用光定義。之 後’可以使用電子植入以在矽基材4〇6之内定義源極4〇8及汲 極 410 〇 發明專利說明書-MacronixP940017__final 1267989 之後’如第四B圖所示，將第四A圖中的光阻層404移 除且沉積下一個多晶石夕層(在此例中為N型層412)。可以瞭解 的是多晶矽層412可以沉積在前述光定義的區域中，之後，可 以將光阻層414沉積於多晶矽層412之頂上，且光阻層414可 以再下一個步驟以光定義。之後，依下一個步驟所需將多晶矽 層412以多晶石夕名虫刻。 在下一個步驟，如第四C圖所示，光阻層414被移除。在 此步驟之後沉積一氧化層，在下一個步驟回蝕此氧化層，再沉
積ΟΝΟ層416。之後，可以沉積p型多晶石夕層418，且將光 ，層420沉積於多晶矽層418之上。之後，光阻層42〇可以光 定義。之後，可以使用電子植入以在多晶矽基材418之内定義 源極422及汲極424。 ^後’如第四D圖所示，將第四c圖的光阻層42〇移除， 且將氧化層426沉積於結構之頂上。第四D圖也說明儲存四 於-記憶體結構之例式中，其標示為圓圈卜2、3及心 廷些位7G可以儲存在氮化相f荷之局輕域。此氮化層不會 V電’因此’可’’跳躍”過氧化層之電位阻障的這些電子，告豆 獅捉。#這钱找_至_時^能 f 卿"過接収極的氧化層之電位阻 ===2及4接近汲極。需要注意的是為了程 ίΓJ :ί 位元時，源極及汲極的魏反轉，如 向反向流動。當—位元被程式化時，如 在存的電荷以圓圈代表，其可以如邏輯”〇”表示， 元可以儲存在記㈣元件31表不。依此方法，資料的位 說明於細A暇第四D _製程僅為製造—記憶體結 發明專利說明書-MacronixP94〇〇i7 flnai 13 1267989 構的例式，其中此記憶體結構包含根據在此述及的系統及方法 之快閃記憶體細胞。可以瞭解的是，可以使用其他製程或技術 以達到包含配置於此的快閃記憶體細胞之記憶體結構。 雖然本發明之特定實施例已如前所述，可以瞭解的是這些 貫施例僅為例式，本發明並不限於這些實施例，而是由下列的 申請專利範圍所界定，而申請專利範圍所述伴隨之前的說明及 圖式。 【圖式簡單說明】 本發明的特徵、方面及實施例將參考附加的圖式加以說 明，其中： 第一圖說明根據在此述及的系統及方法，結合複數個快閃 記憶體細胞的一記憶體結構之例式； 第二圖說明根據在此述及的系統及方法一記憶體結構之 例式； 第三圖說明根據在此述及的系統及方法一記憶體結構之 例式； 第四A圖至第四D圖說明製造一記憶體結構的方法之例 式，此記憶體結構包含根據在此述及的系統及方法的一實施例 中的快閃記憶體細胞。 14 發明專利說明書-MacronixP940017 final 1267989 【圖號說明】 100、200、300記憶體細胞結構 102第一快閃記憶體細胞層 104第二快閃記憶體細胞層 106多晶梦閘極 108、240、406 矽基材 110、124氧化層 112、126氮化層 114、128氧化層 116、210、310矽基材快閃記憶體細胞 118、132 '218、222、226、230、318、322、408、422 源極 120、134、220、224、228、232、320、324、410、424 汲極 122、244、248、338、340、342、418 多晶矽基材 130、206、208、210、212、214、216、310、312、314、316 快閃記憶體細胞 136、138、232、234、236、238、344、348、352、402、416 ΟΝΟ層 202、204、206、208、302、304、306、308 快閃記憶體細胞 層 250、252、350絕緣氧化層 254、256、334、336多晶矽閘極層 15 發明專利說明書-MacronixP940017jinal 1267989
334、336多晶矽線 404、414、420 光阻層 412、418多晶矽層 426氧化層 16 發明專利說明書-MacronixP94〇017_fmal
Claims (1)
1267989 拾、申請專利範圍： i. 一種記憶體結構，包含： =基材快閃記憶體細胞結構，包含1基材快閃記憶體細 肥，Μ及 …薄膜快閃體細胞結構，包含—薄膜快閃記丨 ， 該薄膜快閃記憶體細胞輕形成於_基材快[如^細胞結構 2.如申請專利範圍1所述之記憶體結構，其中該石夕基材 體細胞為SONOS(石夕化-氧化-氮化-氧化_石夕化物)快閃記憶體細胞: s〇i〇 W
=如申請專利範圍1所述之記憶體結構，其中該魏材快閃記憶 體細胞及該顏快閃記憶體細胞包含由—共用之多晶㈣極層所 形成的閘極。 曰 ^如申請專利範圍1所述之記憶體結構，更包含複數個包含薄膜 I閃讀體細胞之義快閃記賴細胞結構，簡賴閃記 細胞結構形成於該矽基材快閃記憶體細胞結構之上。 σ〜 6.如申請專利範圍5所述之記憶體結構，其㈣複數個薄膜快閃 17 發明專利說明書-MacronixP94〇〇17 final 1267989 輪其他薄膜 •如申請專利範圍5所述之記憶體社苴 細胞結構中至少—些薄膜快閃;己憶體細= 矽基材 多晶 曰曰矽閘極層所形成的閘極 • 憶體結構’其中該彻快閃記憶 專利細1所狀記紐結構，其找雜触閃記憶 匕忒溥膜快閃記憶體細胞形成一四位元記憶體細胞。 12 他?1種_5造一記憶體結構之方法，該記憶體結構包含複數個薄膜 r、閃圮k體細胞層，該方法包含·· 數造一梦基材快閃記憶體細胞結構；以及 18 發明專利說明書-MacronixP940017 final 1267989 結構之上 ^-薄職咖意體細胞結構於該錄材快閃記憶體細胞 其中製造該矽基材快閃記憶 13·如申請專利範圍12所述之方法， 體細胞結構包含： 形成一 ΟΝΟ(氧化-氮化-氧化物)層於一矽基材之上；以及 形成一源極及汲極區域於該矽基材之中。
14·如申請專利範圍13所述之方法，其中製造該矽基材快閃記憶 體細胞結構更包含形成一 Ν型多晶矽層於該ΟΝ〇(氧化_氮化-氧 化物)層之上。 15·如申請專利範圍14所述之方法，其中製造該薄膜快閃記憶體 細胞結構包含蝕刻該Ν型多晶矽層。 16·如申請專利範圍15所述之方法，其中製造該薄膜快閃記憶體 細胞結構更包含沉積氧化層於該Ν型多晶矽層之上，以及蝕刻 該些沉積的氧化層。 17·如申請專利範圍16所述之方法，其中製造該薄膜快閃記憶體 細胞結構更包含形成一 0Ν0(氧化-氮化-氧化物)層於該ν型多晶 矽層之上，以及沉積一 Ρ型多晶矽層於該0Ν0(氧化《•氮化-氧化 物)層之上。 19 發明專利說明書-MacronkP940017 final •1267989 陳錄，㈣纖啊閃記憶體 也、、口構更包含形成_源極及錄區域於該雜材之中。』 19·如申請專利範圍18所述之方法，其 •種‘k e己憶體結構之方法，該記彳音體έ士構句人… 遍替 快閃記憶體細胞層，該方法包含：％體-構包含贿個雜 製造一第一快閃記憶體細胞結構； 快閃記憶* 製造一第一快閃記憶體細胞結構於 細胞結構之上卜 狀W 己憶體細胞 製造一第二快閃記憶體細胞於該製造的第二快閃 結構之上；以及 、 20 發明專利說明書-MacronixP940017 final
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/255,483 US7414280B2 (en) | 2005-10-21 | 2005-10-21 | Systems and methods for memory structure comprising embedded flash memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI267989B true TWI267989B (en) | 2006-12-01 |
| TW200721509A TW200721509A (en) | 2007-06-01 |
Family
ID=37984545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094141600A TWI267989B (en) | 2005-10-21 | 2005-11-25 | Systems and methods for memory structure comprising embedded flash memory |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7414280B2 (zh) |
| CN (1) | CN100550389C (zh) |
| TW (1) | TWI267989B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090049834A (ko) * | 2007-11-14 | 2009-05-19 | 삼성전자주식회사 | 반도체 소자, 그 제조방법 및 동작 방법 |
| CN101783323B (zh) * | 2009-01-19 | 2012-01-25 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管及其制作方法 |
| US8327225B2 (en) * | 2010-01-04 | 2012-12-04 | Micron Technology, Inc. | Error correction in a stacked memory |
| US8395941B2 (en) * | 2010-05-17 | 2013-03-12 | Micron Technology, Inc. | Multi-semiconductor material vertical memory strings, strings of memory cells having individually biasable channel regions, memory arrays incorporating such strings, and methods of accessing and forming the same |
| US8796754B2 (en) * | 2011-06-22 | 2014-08-05 | Macronix International Co., Ltd. | Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| US6166955A (en) | 1999-07-09 | 2000-12-26 | Macronix International Co., Ltd. | Apparatus and method for programming of flash EPROM memory |
| US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
| US6815781B2 (en) | 2001-09-25 | 2004-11-09 | Matrix Semiconductor, Inc. | Inverted staggered thin film transistor with salicided source/drain structures and method of making same |
| KR100604871B1 (ko) * | 2004-06-17 | 2006-07-31 | 삼성전자주식회사 | 상보형 불휘발성 메모리 소자와 그 동작 방법과 그 제조 방법과 그를 포함하는 논리소자 및 반도체 장치 |
-
2005
- 2005-10-21 US US11/255,483 patent/US7414280B2/en active Active
- 2005-11-25 TW TW094141600A patent/TWI267989B/zh active
-
2006
- 2006-09-21 CN CNB2006101388912A patent/CN100550389C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7414280B2 (en) | 2008-08-19 |
| CN100550389C (zh) | 2009-10-14 |
| TW200721509A (en) | 2007-06-01 |
| CN1953185A (zh) | 2007-04-25 |
| US20070090448A1 (en) | 2007-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI295104B (en) | Thin film phase-change memory | |
| JP4994703B2 (ja) | クロスポイント型抵抗メモリアレイ積載体の製造方法 | |
| TWI321357B (en) | Programmable resistive ram and manufacturing method | |
| TWI357638B (en) | A method for forming a semiconductor device and a | |
| TW580758B (en) | A semiconductor memory and its production process | |
| US9343673B2 (en) | Method for forming metal oxides and silicides in a memory device | |
| US8288750B2 (en) | Phase change memory device with air gap | |
| TWI354386B (zh) | ||
| TW505998B (en) | Multigate semiconductor device with vertical channel current and method of fabrication | |
| TWI380411B (en) | Nonvolatile semiconductor storage device, and method for controlling nonvolatile semiconductor storage device | |
| TWI324390B (en) | Integrated circuit and method of fabricating the same | |
| TWI261338B (en) | Memory wordline hard mask extension | |
| US20100301304A1 (en) | Buried silicide structure and method for making | |
| JP2004311969A (ja) | ナノスケール抵抗クロスポイント型メモリアレイおよびデバイスを製造する方法 | |
| TW200929364A (en) | Sacrificial nitride and gate replacement | |
| TW200931413A (en) | Method of programming cross-point diode memory array | |
| TW201203523A (en) | Semiconductor integrated circuit and method for making same | |
| TWI387048B (zh) | 形成窄間隔快閃記憶體接點開口及微影遮罩之方法 | |
| TW200830540A (en) | Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure | |
| TWI267989B (en) | Systems and methods for memory structure comprising embedded flash memory | |
| TW200908313A (en) | Phase change memory with dual word lines and source lines and method of operating same | |
| TWI686931B (zh) | 三維記憶體陣列及其形成方法 | |
| JP2007027760A (ja) | 高密度不揮発性メモリアレイ及び製造方法 | |
| TW201904029A (zh) | 減少在非揮發性記憶體中的電荷損失的方法 | |
| US8503229B2 (en) | P-/Metal floating gate non-volatile storage element |