TW201904029A - 減少在非揮發性記憶體中的電荷損失的方法 - Google Patents

減少在非揮發性記憶體中的電荷損失的方法 Download PDF

Info

Publication number
TW201904029A
TW201904029A TW107104998A TW107104998A TW201904029A TW 201904029 A TW201904029 A TW 201904029A TW 107104998 A TW107104998 A TW 107104998A TW 107104998 A TW107104998 A TW 107104998A TW 201904029 A TW201904029 A TW 201904029A
Authority
TW
Taiwan
Prior art keywords
memory
nvm
cell
common charge
layer
Prior art date
Application number
TW107104998A
Other languages
English (en)
Other versions
TWI734894B (zh
Inventor
帕瓦恩 奇雪兒 欣和
席范達 薛蒂
詹姆斯Ｍ 派克
Original Assignee
美商賽普拉斯半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商賽普拉斯半導體公司 filed Critical 美商賽普拉斯半導體公司
Publication of TW201904029A publication Critical patent/TW201904029A/zh
Application granted granted Critical
Publication of TWI734894B publication Critical patent/TWI734894B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種記憶體設備，其具有：至少兩個非揮發性記憶體(NVM)胞元，其並排地安置成上覆於基板；及隔離結構，其在該基板中安置於該第一NVM胞元與該第二NVM胞元之間。該第一NVM胞元及該第二NVM胞元共用包括連續結構之共同電荷捕獲層，且安置於該隔離結構正上方之該共同電荷捕獲層的部分包括高於安置於該第一NVM胞元及該第二NVM胞元內之該共同電荷捕獲層的多個部分的氧及/或氮濃度。

Description

減少在非揮發性記憶體中的電荷損失的方法
本發明大體上係關於一種非揮發性記憶體(NVM)裝置，且更特定而言，係關於減少及最少化電荷捕獲記憶體中之電荷損失的方法及具體實例。
將甚至在操作電力不可用時仍留存資料之記憶體分類為非揮發性記憶體。非揮發性記憶體(NVM)之實例係nvSRAM、鐵電RAM(F-RAM)、可程式化唯讀記憶體(PROM)、可抹除可程式化唯讀記憶體(EPROM)、電可抹除可程式化唯讀記憶體(EEPROM)及電荷捕獲及/或浮動閘極快閃記憶體。一些記憶體陣列利用電晶體及閘極結構，其可包括電荷捕獲層。電荷捕獲層可基於施加至記憶體陣列或由記憶體陣列接收之電壓而程式化以儲存資料。此類別之記憶體可用於在移除電力之後或當在操作期間中斷電力時必須儲存關鍵資料的應用中。二維或平坦快閃記憶體裝置之製造降至10nm微影，且隨著每一NV記憶體元件變得愈小且在實體上愈接近彼此，尺度之減小已開始產生問題。在此等NV記憶體元件中，由於較小尺度，其電荷捕獲閘極保存少得多的電荷。結果，製造程序中之任何小的缺陷皆可使NV記憶體元件之邏輯/記憶體狀態變得難以區分，其可導致對邏輯狀態之錯誤讀取。此外，控制電極變小且緊密地隔開使得諸如偏壓閘極中之其效應可散佈在多於一 個記憶體胞元或串上，此可導致對資料之不可靠讀取及寫入。
根據一個具體實例，一種記憶體設備可具有：第一及第二非揮發性記憶體(NVM)胞元，其並排地安置成上覆於基板；及隔離結構，其在該基板中安置於該第一NVM胞元與該第二NVM胞元之間。該第一NVM胞元及該第二NVM胞元可共用包括連續結構之共同電荷捕獲層，其中安置於該隔離結構正上方之該共同電荷捕獲層的第一部分可具有高於安置於該第一NVM胞元及該第二NVM胞元內之該共同電荷捕獲層的第二部分的氧濃度。
在一個具體實例中，安置於該隔離結構正上方之該共同電荷捕獲層的該第一部分亦可包括高於安置於該第一NVM胞元及該第二NVM胞元內之該共同電荷捕獲層的該些第二部分的氮濃度。
在一個具體實例中，該共同電荷捕獲層包括氮化矽及氮氧化矽中之至少一者。該共同電荷捕獲層之該第一部分可包括二氧化矽及富氧氮氧化矽中之至少一者。且在一些具體實例中，該共同電荷捕獲層之該第一部分可包括富氮氮化矽及富氮氮氧化矽中之至少一者。
在一個具體實例中，該隔離結構可係在垂直於該共同電荷捕獲層之延伸方向且平行於該第一NVM胞元及該第二NVM胞元之通道長度的方向上延伸的淺溝槽隔離(STI)。
該共同電荷捕獲層之該第一部分可具有第一寬度且該隔離結構具有一第二寬度。在一個具體實例中，該第二寬度大於該第一寬度，其中該第一部分實質上安置及對準於該隔離結構之該第二寬度的垂直的投影內。
在一個具體實例中，該些NVM胞元包括矽-氧化物-氮化物-氧化物-矽(SONOS)類型之電晶體及/或分離閘式記憶體胞元。
在一個具體實例中，該共同電荷捕獲層之該第一部分可具有一第一電阻率值，且該共同電荷捕獲層之該些第二部分中之每一者可具有一第二電阻率值，其中該第一電阻率值大於該第二電阻率值。
在一些具體實例中，該第一NVM胞元及該第二NVM胞元可共用同一字元線中之共同記憶體閘極電極層。
根據另一具體實例，NVM陣列可具有配置成列及行之複數個記憶體胞元，其中每一記憶體胞元包括記憶體電晶體，且同一列之記憶體電晶體可共用共同電荷捕獲層，該共同電荷捕獲層可以是整體連續結構。該NVM陣列亦可具有在垂直於該NVM陣列之該些列的方向上延伸的複數個淺溝槽隔離(STI)，其中每一STI分離同一列之兩個相鄰記憶體電晶體。在一個具體實例中，該共同電荷捕獲層的安置於該每一STI正上方之一部分包括高於該些共同電荷捕獲層的安置於該兩個相鄰記憶體電晶體內之部分的氧及氮濃度。
在一個具體實例中，該NVM陣列之該複數個記憶體胞元包括分離閘式記憶體胞元、一個電晶體記憶體胞元、兩個電晶體記憶體胞元，或其組合。
在一個具體實例中，該複數個STI在平行於該複數個記憶體胞元之通道長度的方向上延伸。
在一個具體實例中，該共同電荷捕獲層的安置於該每一STI正上方之該部分包括大於該些共同電荷捕獲層的安置於該兩個相鄰記憶體電晶體內之該些部分的電阻率。
根據本申請案之另一具體實例，一種記憶體設備可具有：第一及第二分離閘式記憶體胞元，其並排地安置於基板上方；及淺溝槽隔離(STI)，其在該基板中安置於該第一分離閘式胞元與該第二分離閘式胞元之間。在一個具體實例中，該第一分離閘式胞元及該第二分離閘式胞元可共用共 同電荷捕獲層，其中該共同電荷捕獲層之第一部分安置於該STI正上方，且該共同電荷捕獲層之第二部分安置於該第一分離閘式記憶體胞元及該第二分離閘式記憶體胞之通道正上方。該第一部分及該些第二部分可一體地形成該共同電荷捕獲層之連續結構，且該第一部分可具有高於該共同電荷捕獲層之該些第二部分的氮濃度。
在一個具體實例中，該共同電荷捕獲層之該第一部分可具有第一寬度且該STI具有第二寬度。該第二寬度可大於該第一寬度，且該第一部分可實質上安置及對準於該STI之該第二寬度的垂直的投影內。
在一個具體實例中，該共同電荷捕獲層的在該STI正上方之該第一部分包括以下第一化學計量：濃度範圍大致為43至50%之矽、濃度大致為0%之氧及濃度範圍大致為50至57%之氮。安置於該第一分離閘式胞元及該第二分離閘式胞元內之該共同電荷捕獲層的該些第二部分可具有以下第二化學計量：濃度範圍大致為50至55%之矽、濃度大致為0%之氧及濃度範圍大致為45至50%之氮。
在一個具體實例中，該第一部分可具有高於該共同電荷捕獲層之該些第二部分的電阻率。
90‧‧‧基板
100‧‧‧1T或分離閘式記憶體陣列
102‧‧‧1T或分離閘式記憶體胞元
104‧‧‧源極/源極區
106‧‧‧汲極/汲極區
108‧‧‧記憶體閘極(MG)電極/記憶體閘極電極層/字元線
110‧‧‧阻擋介電層
112‧‧‧電荷捕獲層
114‧‧‧穿隧介電層
116‧‧‧通道
200‧‧‧1T或分離閘式記憶體陣列
200'‧‧‧雙電晶體(2T)記憶體胞元/2T記憶體陣列
201‧‧‧1T或分離閘式記憶體胞元
201'‧‧‧1T或2T記憶體胞元
202‧‧‧記憶體電晶體
203‧‧‧選擇電晶體
204‧‧‧源極/源極區
206‧‧‧汲極/汲極區
208‧‧‧記憶體閘極電極/記憶體閘極電極層/字元線
210‧‧‧阻擋介電層
212‧‧‧電荷捕獲層/單層結構
212'‧‧‧電荷捕獲層/多層結構
212a‧‧‧下部電荷捕獲層/經摻雜之電荷捕獲部分
212b‧‧‧上部電荷捕獲層/未經摻雜之電荷捕獲部分
212c‧‧‧介電質及/或氧化物層
214‧‧‧穿隧介電層/穿隧介電質
216‧‧‧通道
218‧‧‧選擇閘極電極層
220‧‧‧閘極介電層
222‧‧‧閘極間介電質
302‧‧‧隔離溝槽
303‧‧‧作用區域
304‧‧‧淺溝槽隔離(STI)/隔離結構
306‧‧‧頂表面
308‧‧‧STI表面
402‧‧‧專用光阻光罩
403‧‧‧開口
404‧‧‧作用區域遮罩
406‧‧‧間隔物
410‧‧‧離子/原子物種
502‧‧‧步驟
504‧‧‧步驟
506‧‧‧步驟
508‧‧‧步驟
510‧‧‧步驟
512‧‧‧步驟
514‧‧‧步驟
516‧‧‧步驟
518‧‧‧步驟
700‧‧‧NVM系統
702‧‧‧NVM裝置
704‧‧‧處理裝置
706‧‧‧位址匯流排
708‧‧‧資料匯流排
710‧‧‧控制匯流排
712‧‧‧記憶體陣列/記憶體胞元陣列
714‧‧‧列解碼器
718‧‧‧行解碼器
722‧‧‧感測放大器
724‧‧‧命令及控制電路系統
726‧‧‧電壓控制電路系統
731‧‧‧磁區A
732‧‧‧磁區N
740‧‧‧磁區選擇電路
750‧‧‧外部電源供應器
W2‧‧‧寬度
W1‧‧‧寬度
x‧‧‧方向
y‧‧‧方向
z‧‧‧方向
在隨附圖式之諸圖中藉由實例且並非藉由限制來說明本發明。
圖1A係說明根據主題之一個具體實例的NVM陣列之一部分(一電晶體記憶體胞元)的示意圖；圖1B係說明根據主題之另一具體實例的NVM陣列之一部分(分離閘式記憶體胞元)的示意圖；圖2A係說明如圖1A中所說明的NVM陣列之一部分之橫截面圖的示意圖； 圖2B係說明如圖1B中所說明的NVM陣列之一部分之橫截面圖的示意圖；圖2C係說明兩電晶體記憶體陣列之一部分之橫截面圖的示意圖；圖3係說明根據主題之一個具體實例的NVM陣列之淺溝槽隔離(STI)的示意圖；圖4係說明根據主題之一個具體實例的NVM胞元之臨界電壓(Vt)上之效應的代表圖；圖5係說明根據主題之一個具體實例的製造NVM裝置之方法之具體實例的流程圖；及圖6A至圖6J係說明在根據圖5之方法的製造期間的NVM裝置之一部分之橫截面圖的代表圖；圖6K係說明根據圖5及圖6A至圖6J之方法製造的成品NVM裝置之一部分之橫截面圖的代表圖；及圖7係說明根據主題之一個具體實例之NVM系統的示意圖。
以下描述闡述眾多特定細節，諸如特定系統、組件、方法等之實例，以便提供對主題之若干具體實例的良好理解。然而，熟習此項技術者將顯而易見，至少一些具體實例可在無此等特定細節之情況下實踐。在其他情況下，並不詳細描述或以簡單方塊圖格式呈現熟知的組件或方法以免不必要地混淆本文中所描述之技術。因此，下文所闡述之特定細節僅係例示性的。特定實施可不同於此等例示性細節且仍涵蓋在主題之精神及範圍內。
本文參看諸圖描述包括非揮發性記憶體(NVM)電晶體及分離閘式記憶體電晶體之記憶體胞元以及其製造方法的具體實例。然而，可在無此等特定細節中之一或多者的情況下或結合先前技術中之其他已知方法、材料及 設備來實踐特定具體實例。在以下描述中，闡述諸如特定材料、尺寸、濃度及製程參數等之眾多特定細節，以提供對主題之透徹理解。在其他情況下，尚未以特定細節描述熟知的半導體設計及製造技術以免不必要地混淆主題。在描述中對「一具體實例」、「一個具體實例」、「一實例具體實例」、「一些具體實例」及「各種具體實例」之參考意謂結合該(等)具體實例所描述之特定特徵、結構或特性包括於主題之至少一個具體實例中。另外，在描述中各處出現片語「一具體實例」、「一個具體實例」、「一實例具體實例」、「一些具體實例」及「各種具體實例」未必皆指相同具體實例。
描述包括對隨附圖式之參考，隨附圖式形成實施方式之一部分。圖式展示根據例示性具體實例之說明。充分詳細地描述亦可在本文中被稱作「實例」之此等具體實例以使熟習此項技術者能夠實踐本文中所描述之所主張主題的具體實例。在不脫離所主張主題之範圍及精神的情況下，可組合該些具體實例，可利用其他具體實例，或可進行結構、邏輯及電改變。應理解，本文中所描述之具體實例並不意欲限制主題之範圍，而是使熟習此項技術者能夠實踐、製作及/或使用主題。
如本文中所使用之術語「在......上方」、「在......下方」、「在......之間」及「在......上」係指一個層相對於其他層之相對位置。因而，例如，沉積或安置於另一層上方或下方之一個層可與另一層直接接觸，或可具有一或多個介入層。此外，沉積或安置於層之間的一個層可與該些層直接接觸，或可具有一或多個介入層。相比而言，「在」第二層「上」之第一層與彼第二層接觸。另外，假定操作相對於起始晶圓沉積、改質及移除膜，提供一個層相對於其他層之相對位置，而不考慮晶圓或基板之絕對定向。
電腦及其他處理裝置可儲存已在諸如包括NAND及NOR、EEPROM、F-RAM之快閃記憶體的NVM中開發或更新的資訊或程式。在電力 斷開、電力切斷或錯誤之情況下，可擷取資料。圖7係說明根據具體實例之NVM系統700的方塊圖。NVM系統700可包括經由位址匯流排706、資料匯流排708及控制匯流排710耦接至NVM裝置702之處理裝置704。熟習此項技術者將瞭解，已出於說明之目的而簡化NVM系統700且其並不意欲係完整描述。特定而言，本文中並不詳細描述處理裝置704、列解碼器714、行解碼器718及感測放大器722之細節。應瞭解，NVM系統700可包括所有組件、一些組件或包括比圖7中之具體實例中多的組件。
亦被稱作電源供應器之外部電源供應器750耦接至NVM裝置702。外部電源供應器750可係在NVM裝置702外部之電源供應器，且可由NVM裝置702使用以產生電壓信號，諸如高壓(HV)信號，該些信號高於外部電源供應器750之最高電壓或低於外部電源供應器750之最低電壓(例如，接地電壓)。
處理裝置704可駐留於諸如以下各者之共同載體基板上：積體電路(「IC」)晶粒基板、多晶片模組基板或其類似者。替代地，處理裝置704之組件可係一或多個單獨積體電路及/或離散組件。在一個例示性具體實例中，處理裝置704可係由加利福尼亞聖荷西之Cypress Semiconductor公司開發的可程式化系統單晶片(PSoC®)處理裝置。替代地，處理裝置704可係一般熟習此項技術者已知之一或多個其他處理裝置，諸如微處理器或中央處理單元(「CPU」)、控制器、專用處理器、數位信號處理器(「DSP」)、特殊應用積體電路(「ASIC」)、場可程式化閘陣列(「FPGA」)或其類似者。
NVM裝置702包括組織為如下文所描述之非揮發性記憶體胞元(圖7中未示)之列及行的記憶體陣列712，諸如NVM陣列。記憶體陣列712經由多條選擇線及讀取線(對於記憶體陣列之每一列，至少一條選擇線及一條讀取線)直接地或經命令及控制電路系統724耦接至列解碼器714。記憶體陣列 712進一步經由多條位元線(記憶體陣列之每一行各一條位元線)耦接至行解碼器718。將瞭解，共同源極線(CSL)可實施為多條選擇線及讀取線及/或多條位元線之部分。記憶體陣列712可經由行解碼器718耦接至多個感測放大器722，以自其讀取多位元字。NVM裝置702進一步包括命令及控制電路系統724，以自處理裝置704接收信號且將信號發送至列解碼器714，控制行解碼器718、感測放大器722，控制磁區選擇電路740且控制施加至記憶體陣列712之電壓信號。命令及控制電路系統724包括用於具有通路電晶體(pass transistor)或選擇閘極之記憶體陣列712的電壓控制電路系統726，以產生及控制用於NVM裝置702之操作的電壓信號。在一個具體實例中，電壓信號可經由電壓控制電路系統726投送至行解碼器718、感測放大器722及/或磁區選擇器電路740。電壓控制電路系統726操作以在預程式化、抹除、程式化、讀取操作及/或其他操作期間將包括高壓(HV)信號及低壓(LV)信號之適當電壓施加至記憶體胞元。在一個例示性具體實例中，NVM裝置702可係由加利福尼亞聖荷西之Cypress Semiconductor公司開發的eCT®記憶體裝置。
命令及控制電路系統724可經組態以藉由將一電壓施加至第一列中之第一選擇線來選擇記憶體陣列712之第一列以用於程式化操作，且藉由將另一電壓施加至第二列中之第二選擇線來取消選擇記憶體陣列之第二列。命令及控制電路系統724可經進一步組態以控制行解碼器718，從而藉由將一電壓施加至第一行中之第一位元線來選擇第一列中之記憶體胞元以用於程式化，且藉由將另一電壓施加至第二行中之第二位元線來抑制第一列中之未經選擇記憶體胞元程式化。命令及控制電路系統724，特定而言電壓控制電路系統726可經進一步組態以將電壓施加至一或多條共同源極線，該一或多條共同源極線可耦接至包括於記憶體胞元陣列712中之記憶體胞元，如下文所描述。
在一個具體實例中，如下文更詳細地論述，NVM裝置702可包 括經組態以儲存資料值之各種記憶體胞元(圖中未示)。記憶體胞元可經實施有含氮電荷捕獲層及共同源極線以減少每一記憶體胞元之總佔據面積。每一記憶體胞元亦可與富雷-諾特海姆(Fowler-Nordheim)程式設計技術相容。
記憶體陣列712可包括一或多個NVM磁區，諸如磁區A 731至磁區N 732。每一磁區可具有NVM胞元之任何數目列及行，例如4096行及256列。列可包括水平配置之多個NVM胞元。行可包括豎直配置之多個NVM胞元。記憶體陣列712可使用由記憶體陣列712之所有磁區共用的全域位元線(GBL)。記憶體陣列712之每一行可具有一GBL。舉例而言，用於行0之由所有磁區(例如，磁區A 731至磁區N 732)共用的特定GBL將耦接至所有磁區之行0中的記憶體陣列712之每一列。GBL經組態以在程式化操作及抹除操作期間但不在讀取操作期間將電壓信號提供至記憶體陣列712之磁區。
記憶體陣列712可使用磁區選擇電路740以將GBL耦接至特定磁區之一行的相關聯位元線(BL)。磁區中之每一行可具有特定於彼磁區之不由其他磁區共用的相關聯BL。磁區中之每一行可具有磁區選擇電路740以將GBL選擇性地耦接至相關聯BL。舉例而言，用於磁區A 731之行0的磁區選擇電路740可在抹除操作及程式化操作期間用作將記憶體陣列712之行0之GBL上的電壓信號耦接至磁區A 731之行0之BL的開關。
記憶體陣列712亦可使用磁區選擇電路740以在讀取操作期間將磁區中之一行NVM胞元耦接至感測放大器722。舉例而言，用於磁區A 731之行0的磁區選擇電路740可在讀取操作期間用作將磁區A之行0之NVM胞元耦接至感測放大器722的開關。
在各種具體實例中，記憶體陣列712可含有一電晶體(1T)記憶體胞元(圖2A中最佳地展示)、2T記憶體胞元(圖2C)、分離閘式記憶體胞元(圖2B)、其組合或其他類型之NVM胞元。將理解，在稍後部分中論述 之記憶體陣列組態細節及操作細節至少適用於1T及2T記憶體胞元陣列、分離閘式記憶體胞元陣列及具有記憶體胞元之其他組合的陣列。
圖1A說明包括配置成列及行之多個1T記憶體胞元102的1T記憶體陣列100之一部分。如圖1A中最佳地展示，方向z可指示沿1T記憶體陣列之行的方向，且方向x可指示列。在一個具體實例中，每一1T記憶體胞元102可包括穿隧介電層114、電荷捕獲層112、阻擋介電層110及記憶體閘極電極層108。如圖1A中最佳地展示，穿隧介電層114、電荷捕獲層112、阻擋介電層110及記憶體閘極電極層108係可在方向x上橫跨多個1T記憶體胞元102之連續層。在一個具體實例中，電連接同一列(方向x)中之多個1T記憶體胞元102的記憶體閘極電極層108亦可被稱作用於同一列1T記憶體胞元102之字元線108或係其部分。在一些替代具體實例中，穿隧介電層114、電荷捕獲層112、阻擋介電層110及記憶體閘極電極層108中之至少一者可能並非連續層，且每一層區段可離散地含於同一列之每一或多個1T記憶體胞元102內。源極區104/汲極區106可在基板90中實質上形成於每一1T記憶體胞元102旁側。在一個具體實例中，每一1T記憶體胞元102可具有其自身的源極區104/汲極區106。在一個特定具體實例中，如圖1A中所說明，每一1T記憶體胞元102具有其汲極區104，且同一行之兩個鄰近1T記憶體胞元102可共用一個源極區106。將理解，源極區及汲極區之其他組態可包括於其他具體實例中。在一個具體實例中，源極區104/汲極區106可藉由使用源極/汲極圖案化遮罩執行源極及汲極植入來形成並且可接著矽化物製程。植入及矽化物製程可係此項技術中常用之任何製程，其可包括預清潔蝕刻、鈷或鎳金屬沉積、退火及濕式剝離。在一個具體實例中，通道116安置於基板90中處於源極區104/汲極區106之間。
如圖1A中所說明，諸如淺溝槽隔離(STI)304之多個隔離結構形成於基板90中。每一STI 304可具有其在方向x上定向之寬度、在方向z上之長 度及在方向y上之深度。在一個具體實例中，STI 304形成為隔離同一列(方向x)中之每一1T記憶體胞元102，且每一STI 304可延伸以橫跨多列(方向z)。
應瞭解，記憶體陣列之術語「列」及「行」用於說明目的而非限制。在一個具體實例中，水平地配置列且豎直地配置行。在另一具體實例中，可反轉或在相反意義上使用或以任何定向配置1T記憶體陣列100及在稍後部分中所描述之記憶體陣列的術語列及行。
圖2A說明沿圖1A之A-A'的1T記憶體陣列100之一部分的一個具體實例之側視橫截面圖。如圖2A中最佳地說明，包括同一行(沿方向z)之兩個鄰近1T記憶體胞元。將理解，在1T記憶體陣列100之一行中可存在多於兩個1T記憶體胞元102。
如圖2A中最佳地說明，在一個具體實例中，NVM胞元可係1T記憶體胞元102。在1T記憶體胞元102中，電晶體可係具有安置於阻擋介電層110、電荷捕獲層112及穿隧介電層114上方之記憶體閘極(MG)電極108的記憶體電晶體。源極或源極區106及汲極或汲極區104係安置於每一1T記憶體胞元102旁側。通道106可在基板90中安置於源極區106與汲極區104之間及穿隧介電層114之下。通道長度在方向z上延伸，連接源極區106及汲極區104。在一個具體實例中，如圖2A中所展示，兩個鄰近1T記憶體胞元102共用一個源極區106。在其他具體實例中，每一1T記憶體胞元102可具有其自身的源極區(圖2A中未示)。在一個具體實例中，1T記憶體胞元102可係例如藉由變化儲存於電荷捕獲層112中之電荷來儲存二進位資訊位元的記憶體電晶體。
圖1B說明包括配置成列及行之多個分離閘式記憶體胞元201的分離閘式記憶體陣列200之一部分。在一個具體實例中，方向z可指示沿分離閘式記憶體陣列200之行的方向，且方向x可指示列。在一個具體實例中，每一分離閘式記憶體胞元201可包括記憶體電晶體202及選擇電晶體203。記憶體電晶 體202可具有類似於如圖2A中最佳地展示之1T記憶體胞元102之結構，且可包括穿隧介電層214、電荷捕獲層212、阻擋介電層210及記憶體閘極電極層208。如圖1B中最佳地展示，穿隧介電層214、電荷捕獲層212、阻擋介電層210及記憶體閘極電極層208係在方向x上橫跨多個分離閘式記憶體胞元201之連續層。在一個具體實例中，記憶體閘極電極層208可電連接同一列(方向x)中之分離閘式記憶體胞元201的多個記憶體電晶體202。在一個具體實例中，連接同一列之多個記憶體電晶體202的記憶體閘極電極層208亦可被稱作字元線208或係其部分。在一些替代具體實例中，穿隧介電層214、電荷捕獲層212、阻擋介電層210及記憶體閘極電極層208中之至少一者可能並非連續層，且一些層區段可離散地含於同一列之每一或多個記憶體電晶體202內。在一個具體實例中，每一選擇電晶體203可包括上覆於閘極介電層220之選擇閘極電極層218。在一個具體實例中，選擇閘極電極層218及閘極介電層220兩者可橫跨同一列(方向x)之多個選擇電晶體203的連續層。在其他具體實例中，選擇閘極電極層218或閘極介電層220可能並非連續層。源極區204/汲極區206可在基板90中主要形成於每一分離閘式記憶體胞元201之兩側上。在一個具體實例中，每一分離閘式記憶體胞元201可具有其自身的分別鄰近於記憶體電晶體202及選擇電晶體203之源極區204/汲極區206。在一個特定具體實例中，如圖1A中所說明，每一分離閘式記憶體胞元201可具有其自身的汲極區204，且同一行(方向z)之兩個鄰近分離閘式記憶體胞元201可共用一個源極區206。如圖1B中最佳地展示，源極區206跨越相同兩列(方向x)中之多個分離閘式記憶體胞元201安置且亦在該多個分離閘式記憶體胞元201當中共用，其類似於分離閘式記憶體胞元201之兩個鄰近列的共同源極線。此特定具體實例亦可被稱作共同源極線(CSL)組態。將理解，源極區及汲極區之其他組態可包括於其他具體實例中。在一個具體實例中，源極區204/汲極區206可藉由使用S/D圖案化遮罩執行源極及汲極植 入來形成並且可接著矽化物製程。植入及矽化物製程可係此項技術中常用之任何製程，其可包括預清潔蝕刻、鈷或鎳金屬沉積、退火及濕式剝離。在一個具體實例中，通道216安置於基板90中且通道長度可在方向z上在源極區204/汲極區206之間延伸。
如圖1B中所說明，諸如淺溝槽隔離(STI)之多個隔離結構形成於基板90中。每一STI 304可具有其在方向x上定向之寬度、在方向z上之長度及在方向y上之深度。在一個具體實例中，STI 304可形成為隔離同一列(方向x)中之每一分離閘式記憶體胞元201，且每一STI 304可橫跨多列(方向z)。
圖2B說明沿圖1B之A-A'的分離閘式記憶體陣列200之一部分的一個具體實例之側視橫截面圖。如在圖2B中最佳地說明，包括同一行(沿方向z)之兩個鄰近分離閘式記憶體胞元201。將理解，在分離閘式記憶體陣列200之一行中可存在多於兩個分離閘式記憶體胞元201。
如圖2B中最佳地展示，在一個具體實例中，NVM胞元可以是分離閘式記憶體胞元201，其亦可被稱作1.5T記憶體胞元。每一分離閘式記憶體胞元201亦可包括藉由閘極間介電質222分離之記憶體電晶體202及選擇電晶體203。在一個具體實例中，記憶體電晶體202可包括安置於阻擋介電層210、電荷捕獲層212及穿隧介電層214上方之記憶體閘極電極208。選擇閘極電晶體203可包括安置成上覆於閘極介電層220之選擇閘極電極層218。源極或源極區206以及汲極或汲極區204被安置於每一分離閘式記憶體胞元201旁側。通道216可在基板90中安置於源極區206與汲極區204之間以及記憶體電晶體202之穿隧介電層214及選擇電晶體203之閘極介電層220之下。在一個具體實例中，兩個鄰近分離閘式記憶體胞元201可具有鏡像定向，如圖2A中所展示，且共用一個源極區206。在其他具體實例中，每一分離閘式記憶體胞元201可具有其自身的源極區(圖2B中未示)。在一個具體實例中，分離閘式記憶體胞元201之記憶體 電晶體202可例如藉由變化儲存於電荷捕獲層212中之電荷來儲存二進位資訊位元。
在一些具體實例中，記憶體電晶體202及選擇電晶體203可在實體上分離，如圖2C中最佳地展示。分離的記憶體電晶體202及選擇電晶體203之組態亦可被稱作雙電晶體(two-transistor，2T)記憶體胞元200'。
在一個具體實例中，可使用電荷捕獲記憶體電晶體來實施記憶體陣列100或200。可實施電荷捕獲記憶體電晶體以利用電晶體及閘極結構，其包括電荷捕獲層，諸如1T記憶體胞元102中之電荷捕獲層112或分離閘式記憶體胞元201之記憶體電晶體202中的電荷捕獲層212。電荷捕獲層可能主要是可用以捕獲電荷之絕緣體，其具有某一電導率。電荷捕獲層可基於施加至記憶體陣列100或200或由記憶體陣列100或200接收之電壓而程式化以儲存資料。在一個具體實例中，記憶體陣列100或200可包括配置成列及行之各種NVM胞元102或201，且每一NVM胞元可能夠儲存至少一個資料值(例如，位元)。可將電壓施加至NVM胞元中之每一者或群組以預程式化NVM胞元，程式化NVM胞元(例如，程式化操作-儲存邏輯「0」或「1」)，抹除NVM胞元(例如，抹除操作-儲存邏輯「1」或「0」)或讀取NVM胞元(例如，讀取操作)。應瞭解，可使用不同類型之記憶體電晶體來實施記憶體陣列100或200。
在一個具體實例中，可使用不同材料來實施電荷捕獲記憶體電晶體。電荷捕獲記憶體電晶體之一個實例是矽-氧化物-氮化物-氧化物-矽(SONOS)類型之電晶體。在SONOS類型之電晶體中，記憶體電晶體之電荷捕獲層可以是氮化物層，諸如氮化矽層。此外，電荷捕獲層亦可包括其他電荷捕獲材料，諸如氮氧化矽、氧化鋁、氧化鉿、氧化鉿鋁、氧化鋯、矽酸鉿、矽酸鋯、氮氧化鉿、氧化鉿鋯、氧化鑭或高K層。電荷捕獲層可經組態以反轉地捕獲或留存自記憶體電晶體之通道噴射的載子或電洞，且可具有基於施加至 NVM胞元之電壓而反轉地改變、修改或變更的一或多個電特性。在另一具體實例中，可使用不同類型之電荷捕獲記憶體電晶體。出於說明之目的且並非限制，將關於SONOS類型之電晶體描述本發明中之NVM胞元的操作。應瞭解，可使用本文中之揭示內容來實施其他類型之NVM電晶體。
電壓信號用於諸如快閃記憶體或相變記憶體之非揮發性記憶體(NVM)裝置的操作中。NVM裝置可包括一或多個NVM胞元。諸如1T記憶體胞元102或分離閘式記憶體胞元201之NVM胞元可以是能夠儲存單一資料值(例如，單一位元，諸如邏輯「0」或邏輯「1」)之記憶體單元。在一個具體實例中，藉由自源極或汲極區噴射通道熱電子或電洞來達成諸如1T記憶體胞元102或分離閘式記憶體胞元201之NVM胞元的程式化操作。
圖3說明展示NVM胞元A與B之間的諸如圖1A及圖1B中之STI 304之隔離結構的代表圖。如圖1A及圖1B中所說明，STI 304形成於基板90中，其隔離同一列(方向x)之每一NVM胞元，諸如1T或2T記憶體胞元102或201'或分離閘式記憶體胞元201。在一個具體實例中，電荷捕獲層112或212可以是跨越同一列的諸如NVM胞元1及2之多個NVM胞元而延伸的連續層。如較早所揭示，同一列之多個NVM胞元亦可共用字元線或記憶體閘極電極層(此圖中未展示)。在一個具體實例中，可選擇同一列的諸如NVM胞元1及2之相鄰NVM胞元以用於兩種不同操作。舉例而言，可選擇NVM胞元1以用於程式化操作，且可選擇NVM胞元2以用於抹除操作。在一個具體實例中，NVM胞元1及2可皆係n通道電晶體。因此，負電荷(電子)可由於程式化而捕獲於NVM胞元1之電荷捕獲層112或212中，而正電荷(電洞)可由於抹除而捕獲於NVM胞元2之電荷捕獲層112或212中。在一個具體實例中，電荷捕獲層112或212可主要由介電材料組成。為捕獲電荷，電荷捕獲層112或212可特定地形成以維持電導率或電阻率之操作位準。如較早所論述，電荷捕獲層112或212是至少跨越相鄰NVM胞元 1及2而延伸之連續層。NVM胞元1及2中之所捕獲電荷(電子及電洞)可由於藉由所捕獲電荷或其間的電位梯度誘發之電場而自其各別捕獲區域朝向相鄰NVM胞元遷移。舉例而言，NVM胞元2中之所捕獲正電荷(電洞)可受NVM胞元1吸引，且經由安置於STI 304上方之電荷捕獲層112或212朝向NVM胞元1遷移。結果，NVM胞元中之電荷捕獲層112或212中之損失電荷可導致NVM胞元之臨界電壓(VT)移位。
圖4係說明諸如1T記憶體陣列100及分離閘式記憶體陣列200之NVM陣列中的NVM胞元之Vt移位的曲線圖。如圖4中最佳地展示，隨著時間進展，經抹除胞元之Vt逐漸向上移位，而經程式化胞元之Vt逐漸向下移位。隨著時間推移，NVM胞元之逐漸Vt移位可使NVM陣列之可靠性降級。最終，經程式化胞元及經抹除胞元之Vt的範圍可變得太接近，其可導致對NVM胞元之錯誤讀取。
因此，必需最少化可共用共同或連續電荷捕獲層之相鄰NVM胞元當中的電荷(電子及電洞)遷移或損失，以便維持諸如1T記憶體陣列100、分離閘式記憶體陣列200及2T記憶體陣列200'之NVM陣列的可靠性。
本文中所描繪之具體實例可有關於確保最少化經由通常共用之電荷捕獲層的相鄰NVM胞元當中之電荷損失的製造程序。圖5描繪製造諸如1T記憶體陣列100及分離閘式記憶體陣列200之NVM陣列的流程圖。圖6A至圖6J描繪沿圖1A及圖1B中之1T記憶體陣列100及分離閘式記憶體陣列200之B-B'的橫截面圖。
參看圖5及圖6A，程序開始(在步驟502中)於在步驟504中在兩個相鄰1T或分離閘式記憶體胞元102或201之間形成隔離溝槽302。在一個具體實例中，隔離溝槽302可形成為縱向(方向z)延伸以橫跨1T或分離閘式記憶體陣列100及200之多列。在另一具體實例中，隔離溝槽302可含於1T或分離閘 式記憶體陣列100及200之一列內。取決於設備要求，隔離溝槽302可具有多種橫截面形狀及尺寸。在一個具體實例中，隔離溝槽302可具有寬度W2(沿方向x)。在一些具體實例中，1T或分離閘式記憶體陣列100及200之不同部分中的隔離溝槽302可具有大致相同的寬度或不同的寬度。在一個具體實例中，隔離溝槽302可隔離同一列的可形成於作用區或區域303中之相鄰1T或分離閘式記憶體胞元102或201中之每一者。
基板90可以是由適合於半導體裝置製造之任何單晶材料組成的塊體晶圓，或可包括形成於晶圓上之合適材料的頂部磊晶層。在一個具體實例中，用於基板90之合適材料包含但不限於矽、鍺、矽鍺或第III-V族化合物半導體材料。
接下來，參看圖5及圖6B，在步驟504中，將介電材料填入隔離溝槽302內以在基板90中形成數個隔離結構或STI 304。隔離結構304隔離同一列(方向x)中之1T或分離閘式記憶體胞元102或201。在一個具體實例中，STI 304可經填充或包括諸如氧化物或氮化物之介電材料，且可藉由包括但不限於淺溝槽隔離(STI)或矽局部氧化(LOCOS)之任何習知技術來形成。在一個具體實例中，參看圖6B，例如使用化學機械拋光(CMP)製程平坦化或拋光STI 304之頂表面。CMP製程之結果是共同的平坦頂表面306。在一個替代具體實例中，如圖6C中所說明，可能未平坦化或拋光STI 304之表面。STI 304之頂表面可稍微呈圓頂形308。在另一替代具體實例中，STI 304之頂表面可稍微經回蝕以便維持相對扁平之表面308。在一個具體實例中，STI 304之表面可能並非過度的圓頂形，使得在後續製程中形成於其上方之材料層之形狀可維持相對平坦。
接下來，參看圖5及圖6D，在步驟506中，可形成通道216及穿隧介電層214。視情況且在一些具體實例中，襯墊氧化物(此等圖中未示)可 形成於STI表面308及基板90上方。在一個具體實例中，襯墊氧化物可係具有約10奈米(nm)至約20nm之厚度的二氧化矽(SiO2)，且可藉由熱氧化製程或就地蒸汽產生(ISSG)製程或此項技術中已知之其他氧化製程來生長。將理解，在一些具體實例中，可能不必要或不形成襯墊氧化物。接下來，圖案化遮罩(圖中未示)形成於襯墊氧化物或基板90上或形成為上覆於襯墊氧化物或基板90，適當能量及濃度之離子經由圖案化遮罩中之窗口或開口植入以經由襯墊氧化物(若存在)在1T或分離閘式記憶體胞元102或201中形成通道216。在各種具體實例中，取決於摻雜離子，1T或分離閘式記憶體胞元102或201可包括n通道電晶體或P通道電晶體。圖案化遮罩504可包括由經圖案化氮化物或氮化矽層形成之光阻層或硬式遮罩。在其他具體實例中，可稍後在製造程序中形成通道216。
再次參看圖6D，可例如在濕式清潔製程中移除襯墊氧化物(若存在)。隨後，穿隧介電層214可形成於STI表面308及/或基板90中之通道216上方。在一個具體實例中，穿隧介電層214可在形狀上相對平坦，且跨越1T或分離閘式記憶體陣列100或200之同一列的多個1T或分離閘式記憶體胞元102或201而延伸。穿隧介電質214可係任何材料，且具有適合於在所施加閘極偏壓下允許電荷載子穿隧至上覆電荷捕獲層中同時在未對1T記憶體胞元102或記憶體電晶體202加偏壓時維持合適的洩漏障壁的任何厚度在某些具體實例中，穿隧介電質214係二氧化矽、氮氧化矽或其組合，且可藉由使用ISSG或自由基氧化之熱氧化製程來生長。
接下來，參看圖5及圖6E，在步驟508中，可將電荷捕獲層212形成為上覆於穿隧介電層214。類似於穿隧介電層214，電荷捕獲層212可係連續層，具有實質上平坦之輪廓或形狀，且跨越1T或分離閘式記憶體陣列100或200之同一列的多個1T或分離閘式記憶體胞元102或201而延伸。一般而言，如 在所展示之具體實例中，電荷捕獲層212可係單層結構。在一個具體實例中，電荷捕獲層可包括氮化矽(化學計量及/或非化學計量)，氮化矽具有以下化學計量比：氧、氮及矽之濃度分別為大約0%、45至50%及50至55%。在一個具體實例中，濃度%可基於每一元素之原子數來計算。電荷捕獲層212可根據系統要求而包括約6nm與約10nm之間的厚度或其他操作厚度，且可藉由使用處理氣體的CVD製程來形成或沉積，該處理氣體包括DCS/NH3及N2O/NH3氣體混合物，該些氣體混合物之比率及流動速率適於提供氧、氮及矽之前述化學計量。在一個具體實例中，電荷捕獲層212可以是富矽、貧氧氮化物層，使得其可有效地捕獲電荷。
如圖6E中之分解圖中所說明，在替代具體實例中，電荷捕獲層212'可以是包含多個層之多層結構，其可至少包括在實體上較接近穿隧介電層214之下部電荷捕獲層212a以及上部電荷捕獲層212b。在一個具體實例中，上部電荷捕獲層212b係安置成上覆於下部電荷捕獲層212a，相對於下部電荷捕獲層212a可係貧氧的，且可包含分佈於多層電荷捕獲層212'中之大部分電荷陷阱。在另一具體實例中，上部電荷捕獲層212a及下部電荷捕獲層212b之化學計量可實質上相同。
在一個具體實例中，可存在形成於上部電荷捕獲層212a與下部電荷捕獲層212b之間的介電質及/或氧化物層212c，從而使多層電荷捕獲層212'係NON堆疊。中間氧化物層212c可實質上減小在程式化期間積聚於頂部電荷捕獲層212b之邊界處的電荷穿隧至下部電荷捕獲層212a中的機率，從而相比習知記憶體裝置產生較低漏電流。在一個具體實例中，可藉由使用熱或自由基氧化或其他適當製程步驟氧化至下部電荷捕獲層212a之所選深度來形成中間氧化物層212c。
如本文中所使用，術語「富氧」及「富矽」係相對於此項技術 中常用的化學計量氮化矽或「氮化物」，其具有(Si3N4)之組成物及大約2.0之折射率(RI)。因此，「富氧」氮氧化矽需要自化學計量氮化矽朝向較高wt%的矽及氧(亦即，氮還原)移位。因此，富氧氮氧化矽膜更類似二氧化矽，且RI朝向純二氧化矽之1.45RI減小。類似地，本文中描述為「富矽」的膜需要自化學計量氮化矽朝向較高wt%的矽與較少氧(相比「富氧」膜)移位。因此，富矽氮氧化矽膜更類似矽，且RI朝向純矽之3.5RI增加。在一個具體實例中，無論電荷捕獲層係單層結構212抑或多層結構212'，其皆可包括以下化學計量比：氧、氮及矽之濃度分別為大約0%、45至50%及50至55%。
接下來，參看圖5及圖6F，在步驟510中，可將阻擋介電層210形成為上覆於電荷捕獲層212。在一個具體實例中，可使用就地蒸汽產生(ISSG)製程來生長阻擋介電層210。電荷捕獲層212之至少一部分在ISSG期間被氧化及消耗以形成阻擋介電層210。在一個具體實例中，氧化製程可即刻進行至諸如ISSG之濕式快速自由基氧化製程的分離步驟。在一個具體實例中，在諸如ISSG之濕式自由基氧化製程之後，阻擋介電層210可具有約90Å至約120Å之厚度。將理解，此範圍僅係說明性的且並不意圖係限制性的。在替代具體實例中，可藉由諸如化學氣相沉積(CVD)或其他自由基氧化製程的製程來取代濕式快速自由基氧化之步驟。使用諸如ISSG之氧化製程生長阻擋介電層210的一個益處是生長之阻擋介電層210相較於可藉由沉積法形成之阻擋介電層210可具有較均勻的結構及較好品質的氧化物。
接下來，參看圖5及圖6G，在步驟512中，可將圖案化遮罩形成於阻擋介電層210上或形成為上覆於阻擋介電層210。在一個具體實例中，圖案化遮罩可以是專用遮罩402。專用遮罩402可包括使用標準微影技術圖案化之光阻層，且包括至少一個開口403。在一個具體實例中，開口403可具有寬度W1，且在STI 304正上方且垂直地對準。如圖6G中所展示，每一開口403可與每 一STI 304對準且實質上安置於每一STI 304之寬度W2的垂直的投影內。在一個具體實例中，W2大於或至少等於W1，使得經由開口403施行之後續植入可能不會影響基板90中的超出STI 304之寬度W2外的作用區域。在另一具體實例中，專用遮罩402可係硬式遮罩。
參看6H，替代形成專用遮罩402，作用區域遮罩(此圖中未示)或其他現存遮罩可用於相同目的。舉例而言，亦可使用用於在步驟504中形成STI 304之現存遮罩。作用區域遮罩可係用於形成源極區及/或汲極區(諸如，源極區106及/或汲極區104)或圖1A中之STI 304的圖案化遮罩。在一個具體實例中，作用區域遮罩可具有開口以曝露源極區106及/或汲極區104，使得適當摻雜物可植入於該些區域中。在一個具體實例中，作用區域遮罩之開口可在STI 304處中止。參看圖6H，可使用現存的作用區域遮罩將反轉作用區域遮罩404形成於阻擋介電層210上或形成為上覆於阻擋介電層210。在一個具體實例中，可藉由將現存的作用區域遮罩反轉來形成反轉作用區域遮罩404，使得可替代地曝露STI 304且覆蓋及保護源極區106及/或汲極區104及/或作用區域。因為反轉作用區域遮罩404可具有與現存的作用區域遮罩大致相同的尺寸，所以開口403可具有與STI 304之W2大致相同的寬度。在一個具體實例中，反轉作用區域遮罩404可係光阻遮罩，且可經受光阻回焊製程。反轉作用區域遮罩404可經歷此熱膨脹製程，使得開口403可自大約W2(與STI 304相同)向下變窄至W1。在一個具體實例中，W2大於或至少等於W1，使得經由開口403施行之後續植入可能不會影響基板90中的超出STI 304之寬度W2外的區域。熱光阻回焊製程可以是此項技術中常用於調整光阻遮罩之尺寸的任何製程。
參看6I，在另一具體實例中，可使用現存的作用區域遮罩(此圖中未示)或其他適當的現存光罩將反轉作用區域遮罩404形成於阻擋介電層210上或形成為上覆於阻擋介電層210。在一個具體實例中，可藉由將現存的作 用區域遮罩反轉來形成反轉作用區域遮罩404，使得可替代地曝露STI 304且覆蓋及保護源極區106及/或汲極區104或作用區域。在一個具體實例中，替代如圖6H中最佳地展示之前述光阻回焊製程或除前述光阻回焊製程外，亦可在每一開口403中形成間隔物406以將開口403之寬度自大約W2減小至W1。在一個具體實例中，W2大於或至少等於W1，使得經由開口403施行之後續植入可能不會影響基板90中的超出STI 304之寬度W2外的作用區域。間隔物406可由有機或無機材料製成，且可安置於反轉作用區域遮罩404之開口403的至少一側上。
接下來，參看圖5及圖6J，在步驟514中，可執行電荷捕獲層212中之氧及/或氮摻雜。適當的離子/原子物種410經由開口403植入於電荷捕獲層212中之曝露區域上。在一個具體實例中，適當能量及濃度下之氧離子O+或原子可經由專用光阻遮罩402之開口403植入於電荷捕獲層212上。將理解，專用遮罩402可由圖6H中(在熱光阻回焊之後)或圖6I中(藉由間隔物406)之反轉作用區域遮罩404替換。在一個具體實例中，適當能量及濃度下之氮離子N+或原子亦可經由專用遮罩402之開口403植入於電荷捕獲層212上。可能有必要控制STI 304之W2的豎直投影內之摻雜區域，使得氧及/或氮離子/原子不植入於電荷捕獲層212之在諸如1T記憶體胞元102或分離閘式記憶體胞元201之NVM胞元內或在通道116或216正上方的部分中。氧及氮植入可不利地影響NVM胞元之電荷捕獲能力，其隨後可影響NVM胞元之程式化/抹除速度、保留率及總效能。將理解，可根據系統要求及此項技術中之一般技藝而調整氧及氮之植入能量及濃度。
可同時或分離地進行氧及氮植入。在一些具體實例中，可將氧植入及氮植入中之僅一者應用於電荷捕獲層212。在氧及/或氮植入之後，電荷捕獲層212之在STI 304上方的部分之化學計量可變更，且變成經摻雜之電荷捕獲部分212a。在一個具體實例中，電荷捕獲層的在STI 304旁側或在作用區中之 部分的化學計量可能不受影響，且保留未經摻雜之帶電捕獲部分212b。如圖6J中最佳地展示，經摻雜部分212a及未經摻雜部分212b一體地形成電荷捕獲層212之連續結構。在一個具體實例中，氧植入可將電荷捕獲層212中之氮化物之一部分轉換成在經摻雜部分212a處或周圍之氧化物或富氧氮氧化物，因此提高經摻雜部分212a之氧濃度。氮植入可將電荷捕獲層212中之氮化物之一部分轉換成在經摻雜部分212a處或周圍之富氮氮化物或氮氧化物，因此提高氮濃度。 未經摻雜之電荷捕獲部分212b及經摻雜之電荷捕獲部分212a的化學計量比之實例概述於下表1中。將理解，電荷捕獲層212中之矽、氮及氧的以下濃度範圍僅係出於說明之目的且並非用於限制。
在一個具體實例中，氧及/或氮植入之主要目的可係減小電荷捕獲層212a的在STI 304正上方之部分(兩個NVM胞元之間的電荷遷移路徑，如圖3中最佳地展示)的電導率或增加其電阻率。在一個具體實例中，在氧及/或氮植入之後，經摻雜部分212a之電阻率可增加。安置於STI 304正上方(或在STI區中)之經摻雜區212a的電阻率之增加可最少化自一個NVM胞元之電荷捕獲層212的未經摻雜區212b至其他者的電荷遷移或損失。在一個具體實例中，若電荷捕獲層212之經摻雜部分212a的電阻率增加，則如先前在圖3中所展示，所捕獲電荷(電子及電洞)不大可能自一個NVM胞元遷移至其他者，諸如其相鄰NVM胞元。
在一些具體實例中，可在於步驟510中形成阻擋介電層210之前 實施電荷捕獲層212之氮及/或氧植入的步驟512及/或514。可直接在電荷捕獲層212上而非經由阻擋介電層210(諸圖中未示)來應用氧及/或氮植入。
接下來，參看圖5，在步驟516中，執行植入後退火。在一個具體實例中，退火製程可係爐製程或快速熱退火，且可在此項技術中已知之適當溫度範圍下執行，或可係此項技術中常用以啟動在電荷捕獲層212之經摻雜部分212a中之氧及/或氮植入的任何製程。
接下來，參看圖5及圖6K，在步驟518中，可將記憶體閘極電極層形成為上覆於阻擋介電層。在一個具體實例中，記憶體閘極電極層214可在形狀上相對平坦，且跨越1T或分離閘式記憶體陣列100或200之同一列(方向x)的多個1T或分離閘式記憶體胞元102或201而延伸。閘極電極層208可由適合於適應1T記憶體胞元102或分離胞元記憶體胞元201之記憶體電晶體202之偏壓的任何導電或半導電材料組成。在一個具體實例中，記憶體閘極電極層208可藉由物理氣相沉積形成，且由可包括但不限於以下各者之含金屬材料組成：金屬氮化物、金屬碳化物、金屬矽化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉑、鈷及鎳。在另一具體實例中，記憶體閘極電極層208可藉由CVD製程形成，且由單一經摻雜多晶矽層組成，該單一經摻雜多晶矽層可接著經圖案化以形成閘極電極層208。在一個具體實例中，閘極電極層208可經組態為係連接同一列中之1T記憶體胞元102或分離胞元記憶體胞元201之記憶體電晶體202之控制閘極的字元線之至少一部分。
圖6K中說明沿圖1A及圖1B中之B-B'的橫截面圖，其特徵在於成品1T或分離閘式記憶體陣列100或200之一部分的具體實例。在一個具體實例中，同一列(沿方向x)之每一記憶體胞元的源極區206或汲極區204可藉由STI 304隔離。STI 304可具有寬度W2。在一個具體實例中，穿隧介電層214、電荷捕獲層212、阻擋介電層210及記憶體閘極電極層208可隨後形成於基板90中之 STI 304及通道216上方。如較早所論述，穿隧介電層214、電荷捕獲層212、阻擋介電層210及記憶體閘極電極層208可係橫跨同一列之多個1T或分離閘式記憶體胞元102或201的連續層。如圖6K中最佳地展示，電荷捕獲層212可進一步分成經摻雜部分212a及未經摻雜部分212b。電荷捕獲層212之經摻雜部分212a及未經摻雜部分212b可藉由至少揭示於圖6J中之氧及/或氮植入形成。結果，經摻雜部分212a中之氧及/或氮的濃度可高於未經摻雜部分212b。在替代具體實例中，電荷捕獲層212之經摻雜部分212a及未經摻雜部分212b可藉由此項技術中已知之其他製程形成，使得經摻雜部分212a中之氧及/或氮的濃度可高於未經摻雜部分212b，或經摻雜部分212a之電阻率相較於未經摻雜部分212b增加。在一個具體實例中，經摻雜部分212a可具有寬度W1且可安置於STI 304正上方。經摻雜部分212a可實質上安置於STI 304之寬度W2的豎直投影內，且W2可至少等於或大於W1。在一個具體實例中，經摻雜部分212a及未經摻雜部分212b之化學計量不同。舉例而言，未經摻雜部分212b可具有Si-50至55%、O-0%、N-45至50%，且經摻雜部分212a可具有Si-43至50%、O-0%、N-50至57%(僅摻雜有氮)；Si-40至50%、O-5至20%、N-30至45%(僅摻雜有氧)；以及Si-30至45%、O-5至20%、N-40至50%(摻雜有氧及氮兩者)。經摻雜部分212a之電阻率可變得高於未經摻雜部分212b，使得相鄰1T或分離閘式記憶體胞元102或201當中的電荷遷移可最少化。在一個具體實例中，多個經摻雜部分212a及未經摻雜部分212b可一體地形成同一列之整個連續電荷捕獲層212。
如圖6K中最佳地展示，沿圖1A及圖1B之B-B'，電荷捕獲層212之氧及/或氮濃度分佈在經摻雜部分212a處或周圍增加。在一個具體實例中，未經摻雜部分212b處或周圍之氧及/或氮濃度可維持在可操作位準，使得電荷(電子或電洞)被有效地捕獲於電荷捕獲層212之未經摻雜部分212b內。
提供發明摘要以符合37 C.F.R.§ 1.72(b)，其要求摘要將允許讀 者快速確認技術揭示內容之一或多個具體實例的性質。該摘要在具有以下理解的情況下提交：其將不用以解釋或限制申請專利範圍之範圍或含義。此外，在前述實施方式中，可看到出於精簡本發明之目的而在單一具體實例中將各種特徵分組在一起。不應將此揭示方法解釋為反映以下意圖：所主張之具體實例要求比每一請求項中明確敍述更多的特徵。確切而言，如以下申請專利範圍所反映，本發明主題在於單一所揭示具體實例之少於全部的特徵。因此，以下申請專利範圍據此併入實施方式中，其中每一請求項就其自身而言作為單獨具體實例。
在本說明書中參考一個具體實例或一具體實例意謂結合該具體實例所描述之特定特徵、結構或特性包括於電路或方法之至少一個具體實例中。片語一個具體實例在本說明書中各處之出現未必皆指同一具體實例。
在前述說明書中，已參考主題之特定例示性具體實例描述了主題。然而，可在不偏離如隨附申請專利範圍中所闡述的本發明之更廣泛精神及範圍之情況下對本發明做出各種修改及改變將係顯而易見的。因此，應在說明性意義上而非限制性意義上看待說明書及圖式。

Claims (22)

  1. 一種記憶體設備，其包含：第一及第二非揮發性記憶體(NVM)胞元，其並排地安置成上覆有基板及隔離結構，該隔離結構在該基板中安置於該第一NVM胞元與該第二NVM胞元之間，其中該第一NVM胞元及該第二NVM胞元共用包括連續結構的共同電荷捕獲層，且其中安置於該隔離結構正上方之該共同電荷捕獲層的第一部分包括高於安置於該第一NVM胞元及該第二NVM胞元內之該共同電荷捕獲層的第二部分的氧濃度。
  2. 如請求項1所述之記憶體設備，其中安置於該隔離結構正上方之該共同電荷捕獲層的該第一部分包括高於安置於該第一NVM胞元及該第二NVM胞元內之該共同電荷捕獲層的該些第二部分的氮濃度。
  3. 如請求項1所述之記憶體設備，其中該共同電荷捕獲層包括氮化矽及氮氧化矽中之至少一者。
  4. 如請求項1所述之記憶體設備，其中該共同電荷捕獲層之該第一部分包括二氧化矽及富氧氮氧化矽中之至少一者。
  5. 如請求項2所述之記憶體設備，其中該共同電荷捕獲層之該第一部分包括富氮氮化矽及富氮氮氧化矽中之至少一者。
  6. 如請求項1所述之記憶體設備，其中該隔離結構包括淺溝槽隔離(STI)，其中該STI在垂直於該共同電荷捕獲層之一延伸方向且平行於該第一NVM胞元及該第二NVM胞元之通道長度的一方向上延伸。
  7. 如請求項1所述之記憶體設備，其中該共同電荷捕獲層之該第一部分包括第一寬度且該隔離結構包括第二寬度，其中該第二寬度大於該第一寬度，且其中該第一部分實質上安置及對準於該隔離結構之該第二寬度的垂直的投影內。
  8. 如請求項1所述之記憶體設備，其中該第一NVM胞元及該第二 NVM胞元包括矽-氧化物-氮化物-氧化物-矽(SONOS)類型之電晶體。
  9. 如請求項1所述之記憶體設備，其中：在該隔離結構正上方之該共同電荷捕獲層的該第一部分包括以下第一化學計量，濃度範圍大致為40至50%之矽，濃度範圍大致為5至20%之氧，及濃度範圍大致為30至45%之氮；並且安置於該第一NVM胞元及該第二NVM胞元內之該共同電荷捕獲層的該些第二部分包括以下第二化學計量，濃度範圍大致為50至55%之矽，濃度範圍大致為0%之氧，及濃度範圍大致為45至50%之氮。
  10. 如請求項1所述之記憶體設備，其中：該共同電荷捕獲層之該第一部分包括第一電阻率值，且該共同電荷捕獲層之該些第二部分中之每一者包括第二電阻率值，其中該第一電阻率值大於該第二電阻率值。
  11. 如請求項2所述之記憶體設備，其中：在該隔離結構正上方之該共同電荷捕獲層的該第一部分包括以下第一化學計量，濃度範圍大致為30至45%之矽，濃度範圍大致為5至20%之氧，及濃度範圍大致為40至50%之氮；並且安置於該第一NVM胞元及該第二NVM胞元內之該共同電荷捕獲層的該些第二部分包括以下第二化學計量， 濃度範圍大致為50至55%之矽，濃度範圍大致為0%之氧，及濃度範圍大致為45至50%之氮。
  12. 如請求項1所述之記憶體設備，其中該第一NVM胞元及該第二NVM胞元共用同一字元線中之共同記憶體閘極電極層。
  13. 如請求項1所述之記憶體設備，其中該第一NVM胞元及該第二NVM胞元中之每一者包括分離閘式記憶體胞元。
  14. 一種非揮發性記憶體(NVM)陣列，其包含：複數個記憶體胞元，其配置成列及行，其中每一記憶體胞元包括記憶體電晶體，其中同一列之記憶體電晶體共用共同電荷捕獲層，該共同電荷捕獲層包括連續結構及平坦形狀；複數個淺溝槽隔離(STI)，其在垂直於該NVM陣列之該些列之一方向上延伸，其中每一STI分離該同一列之兩個相鄰記憶體電晶體，且其中安置於該每一STI正上方之該共同電荷捕獲層的一部分包括高於安置於該兩個相鄰記憶體電晶體內之該些共同電荷捕獲層的多個部分的氧及氮濃度。
  15. 如請求項14所述之NVM陣列，其中該複數個記憶體胞元包括分離閘式記憶體胞元。
  16. 如請求項14所述之NVM陣列，其中該複數個記憶體胞元包括一個電晶體或兩個電晶體記憶體胞元。
  17. 如請求項14所述之NVM陣列，其中該複數個STI在平行於該複數個記憶體胞元之通道長度的方向上延伸。
  18. 如請求項14所述之NVM陣列，其中安置於該每一STI正上方之該共同電荷捕獲層的該部分包括大於安置於該兩個相鄰記憶體電晶體內之該些 共同電荷捕獲層的該些多個部分的電阻率。
  19. 一種記憶體設備，其包含：第一及第二分離閘式記憶體胞元，其並排地安置於基板上方；及一淺溝槽隔離(STI)，其在該基板中安置於該第一分離閘式胞元與該第二分離閘式胞元之間，其中該第一分離閘式胞元及該第二分離閘式胞元共用在形狀上平坦之共同電荷捕獲層，其中該共同電荷捕獲層之第一部分安置於該STI正上方，且該共同電荷捕獲層之第二部分安置於該第一分離閘式記憶體胞元及該第二分離閘式記憶體胞之通道正上方，其中該第一部分及該些第二部分可一體地形成該共同電荷捕獲層之連續結構，且其中該第一部分包括高於該共同電荷捕獲層之該些第二部分的氮濃度。
  20. 如請求項19所述之記憶體設備，其中該共同電荷捕獲層之該第一部分包括第一寬度且該STI包括第二寬度，其中該第二寬度大於該第一寬度，且其中該第一部分實質上安置及對準於該STI之該第二寬度的垂直的投影內。
  21. 如請求項19所述之記憶體設備，其中：在該STI正上方之該共同電荷捕獲層的該第一部分包括以下第一化學計量，濃度範圍大致為43至50%之矽，濃度範圍大致為0%之氧，及濃度範圍大致為50至57%之氮；並且安置於該第一分離閘式胞元及該第二分離閘式胞元內之該共同電荷捕獲層的該些第二部分包括以下第二化學計量，濃度範圍大致為50至55%之矽，濃度範圍大致為0%之氧，及濃度範圍大致為45至50%之氮。
  22. 如請求項19所述之記憶體設備，其中該第一部分包括高於該共同電荷捕獲層之該些第二部分的電阻率。
TW107104998A 2017-06-05 2018-02-12 減少在非揮發性記憶體中的電荷損失的方法 TWI734894B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/614,271 2017-06-05
US15/614,271 US10068912B1 (en) 2017-06-05 2017-06-05 Method of reducing charge loss in non-volatile memories

Publications (2)

Publication Number Publication Date
TW201904029A true TW201904029A (zh) 2019-01-16
TWI734894B TWI734894B (zh) 2021-08-01

Family

ID=63295246

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107104998A TWI734894B (zh) 2017-06-05 2018-02-12 減少在非揮發性記憶體中的電荷損失的方法

Country Status (4)

Country Link
US (2) US10068912B1 (zh)
CN (1) CN110506339A (zh)
TW (1) TWI734894B (zh)
WO (1) WO2018226270A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
TWI807270B (zh) * 2020-05-29 2023-07-01 台灣積體電路製造股份有限公司 記憶胞、半導體元件及形成半導體元件的方法
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
KR102025007B1 (ko) * 2018-02-23 2019-09-24 서울대학교산학협력단 비휘발성 강유전체 메모리 소자 및 이의 구동 방법
US11211399B2 (en) 2019-08-15 2021-12-28 Micron Technology, Inc. Electronic apparatus with an oxide-only tunneling structure by a select gate tier, and related methods
CN115934214A (zh) * 2021-08-03 2023-04-07 北京小米移动软件有限公司 显示数据获取方法及装置、电子设备、存储介质
CN114335004B (zh) * 2022-03-11 2022-05-17 江苏游隼微电子有限公司 一种1.5t sonos器件及其制备方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105805A (en) 1976-12-29 1978-08-08 The United States Of America As Represented By The Secretary Of The Army Formation of metal nitride oxide semiconductor (MNOS) by ion implantation of oxygen through a silicon nitride layer
JPH07112049B2 (ja) 1992-01-09 1995-11-29 インターナショナル・ビジネス・マシーンズ・コーポレイション ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法
US5940735A (en) 1997-08-25 1999-08-17 Advanced Micro Devices, Inc. Reduction of charge loss in nonvolatile memory cells by phosphorus implantation into PECVD nitride/oxynitride films
US6602754B1 (en) 2001-02-02 2003-08-05 Advanced Micro Devices, Inc. Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
TW487978B (en) 2001-06-28 2002-05-21 Macronix Int Co Ltd Method of fabricating a non-volatile memory device to eliminate charge loss
EP1387395B1 (en) * 2002-07-31 2016-11-23 Micron Technology, Inc. Method for manufacturing semiconductor integrated circuit structures
US6888200B2 (en) * 2002-08-30 2005-05-03 Micron Technology Inc. One transistor SOI non-volatile random access memory cell
US6992370B1 (en) 2003-09-04 2006-01-31 Advanced Micro Devices, Inc. Memory cell structure having nitride layer with reduced charge loss and method for fabricating same
US20070026621A1 (en) * 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
US7402850B2 (en) * 2005-06-21 2008-07-22 Micron Technology, Inc. Back-side trapped non-volatile memory device
US7589387B2 (en) 2005-10-05 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. SONOS type two-bit FinFET flash memory cell
US7416945B1 (en) * 2007-02-19 2008-08-26 Freescale Semiconductor, Inc. Method for forming a split gate memory device
KR20090068016A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
US20100059808A1 (en) 2008-09-10 2010-03-11 Wei Zheng Nonvolatile memories with charge trapping dielectric modified at the edges
KR101499849B1 (ko) 2008-11-18 2015-03-11 삼성전자주식회사 비휘발성 메모리 장치
KR101060617B1 (ko) 2008-12-26 2011-08-31 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조 방법
KR20100095263A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US9153596B2 (en) 2009-02-23 2015-10-06 Cypress Semiconductor Corporation Adjacent wordline disturb reduction using boron/indium implant
US8198671B2 (en) 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
US8222688B1 (en) 2009-04-24 2012-07-17 Cypress Semiconductor Corporation SONOS stack with split nitride memory layer
US8071453B1 (en) * 2009-04-24 2011-12-06 Cypress Semiconductor Corporation Method of ONO integration into MOS flow
US8258034B2 (en) * 2009-08-26 2012-09-04 Micron Technology, Inc. Charge-trap based memory
US8169835B2 (en) 2009-09-28 2012-05-01 Macronix International Co., Ltd. Charge trapping memory cell having bandgap engineered tunneling structure with oxynitride isolation layer
JP5620426B2 (ja) 2012-03-19 2014-11-05 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
KR102215973B1 (ko) 2012-07-01 2021-02-16 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 다수의 전하 저장 층들을 갖는 메모리 트랜지스터
WO2014008515A1 (en) 2012-07-01 2014-01-09 Cypress Semiconductor Corporation Methods for fabricating semiconductor memory with process induced strain
US20140167141A1 (en) 2012-12-14 2014-06-19 Spansion Llc Charge Trapping Split Gate Embedded Flash Memory and Associated Methods
US9614105B2 (en) 2013-04-22 2017-04-04 Cypress Semiconductor Corporation Charge-trap NOR with silicon-rich nitride as a charge trap layer
US9269422B2 (en) 2013-09-30 2016-02-23 Simon Peter Tsaoussis Two transistor ternary random access memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI807270B (zh) * 2020-05-29 2023-07-01 台灣積體電路製造股份有限公司 記憶胞、半導體元件及形成半導體元件的方法
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11640974B2 (en) 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures

Also Published As

Publication number Publication date
WO2018226270A1 (en) 2018-12-13
US10068912B1 (en) 2018-09-04
US20190074286A1 (en) 2019-03-07
CN110506339A (zh) 2019-11-26
US10957703B2 (en) 2021-03-23
TWI734894B (zh) 2021-08-01

Similar Documents

Publication Publication Date Title
TWI734894B (zh) 減少在非揮發性記憶體中的電荷損失的方法
JP5116294B2 (ja) 半導体構造およびその製造方法（垂直ｓｏｉトレンチｓｏｎｏｓセル）
US7612411B2 (en) Dual-gate device and method
US7642606B2 (en) Semiconductor device having non-volatile memory and method of fabricating the same
US7790516B2 (en) Method of manufacturing at least one semiconductor component and memory cells
US7145199B2 (en) Nonvolatile semiconductor memory
US7495337B2 (en) Dual-gate device and method
KR101136140B1 (ko) 듀얼 폴리를 사용하는 비트라인 주입
US8455923B2 (en) Embedded NOR flash memory process with NAND cell and true logic compatible low voltage device
JP2008538867A (ja) Ｎａｎｄフラッシュメモリにおけるアレイソース線
US9978761B2 (en) Self-aligned flash memory device
US7713875B2 (en) Variable salicide block for resistance equalization in an array
TWI690058B (zh) 積體電路、其包含記憶體裝置及其製造方法
JP2004056071A (ja) 半導体素子の製造方法及びその素子
US7061045B2 (en) Flash memory cell and method for manufacturing the same
JP5351274B2 (ja) 不揮発性半導体記憶装置
JP2009239028A (ja) 半導体記憶装置及びその製造方法
JP3949749B2 (ja) フラッシュメモリ装置及びその製造方法
TWI387058B (zh) 非揮發性半導體記憶體元件以及製造非揮發性半導體記憶體元件之方法
JP2010219099A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009135214A (ja) 半導体記憶装置およびその製造方法
US20080239816A1 (en) Semiconductor memory device and method of manufacturing the same
JP2007165396A (ja) 半導体記憶装置の製造方法
JP2007115754A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009224426A (ja) 半導体装置およびその製造方法