KR101060617B1 - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents
비휘발성 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101060617B1 KR101060617B1 KR1020080134788A KR20080134788A KR101060617B1 KR 101060617 B1 KR101060617 B1 KR 101060617B1 KR 1020080134788 A KR1020080134788 A KR 1020080134788A KR 20080134788 A KR20080134788 A KR 20080134788A KR 101060617 B1 KR101060617 B1 KR 101060617B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- charge
- memory device
- nonvolatile memory
- trap
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000003860 storage Methods 0.000 claims abstract description 86
- 230000000903 blocking effect Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 58
- 239000007789 gas Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 8
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 4
- 229910000484 niobium oxide Inorganic materials 0.000 claims description 4
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims 1
- 230000014759 maintenance of location Effects 0.000 abstract description 14
- 238000005036 potential barrier Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 230000005516 deep trap Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004132 cross linking Methods 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 기술은 전하포획막을 포함하는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다. 본 기술은 비휘발성 메모리 소자에 있어서, 기판 상에 형성되는 터널절연막; 상기 터널절연막 상에 형성되고, 전하저장막 및 전하트랩막의 조합으로 이루어지는 전하포획막; 상기 전하포획막 상에 형성되는 전하차단막; 및 상기 전하차단막 상에 형성되는 게이트 전극을 포함한다. 본 기술에 따르면, 전하저장막 및 전하트랩막의 조합으로 이루어진 전하포획막을 형성함으로써, 데이터 보유 특성을 향상시킴과 동시에 데이터 소거 속도를 증가시킬 수 있다.
비휘발성 메모리 소자, 전하포획막, 전하저장형, 전하트랩형
Description
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것으로, 보다 상세히는 전하포획막을 포함하는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
메모리 소자는 전원공급 차단시 데이터의 유지 여부에 따라 휘발성 메모리 소자와 비휘발성 메모리 소자로 나누어진다. 휘발성 메모리 소자는 전원공급 차단시 데이터가 소멸되는 메모리 소자로서, 디램 및 에스램이 이에 속하며, 비휘발성 메모리 소자는 전원공급이 차단되더라도 저장된 데이터가 그대로 유지되는 메모리 소자로서, 플래시 메모리 소자가 이에 속한다.
이하, 도면을 참조하여 비휘발성 메모리 소자에 대해 상세히 살펴보도록 한다.
도 1은 종래기술에 따른 게이트 패턴이 형성된 비휘발성 메모리 소자의 공정 단면도이다.
도시된 바와 같이, 기판(10) 상에 터널절연막(11)을 형성한다. 여기서, 터널절연막(11)은 전하의 터널링에 따른 에너지 장벽막으로 제공되며, 일반적으로 산화막으로 이루어진다.
이어서, 터널절연막(11) 상에 전하포획막(12)을 형성한다. 여기서, 전하포획막(12)은 실질적인 데이터 저장소로서 제공되며, 전하포획막(12)에 전하를 주입시키거나 소거시켜 문턱 전압을 변동시키게 된다. 예를 들어, 프로그램 동작시에는 F-N 터널링(Fouler-Nordheim tunneling)에 의해 벌크의 전하를 전하포획막(12)으로 주입하고, 소거 동작시에는 F-N 터널링에 의해 전하포획막(12)에 포획된 전하를 벌크로 방출함으로써, 문턱 전압을 변동시킨다.
이어서, 전하포획막(12) 상에 전하차단막(13)을 형성한다. 여기서, 전하차단막(13)은 전하가 전하포획막(12)을 통과하여 게이트 전극(14) 방향으로 이동하는 것을 방지하는 역할을 한다.
이어서, 전하차단막(13) 상에 게이트 전극용 도전막을 형성한 후, 게이트 전극용 도전막, 전하차단막(13) 및 전하포획막(12)을 차례로 식각한다. 이로써, 패터닝된 전하포획막(12), 전하차단막(13) 및 게이트 전극(14)으로 이루어지는 게이트 패턴이 형성된다.
한편, 비휘발성 메모리 소자는 데이터 저장 방식에 따라 전하저장형 비휘발성 메모리 소자와 전하트랩형 비휘발성 메모리 소자로 나누어지는데, 전하저장형 비휘발성 메모리 소자의 경우 전하저장막으로 이루어지는 전하포획막(12)을 포함하 고, 전하트랩형 비휘발성 메모리 소자의 경우 전하트랩막으로 이루어지는 전하포획막(12)을 포함하게 된다.
이하, 도면을 참조하여 전하저장형 비휘발성 메모리 소자 및 전하트랩형 비휘발성 메모리 소자의 소거 동작시 에너지 밴드 다이어그램을 살펴보도록 한다.
도 2a는 종래기술에 따른 전하저장형 비휘발성 메모리 소자의 에너지 밴드 다이어그램을 나타낸다.
도시된 바와 같이, 전하저장형 비휘발성 메모리 소자는 전하저장막의 전도성 밴드(conduction band) 내에 전하를 저장시켜 데이터를 저장하고, 벌크에 소거 전압을 인가하여 전하저장막에 저장된 전하를 F-N 터널링에 의해 벌크로 방출시킴으로써, 데이터를 소거한다.
여기서, F-N 터널링에 의한 데이터 소거 동작은, 포텐셜 베리어의 두께(W1), 전하저장막(12A)과 터널절연막(11) 간 계면의 포텐셜 베리어(Φ1) 및 소거 전압 인가시 터널절연막(11)의 전압 강하(-V1)에 의해 영향을 받는다.
벌크에 소거 전압이 인가되면, 기판(10)과 터널절연막(11) 간 계면에서 전압 강하(-V1)가 발생하여 삼각 포텐셜 베리어 영역(A)이 형성된다. 삼각 포텐셜 베리어 영역(A)에서는 상대적으로 포텐셜 베리어의 두께가 감소하게 되는데, 포텐셜 베리어(Φ1) 보다 전압 강하(-V1)가 더 큰 값을 갖는 조건이 성립되면, F-N 터널링에 의해 전하저장막(12A)에 저장된 전하가 기판(10)으로 방출된다. 따라서, 전하저장형 비휘발성 메모리 소자는 F-N 터널링에 의한 프로그램/소거 속도가 빠르다는 장점이 있다.
그러나, 전하저장형 비휘발성 메모리 소자는 전도성 밴드 내에 전하를 저장시키기 때문에, 인접 메모리 셀에 의한 간섭 효과에 취약하다. 특히, 메모리 셀 간의 간격이 감소할 수록 인접 메모리 셀에 의한 간섭 효과가 증가하기 때문에, 종래기술에 따른 전하저장형 비휘발성 메모리 소자에 의하면 메모리 소자의 집적도 향상에 한계가 있다.
도 2b는 종래기술에 따른 전하트랩형 비휘발성 메모리 소자의 에너지 밴드 다이어그램을 나타낸다.
도시된 바와 같이, 전하트랩형 비휘발성 메모리 소자는 전하트랩막(12B) 내의 깊은 준위 트랩 사이트(deep level trap site)에 전하를 트랩시킴으로써 데이터를 저장한다. 여기서, 깊은 준위 트랩 사이트는 일반적으로 전도성 밴드에 비해 상대적으로 깊은 준위에 위치하는데, 전하트랩막(12B)의 조성비를 통해 트랩 사이트의 에너티 준위를 조절할 수 있다.
이와 같이 전하트랩형 비휘발성 메모리 소자는 전하트랩막(12B)의 트랩 사이트에 전하를 트랩시키므로, 인접한 메모리 셀에 의한 간섭 효과가 전하저장형에 비해 적다는 장점이 있다. 따라서, 전하트랩형 비휘발성 메모리 소자는 전하저장형 비휘발성 메모리 소자에 비해 메모리 소자 집적도 향상에 더욱 접합하다.
그러나, 전하트랩형 비휘발성 메모리 소자는 깊은 준위 트랩사이트에 트랩된 전하를 전도성 밴드로 디-트랩핑(de-trapping;①)한 후, F-N 터널링(②)에 의해 벌크로 방출시켜 소거 동작을 수행하기 때문에, 소거 동작시 상대적으로 높은 소거 전압이 요구된다. 즉, 전하저장형 비휘발성 메모리 소자에 비해 소거 속도가 느리다는 단점이 있다.
물론, 전하트랩막(12B)의 조성비를 조절하여 소거 속도를 개선하는 방안을 고려할 수 있다. 그러나, 전하트랩형 비휘발성 메모리 소자에 있어서 데이터 보유 특성과 데이터 소거 속도는 트레이드 오프(trade off) 관계이기 때문에, 데이터 소거 속도를 증가시키면 데이터 보유 특성이 저하되는 문제점이 있다. 예를 들어, 실리콘질화막으로 이루어지는 전하트랩막(12B)의 경우, 실리콘 비율을 증가시키면 소거 속도는 증가시킬 수 있으나 데이터 보유 특성이 저하되게 된다.
따라서, 간섭 효과에 의한 메모리 소자의 특성 저하를 극복하고 메모리 집적도를 더욱 향상시키기 위해서는, 데이터 보유 특성의 저하없이 데이터 소거 속도를 증가시킬 수 있는 전하트랩형 비휘발성 메모리 소자 및 그 제조 방법이 요구된다.
본 발명은 상기 요구에 부응하기 위해 제안된 것으로, 데이터 보유 특성의 저하없이 데이터 소거 속도를 증가시키는데에 적합한 전하트랩형 비휘발성 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해 제안된 본 발명은 비휘발성 메모리 소자에 있어서, 기판 상에 형성되는 터널절연막; 상기 터널절연막 상에 형성되고, 전하저장막 및 전하트랩막의 조합으로 이루어지는 전하포획막; 상기 전하포획막 상에 형성되는 전하차단막; 및 상기 전하차단막 상에 형성되는 게이트 전극을 포함하는 것을 일 특징으로 한다.
또한, 비휘발성 메모리 소자의 제조 방법에 있어서, 기판 상에 터널절연막을 형성하는 단계; 상기 터널절연막 상에 전하저장막 및 전하트랩막의 조합으로 이루어지는 전하포획막을 형성하는 단계; 상기 전하포획막 상에 전하차단막을 형성하는 단계; 및 상기 전하차단막 상에 게이트 전극용 도전막을 형성하는 단계를 포함하는 것을 다른 특징으로 한다.
본 발명에 따르면, 전하저장막 및 전하트랩막의 조합으로 이루어진 전하포획 막을 형성한다. 이러한 경우, 종래에 비해 전하트랩막의 두께가 감소되고, 전하 이동시 전하저장막이 가교 역할을 하므로, 데이터 소거 속도를 향상시킬 수 있다.
또한, 전하트랩막 내에 트랩된 전하에 의해 전하저장막과 전하트랩막 간 계면의 포텐셜 베리어를 증가시켜 전하저장막 내에 저장된 전하의 수평 및 수직 이동을 제한할 수 있으므로, 데이터 보유 특성이 저하되지 않는다.
따라서, 데이터 보유 특성의 저하없이 전하트랩형 비휘발성 메모리 소자의 데이터 소거 속도를 증가시킬 수 있으며, 이를 통해, 메모리 소자의 집적도 향상이 가능해진다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
또한, 본 명세서에서는 전하저장막 및 전하트랩막이 교대로 적층된 전하포획막과 전하저장막 및 전하저장막을 둘러싸는 전하트랩막으로 이루어지는 전하포획막의 형성 방법에 대하여 설명하고 있으나, 이는 설명의 편의를 위한 것일 뿐 본 발명이 이에 한정되는 것은 아니다. 본 발명은 전하저장막 및 전하트랩막을 조합하여 형성된 다양한 구조의 전하포획막 및 그 형성 방법을 모두 포함한다.
도 3은 본 발명의 제1 실시예에 따른 전하포획막이 형성된 비휘발성 메모리 소자의 공정 단면도이다. 이하, 전하저장막과 전하트랩막을 교대로 적층하여 전하포획막(32)을 형성하는 경우, 특히, 제1전하트랩막(32A), 전하저장막(32B) 및 제2전하트랩막(32C)으로 이루어지는 전하포획막(32)을 포함하는 비휘발성 메모리 소자의 제조 공정에 대해 설명하도록 한다.
도시된 바와 같이, 기판(30) 상에 터널절연막(31)을 형성한다. 여기서, 터널절연막(31)은 전하의 터널링에 따른 에너지 장벽막으로 제공되며, 산화막으로 이루어지는 것이 바람직하다. 또한, 터널절연막(31) 형성 공정은 열산화 공정 또는 라디칼 산화 공정에 의해 수행되는 것이 바람직하며, 터널절연막(31)의 두께는 30 내지 80Å인 것이 바람직하다.
이어서, 터널절연막(31) 상에 전하저장막(32B) 및 전하트랩막(32A,32C)의 조합으로 이루어지는 전하포획막(32)을 형성한다. 여기서, 전하포획막(32)은 교대로 적층된 전하저장막 및 전하트랩막을 포함하는 것이 바람직하며, 예를 들어, 전하트랩막/전하저장막/전하트랩막/전하저장막/전하트랩막과 같이 수회 반복 형성하여 다층으로 적층하거나, 전하저장막/전하트랩막/전하저장막/전하트랩막과 같이 수회 반복 형성하여 다층으로 적층할 수 있다. 이때, 전하포획막(32)의 최상부는 전하트랩막으로 이루어지는 것이 더욱 바람직하다. 이하, 전하포획막(32)의 형성 단계를 상세히 살펴보도록 한다.
먼저, 터널절연막(31) 상에 제1전하트랩막(32A)을 형성한다. 여기서, 제1전하트랩막(32A)은 실리콘질화막(silicon nitride), 알루미늄산화막(aluminium oxide), 지르코늄산화막(zirconium oxide), 하프늄산화막(hafnium oxide), 란탄산화막(lanthanum oxide) 및 니오븀산화막(niobium oxide) 중 하나 또는 이들의 조합으로 이루어지는 것이 바람직하며, 10 내지 50Å의 두께로 형성되는 것이 바람직하다.
예를 들어, 실리콘질화막으로 이루어지는 제1전하트랩막(32A)을 형성하는 경우, 400 내지 800℃에서, SiH4 가스 또는 SiCl2H2 가스 및 NH3 가스를 이용하여 화학기상증착(Chemical Vapor Deposition;CVD)방법으로 형성하는 것이 바람직하다. 또한, 실리콘질화막은 실리콘에 대한 질소의 비율이 0.6 내지 1.45의 조성비(0.6< N/Si <1.45)를 갖도록 형성되는 것이 바람직하다.
이어서, 제1전하트랩막(32A) 상에 전하저장막(32B)을 형성한다. 여기서, 전하저장막(32B)은 폴리실리콘막(poly silicon), 게르마늄막(germanium) 또는 실리콘게르마늄막(SixGe1-x, 0<x<1;silicon germanium compound)으로 이루어지는 것이 바람직하다. 특히, 전하저장막(32B)은 전하트랩막(32A,32C)보다 밴드 갭(band gap) 크기가 작은 반도성 물질막로 이루어지거나, 반도성 물질막에 p형 불순물 또는 n형 불순물이 도핑된 전도성 물질막으로 이루어지는 것이 더욱 바람직하다.
또한, 전하저장막(32B)은 10 내지 50Å의 두께로 형성되는 것이 바람직하며, 특히, 20 내지 30Å의 두께로 형성되는 것이 더욱 바람직하다.
예를 들어, 폴리실리콘막으로 이루어지는 전하저장막(32B)을 형성하는 경우, 400 내지 800℃에서, SiH4 가스, SiCl2H2 가스 또는 Si3H8 가스를 이용한 화학기상증착(Chemical Vapor Deposition;CVD) 방법으로 형성하는 것이 바람직하다. 또한, 폴리실리콘막에 n형 불순물(예를 들어, P, As, Sb 등) 또는 p형 불순물(예를 들어, B, Al, Ga, In 등)을 도핑하는 것이 바람직하며, 도핑 농도는 1E18 내지 1E21 atoms/cm3인 것이 더욱 바람직하다.
이어서, 전하저장막(32B) 상에 제2전하트랩막(32C)을 형성한다. 여기서, 제2전하트랩막(32C)은 실리콘질화막(silicon nitride), 알루미늄산화막(aluminium oxide), 지르코늄산화막(zirconium oxide), 하프늄산화막(hafnium oxide), 란탄산화막(lanthanum oxide) 및 니오븀산화막(niobium oxide) 중 하나 또는 이들의 조합으로 이루어지는 것이 바람직하며, 10 내지 50Å의 두께로 형성되는 것이 바람직하다.
예를 들어, 실리콘질화막으로 이루어지는 제2전하트랩막(32C)을 형성하는 경우, 400 내지 800℃에서, SiH4 가스, SiCl2H2 가스 및 NH3 가스를 이용하여 화학기상증착(Chemical Vapor Deposition;CVD)방법으로 형성하는 것이 바람직하다. 또한, 실리콘질화막은 실리콘에 대한 질소의 비율이 0.6 내지 1.45의 조성비(0.6< N/Si <1.45)를 갖도록 형성되는 것이 바람직하다.
이로써, 전하저장막(32B)과 전하트랩막(32A, 32C)이 교대로 증착된 전하포획막(32), 특히, 제1전하트랩막(32A), 전하저장막(32B) 및 제2전하트랩막(32C)으로 이루어지는 전하포획막(32)이 형성된다. 이를 통해, 데이터 보유 특성의 저하없이 데이터 소거 속도를 증가시킬 수 있다.
이어서, 전하포획막(32) 상에 전하차단막(33)을 형성한다. 여기서, 전하차단막(33)은 전하가 전하포획막(32)을 통과하여 게이트 전극(24) 방향으로 이동하는 것을 방지하는 역할을 한다.
여기서, 전하차단막(33)은 고유전율(high-k) 물질로 이루어지는 것이 바람직하다. 예를 들어, Al2O3, HfAlO, LaAlO, DyScO, GdScO, AlZrO 또는 ZrO2로 이루어지는 것이 바람직하며, 특히, 알루미늄산화막(aluminium oxide) 및 실리콘산화막(silicon oxide) 중 하나 또는 이들의 적층으로 이루어지는 것이 바람직하다. 또한, 전하차단막(33) 형성 단계는 화학기상증착(Chemical Vapor Deposition;CVD) 방법 또는 스퍼터링(sputtering) 방법으로 수행되는 것이 바람직하며, 전하차단막(33)의 두께는 80 내지 150Å인 것이 바람직하다.
이어서, 전하차단막(33) 상에 게이트 전극용 도전막을 형성한다. 여기서, 게이트 전극용 도전막(34)은 도핑된 폴리실리콘막(doped polysilicon), 텅스텐실리사이드(tungsten silicide), 티타늄 질화막(titanium nitride), 탄탈륨 질화막(tantalum nitride) 및 텅스텐 질화막(tungsten nitride) 중 하나 또는 이들의 적층으로 이루어지는 것이 바람직하다.
이어서, 게이트 전극용 도전막, 전하차단막(33) 및 전하포획막(32)을 차례로 식각한다. 이로써, 패터닝된 전하포획막(32), 전하차단막(33) 및 게이트 전극(34)으로 이루어지는 게이트 패턴이 형성된다.
여기서, 전하포획막(32)의 구조를 보다 상세히 살펴보면 다음과 같다. 도면의 우측에 확대 도시된 바와 같이, 전하포획막(32)은 전하저장막(32B)과 전하트랩막(32A, 32C)의 적층 구조로 형성된다.
이와 같은 구조에 의하면, 전하포획막(32)은 전하를 저장하는 동시에 트랩하여 데이터를 저장할 수 있다. 즉, 전하저장막(32B)에서는 전도성 에너지 밴드에 전하가 저장되고, 전하트랩막(32A, 32C)에서는 깊은 준위 트랩 사이트(deep level trap site)에 전하가 트랩되어 데이터를 저장한다.
이와 같이, 전하저장막(32B)과 전하트랩막(32A, 32C)을 조합하여 전하포획막(32)을 형성하는 경우, 종래에 비해 전하트랩막(32A, 32C)의 두께를 감소시킬 수 있으므로, 다이렉트 터널링(direct tunneling)에 의해 전하트랩막(32A, 32C)의 깊은 준위 트랩사이트에 트랩된 전하를 바로 벌크로 방출시킬 수 있다. 따라서, 디-트랩핑(de-trapping) 과정을 수행할 필요가 없으므로, 종래에 비해 소거 전압을 감소시킬 수 있다. 특히, 전하 이동시 전하저장막(32B)이 가교 역할을 하므로, 종래의 전하트랩형 비휘발성 메모리 소자에 비해 소거 속도를 증가시킬 수 있다.
또한, 전하트랩막(32A, 32C)에 트랩된 전하에 의한 포텐셜 베리어 증가로 전하저장막(32B)에 저장된 전하의 이동이 제한되므로, 전하저장막(32B)을 일부 포함하더라도 전하트랩형 비휘발성 메모리 소자의 데이터 보유 특성은 저하되지 않는다. 뿐만 아니라, 전하저장막(32B)을 둘러싸는 전하트랩막(32A, 32C)에 저장된 전하에 의해 인접 메모리 셀에 의한 간섭 효과가 차단되므로, 전하저장막(32B)을 일 부 포함하더라도 종래의 전하트랩형 비휘발성 메모리 소자와 마찬가지로 간섭 효과의 영향을 거의 받지 않는다.
결과적으로, 전하저장막(32B)과 전하트랩막(32A, 32C)의 조합으로 이루어지는 전하포획막(32)을 형성함으로써, 데이터 보유 특성의 저하없이 데이터 소거 속도를 증가시킨 전하트랩형 비휘발성 메모리 소자를 제공할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전하포획막(32)의 에너지 밴드 다이어그램을 나타낸다. 이하, 에너지 밴드 다이어그램을 참조하여, 전하저장막(32B) 및 전하트랩막(32A, 32C)의 조합으로 이루어진 전하포획막(32)을 포함하는 비휘발성 메모리 소자의 데이터 저장 및 소거 동작을 살펴보도록 하겠다.
도 4a는 프로그램 동작에 의해 전하가 주입된 전하포획막의 밴드 다이어그램을 나타낸다.
도시된 바와 같이, 게이트 전극(34)에 프로그램 전압을 인가하여 전하포획막(32) 내에 전하를 포획시키면, 전하저장막(32B)에서는 전도성 에너지 밴드 내에 전하가 저장되고, 전하트랩막(32A, 32C)에서는 깊은 준위 트랩 사이트에 전하가 트랩된다.
여기서, 트랩 사이트의 에너지 준위는 전하트랩막(12B)의 조성비를 통해 조절될 수 있는데, 예를 들어, 실리콘 질화막으로 이루어지는 전하트랩막(32A, 32C)과 폴리실리콘막으로 이루어지는 전하저장막(32B)의 경우, 전하저장막(32B)의 전도 성 밴드와 전하트랩막(32A, 32C)의 트랩 사이트는 거의 동일한 에너지 준위를 갖도록 형성될 수 있다.
이때, 전하트랩막(32A, 32C)에 트랩된 전하에 의해 전하저장막(32B)과 전하트랩막(32A, 32C) 간 계면의 포텐셜 베리어(Φox)가 증가하게 되므로, 전하저장막(32B)에 저장된 전하가 수평 또는 수직으로 이동하여 손실되는 것을 방지할 수 있다. 즉, 전하저장막(32B)을 일부 포함하더라도 종래의 전하트랩형 비휘발성 메모리 소자에 비해 데이터 보유 특성이 저하되지 않는다.
예를 들어, 실리콘질화막으로 이루어지는 전하트랩막(32A, 32C) 및 폴리실리콘막으로 이루어지는 전하저장막(32B)을 조합하여 전하포획막을 형성하는 경우, 전하저장막(32B)과 제1전하트랩막(32A) 간 계면의 포텐셜 베리어(Φox)가 약 2.4eV를 갖게 되므로, 데이터 보유 특성이 저하되지 않음을 알 수 있다.
도 4b는 소거 동작시 전하포획막(32)의 에너지 밴드 다이어그램을 나타낸다. 도시된 바와 같이, 벌크에 소거 전압이 인가되면, 제1전하트랩막(32A)과 터널절연막(31) 간 계면에서 전압 강하(-V2)가 발생한다.
이때, 제1전하트랩막(32A)은 종래 전하트랩형 비휘발성 메모리 소자의 전하트랩막에 비해 얇은 두께로 형성되므로, 제1전하트랩막(32A)에서의 포텐셜 베리어의 두께(W2)가 상대적으로 얇다. 또한, 전하저장막(32B)의 전도성 에너지 밴드와 전하트랩막(32A, 32C)의 트랩 사이트가 거의 동일한 에너지 준위를 가지며, 소거 동작시 전하저장막(32B)이 가교 역할을 하게 된다.
따라서, 전압 강하(-V2)가 포텐셜 베리어(Φ2)에 비해 작더라도, 사다리꼴의 포텐셜 베리어 영역(B)에서 다이렉트 터널링(direct tunneling)에 의해 제1전하트랩막(32A)에 트랩된 전하가 기판(30)으로 방출된다. 즉, 소거 전압 인가시, 제3전하트랩막(32C)에 트랩된 전하가 전하저장막(32B)으로 다이렉트 터널링되고, 전하저장막(32B)에 저장된 전하 및 제1전하트랩막에 트랩된 전하가 기판(30)으로 다이렉트 터널링된다. 이를 통해, 종래의 전하트랩형 비휘발성 메모리 소자에 비해 소거 속도를 증가시킬 수 있다.
도 5는 본 발명의 제2 실시예에 따른 전하포획막이 형성된 비휘발성 메모리 소자의 공정 단면도이다. 이하, 전하저장막과 전하트랩막을 교대로 적층하여 전하포획막(52)을 형성하는 경우, 특히, 전하저장막(52A) 및 전하트랩막(52B)으로 이루어지는 전하포획막(52)의 형성 공정에 대해 설명하도록 한다. 공정의 구체적인 사항은 앞서 도 3에서 설명한 바와 동일하다.
도시된 바와 같이, 기판(50) 상에 터널절연막(51)을 형성한다. 여기서, 터널절연막(51)은 종래에 비해 두께를 증가시키는 것이 바람직하며, 예를 들어, 40 내지 80Å의 두께로 형성되는 것이 더욱 바람직하다. 이를 통해, 터널절연막(51)을 통해 전하저장막(52A)에 저장된 전하가 손실되는 것을 방지할 수 있다.
이어서, 터널절연막(51) 상에 전하저장막(52A)을 형성한 후, 전하저장막(52A) 상에 전하트랩막(52B)을 형성함으로써, 전하포획막(52)을 형성한다. 이때, 전하저장막(52A)에 대한 전하트랩막(52B)의 두께 비율이 1 내지 3(전하저장막 두께: 전하트랩막 두께 = 1:3)이 되도록 전하포획막(52)을 형성하는 것이 바람직하다.
이어서, 전하포획막(52) 상에 전하차단막(53) 및 게이트 전극용 도전막을 형성한 후, 게이트 전극용 도전막, 전하차단막(53) 및 전하포획막(52)을 식각하여, 패터닝된 전하포획막(52), 전하차단막(53) 및 게이트 전극(54)으로 이루어진 게이트 패턴을 형성한다.
도 6은 본 발명의 제3 실시예에 따른 전하포획막이 형성된 비휘발성 메모리 소자의 공정 단면도이다. 이하, 전하저장막 및 이를 둘러싸는 전하트랩막으로 이루어지는 전하포획막을 형성하는 경우, 특히, 교대로 적층된 전하저장막(52B) 및 전하트랩막과 그 측벽에 형성된 산화막으로 이루어지는 전하포획막(52)의 형성 공정에 대해 설명하도록 한다. 공정의 구체적인 사항은 앞서 도 3에서 설명한 바와 동일하다.
도시된 바와 같이, 패터닝된 제1전하트랩막(62A), 전하저장막(62B), 제2전하트랩막(62C), 전하차단막(63) 및 게이트 전극(64)으로 이루어지는 게이트 패턴이 형성된다. 본 도면에서는 제1전하트랩막(62A), 전하저장막(62B) 및 제2전하트랩막(62C)이 적층된 경우를 도시하고 있으나, 이는 일 실시예에 불과하며 전하저장막 및 전하트랩막은 다양한 구조로 적층될 수 있다.
이어서, 산화 공정을 통해, 전하저장막(62B) 및 전하트랩막(62A,62C)의 측벽 에 산화막(62D)을 형성한다. 이때, 산화 공정은 플라즈마 산화공정 또는 라디칼 산화 공정에 의해 수행되는 것이 바람직하다.
이로써, 교대로 적층된 전하저장막(62B) 및 전하트랩막(62A,62C)과 그 측벽에 형성된 산화막(62D)으로 이루어지는 전하포획막(62)이 형성된다. 즉, 전하저장막(62B) 및 전하저장막(62B)을 둘러싸는 전하트랩막(62A,62C,62D)으로 이루어지는 전하포획막(62)이 형성된다.
따라서, 전하저장막(62B)에 저장된 전하의 이동 및 인접 셀에 의한 간섭 효과를 더욱 감소시킬 수 있으며, 이를 통해, 데이터 보유 특성의 저하없이 전하트랩형 비휘발성 메모리 소자의 데이터 소거 속도를 증가시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 게이트 패턴이 형성된 비휘발성 메모리 소자의 공정 단면도.
도 2a는 종래기술에 따른 전하저장형 비휘발성 메모리 소자의 에너지 밴드 다이어그램을 나타내는 도면.
도 2b는 종래기술에 따른 전하트랩형 비휘발성 메모리 소자의 에너지 밴드 다이어그램을 나타내는 도면.
도 3은 본 발명의 제1 실시예에 따른 게이트 패턴이 형성된 비휘발성 메모리 소자의 공정 단면도.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 전하포획막의 에너지 밴드 다이어그램을 나타내는 도면.
도 5는 본 발명의 제2 실시예에 따른 게이트 패턴이 형성된 비휘발성 메모리 소자의 공정 단면도.
도 6은 본 발명의 제3 실시예에 따른 게이트 패턴이 형성된 비휘발성 메모리 소자의 공정 단면도.
[도면의 주요 부분에 대한 부호의 설명]
30: 기판 31: 터널절연막 32A: 제1전하트랩막
32B: 전하저장막 32C: 제2전하트랩막 32: 전하포획막
33: 전하차단막 34: 게이트 전극
Claims (31)
- 기판 상에 형성되는 터널절연막;상기 터널절연막 상에 형성되고, 순차적으로 적층된 제1 전하트랩막, 전하저장막, 및 제2 전하트랩막을 포함하는 전하포획막;상기 전하포획막 상에 형성되는 전하차단막; 및상기 전하차단막 상에 형성되는 게이트 전극을 포함하는 비휘발성 메모리 소자.
- 삭제
- 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,상기 전하포획막 측벽에 형성된 산화막을 더 포함하는 비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 전하저장막은,상기 제1 및 제2 전하트랩막보다 밴드 갭 크기가 작은 반도성 물질막으로 이루어지는비휘발성 메모리 소자.
- 제 7 항에 있어서,상기 전하저장막은,반도성 물질막에 p형 불순물 또는 n형 불순물이 도핑된 전도성 물질막으로 이루어지는비휘발성 메모리 소자.
- 제 8 항에 있어서,상기 전하저장막의 도핑 농도는,1E18 내지 1E21atoms/cm3인비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 전하저장막은,폴리실리콘막, 게르마늄막 또는 실리콘게르마늄막(SixGe1-x, 0<x<1)으로 이루어지는비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 제1 전하트랩막 또는 상기 제2 전하트랩막은,실리콘 질화막, 알루미늄 산화막, 지르코늄 산화막, 하프늄산화막, 란탄산화막 및 니오븀산화막 중 하나 또는 이들의 조합으로 이루어지는비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 제1 및 제2 전하트랩막이 실리콘 질화막으로 이루어지는 경우,실리콘에 대한 질소의 비율이 0.6 내지 1.45인비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 전하포획막의 두께는50 내지 150Å인비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 전하저장막의 두께는,10 내지 50Å인비휘발성 메모리 소자.
- 제 1 항에 있어서,상기 제1 전하트랩막 또는 상기 제2 전하트랩막의 두께는,10 내지 50Å인비휘발성 메모리 소자.
- 기판 상에 터널절연막을 형성하는 단계;상기 터널절연막 상에, 순차적으로 적층된 제1 전하트랩막, 전하저장막, 및 제2 전하트랩막을 포함하는 전하포획막을 형성하는 단계;상기 전하포획막 상에 전하차단막을 형성하는 단계; 및상기 전하차단막 상에 게이트 전극용 도전막을 형성하는 단계를 포함하는 비휘발성 메모리 소자 제조 방법.
- 삭제
- 삭제
- 삭제
- 제 16 항에 있어서,상기 게이트 전극용 도전막 형성 단계 후에,상기 게이트 전극용 도전막, 전하차단막 및 전하포획막을 식각하여 게이트 패턴을 형성하는 단계; 및산화 공정을 통해, 상기 전하포획막의 측벽에 산화막을 형성하는 단계를 더 포함하는 비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 전하저장막 형성 단계는,400 내지 800℃에서, SiH4 가스, SiCl2H2 가스 또는 Si3H8 가스를 이용한 CVD 방법에 의해 수행되는비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 제1 전하트랩막 형성 단계 또는 상기 제2 전하트랩막 형성 단계는,400 내지 800℃에서, SiH4 가스 또는 SiCl2H2 가스 및 NH3 가스를 이용한 CVD 방법에 의해 수행되는비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 전하저장막은,상기 제1 및 제2 전하트랩막보다 밴드 갭 크기가 작은 반도성 물질막으로 이루어지는비휘발성 메모리 소자 제조 방법.
- 제 23 항에 있어서,상기 전하저장막은,반도성 물질막에 p형 불순물 또는 n형 불순물이 도핑된 전도성 물질막으로 이루어지는비휘발성 메모리 소자 제조 방법.
- 제 24 항에 있어서,상기 전하저장막의 도핑 농도는,1E18 내지 1E21atoms/cm3인비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 전하저장막은,폴리실리콘막, 게르마늄막 또는 실리콘게르마늄막(SixGe1-x, 0<x<1)으로 이루어지는비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 제1 전하트랩막 또는 상기 제2 전하트랩막은,실리콘 질화막, 알루미늄 산화막, 지르코늄 산화막, 하프늄산화막, 란탄산화막 및 니오븀산화막 중 하나 또는 이들의 조합으로 이루어지는비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 제1 및 제2 전하트랩막이 실리콘 질화막으로 이루어지는 경우,실리콘에 대한 질소의 비율이 0.6 내지 1.45인비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 전하포획막의 두께는50 내지 150Å인비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 전하저장막의 두께는,10 내지 50Å인비휘발성 메모리 소자 제조 방법.
- 제 16 항에 있어서,상기 제1 전하트랩막 또는 상기 제2 전하트랩막의 두께는,10 내지 50Å인비휘발성 메모리 소자 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080134788A KR101060617B1 (ko) | 2008-12-26 | 2008-12-26 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US12/493,820 US8604537B2 (en) | 2008-12-26 | 2009-06-29 | Nonvolatile memory device and method of fabricating the same |
| CN200910159486.2A CN101771053B (zh) | 2008-12-26 | 2009-07-14 | 非易失性存储器件及其制造方法 |
| US14/075,901 US8816424B2 (en) | 2008-12-26 | 2013-11-08 | Nonvolatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080134788A KR101060617B1 (ko) | 2008-12-26 | 2008-12-26 | 비휘발성 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100076664A KR20100076664A (ko) | 2010-07-06 |
| KR101060617B1 true KR101060617B1 (ko) | 2011-08-31 |
Family
ID=42283796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080134788A KR101060617B1 (ko) | 2008-12-26 | 2008-12-26 | 비휘발성 메모리 소자 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8604537B2 (ko) |
| KR (1) | KR101060617B1 (ko) |
| CN (1) | CN101771053B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016172636A1 (en) * | 2015-04-24 | 2016-10-27 | NEO Semiconductor, Inc. | Dual Function Hybrid Memory Cell |
| US10068912B1 (en) | 2017-06-05 | 2018-09-04 | Cypress Semiconductor Corporation | Method of reducing charge loss in non-volatile memories |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002029902A1 (fr) * | 2000-10-03 | 2002-04-11 | Sony Corporation | Dispositif de stockage de semi-conducteur non volatil et son procede de production |
| KR100843229B1 (ko) | 2007-01-11 | 2008-07-02 | 삼성전자주식회사 | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 |
| KR100855993B1 (ko) | 2007-04-03 | 2008-09-02 | 삼성전자주식회사 | 전하 트랩 플래시 메모리 소자 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009054951A (ja) * | 2007-08-29 | 2009-03-12 | Toshiba Corp | 不揮発性半導体記憶素子及びその製造方法 |
| KR100902313B1 (ko) * | 2007-09-27 | 2009-06-12 | 국민대학교산학협력단 | 다층의 전하저장층을 가지는 플로팅 게이트, 플로팅게이트의 제조방법, 이를 이용한 비휘발성 메모리 장치 및그 제조방법 |
| JP5238208B2 (ja) * | 2007-09-27 | 2013-07-17 | 株式会社東芝 | 不揮発性半導体記憶装置の駆動方法及び不揮発性半導体記憶装置 |
-
2008
- 2008-12-26 KR KR1020080134788A patent/KR101060617B1/ko active IP Right Grant
-
2009
- 2009-06-29 US US12/493,820 patent/US8604537B2/en active Active
- 2009-07-14 CN CN200910159486.2A patent/CN101771053B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002029902A1 (fr) * | 2000-10-03 | 2002-04-11 | Sony Corporation | Dispositif de stockage de semi-conducteur non volatil et son procede de production |
| KR100843229B1 (ko) | 2007-01-11 | 2008-07-02 | 삼성전자주식회사 | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 |
| KR100855993B1 (ko) | 2007-04-03 | 2008-09-02 | 삼성전자주식회사 | 전하 트랩 플래시 메모리 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100076664A (ko) | 2010-07-06 |
| CN101771053A (zh) | 2010-07-07 |
| US8604537B2 (en) | 2013-12-10 |
| US20100163963A1 (en) | 2010-07-01 |
| CN101771053B (zh) | 2013-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727249B2 (en) | Memory cells, integrated structures and memory arrays | |
| US8816424B2 (en) | Nonvolatile memory device | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| US20130221425A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| US20080272424A1 (en) | Nonvolatile Memory Device Having Fast Erase Speed And Improved Retention Characteristics And Method For Fabricating The Same | |
| KR100843229B1 (ko) | 하이브리드 구조의 전하 트랩막을 포함하는 플래쉬 메모리소자 및 그 제조 방법 | |
| KR101033221B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| JP2006114905A (ja) | 不揮発性の半導体メモリ素子 | |
| KR20090055202A (ko) | 플래시 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
| JP4965878B2 (ja) | 不揮発性半導体メモリ装置 | |
| US10672916B2 (en) | Semiconductor device having a memory and manufacturing method thereof | |
| JPWO2007043491A1 (ja) | 半導体記憶装置およびその製造方法 | |
| KR101060617B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101231456B1 (ko) | 플래시 메모리 소자 | |
| US20090050954A1 (en) | Non-volatile memory device including charge trap layer and method of manufacturing the same | |
| JP6088142B2 (ja) | 半導体装置 | |
| JP6411556B2 (ja) | 半導体メモリ装置 | |
| KR101096234B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101244842B1 (ko) | 전하 트랩형 플래시 메모리 소자의 작동 방법 | |
| JP6087058B2 (ja) | 半導体装置 | |
| KR101608886B1 (ko) | 비휘발성 메모리 소자 | |
| KR20090036913A (ko) | 비휘발성 기억 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190724 Year of fee payment: 9 |